JP2009060009A - 結晶質半導体膜の製造方法およびアクティブマトリクス基板の製造方法 - Google Patents

Abstract

【課題】従来のＬＰＳ膜よりも平均結晶粒径が大きく、且つ、従来の固相結晶化膜（例えば、ＣＧＳシリコン膜）よりも平均結晶粒径が小さい結晶質半導体膜の製造方法を提供する。
【解決手段】本発明の結晶質半導体膜の製造方法は、第１および第２主面を有する透明な基板を用意する工程と、基板の第１主面上に所定のパターンの遮光層を形成する工程と、遮光層の少なくとも一部を覆う半導体膜であって、遮光層と重ならない第１領域と、遮光層と重なる第２領域とを有する非晶質状態の半導体膜を形成する工程と、第２主面側から半導体膜に光を照射し第１領域の半導体膜だけを選択的に結晶化することによって第１結晶領域を形成する工程と、その後に、第２領域の半導体膜を固相結晶化することによって第２結晶領域を形成する工程とを包含する。
【選択図】図１

Description

本発明は、結晶質半導体膜の製造方法およびアクティブマトリクス基板の製造方法に関し、特に、表示装置用のアクティブマトリクス基板の製造プロセスにおいて好適に用いられる結晶質半導体膜の製造方法に関する。

携帯電話などの携帯電子機器に用いられる表示装置は、小型化、低消費電力化、または低電圧駆動化のために、機能回路を表示パネルに一体に作り込む技術（「システムオンパネル」と呼ばれることがある。）が開発され、実用化されるに至っている。機能回路としては、駆動回路だけでなく、メモリ回路やクロック発生回路等のロジック回路の一体化（モノリシック化）が進められている。

これらの機能回路に用いられる薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）は、画素に設けられるＴＦＴよりも高速動作が必要であり、非晶質半導体よりも高い電界効果移動度が得られる結晶質半導体が用いられている。

ガラス基板などの透明絶縁基板上に結晶質半導体膜を形成する方法の１つとして、非晶質半導体膜に結晶化を促進する作用を有する金属元素（触媒元素）を添加した後、加熱処理を施すことにより、従来よりも低温で且つ短時間の加熱処理で、結晶質半導体膜を得る固相結晶化（Ｓｏｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｉｚａｔｉｏｎ：ＳＰＣ）法が開発されている（例えば特許文献１）。この方法で得られた結晶質シリコン膜は、結晶粒の配向方向が揃っており、連続粒界結晶シリコン（Ｃｏｎｔｉｎｕｏｕｓ Ｇｒａｉｎ Ｓｉｌｉｃｏｎ：ＣＧシリコン）膜と呼ばれており、本出願人によって実用化されている。ＣＧシリコン膜の結晶粒の大きさは製造プロセスに依存するが、平均結晶粒径が約２μｍ以上約８μｍ以下であり、通常のレーザ結晶化によって作製された多結晶シリコン（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ−Ｓｉｌｉｃｏｎ：ＬＰＳ）膜の平均結晶粒径（典型的には約２００ｎｍ）よりも大きく、且つ、結晶粒の配向性が高いことから、優れた電気特性（例えば高い移動度）を有している。
特開平６−２４４１０３公報

しかしながら、従来のＣＧＳ膜を用いてチャネル長及びチャネル幅が小さい（例えば２μｍ未満の）ＴＦＴを有するアクティブマトリクス基板（「ＴＦＴ基板」ということがある。）を作製すると、ＴＦＴ間の特性（例えば、ＴＦＴのオン電流値）のばらつきが大きくなるという問題があった。これは、ＣＧシリコン膜の結晶粒が比較的大きいために起こる問題である。すなわち、ＣＧシリコン膜の結晶粒の平均粒径（約２〜８μｍ）はＴＦＴのチャネル領域の大きさと同程度またはそれ以上であるので、基板上に形成された多数のＴＦＴの中には、チャネル領域を流れる電流の経路を横切る粒界が存在しているものと、そのような粒界が存在しないものとが混在することになる。結晶粒径がチャネル領域に比べて十分に小さいと、全てのＴＦＴにおいて上述の粒界がチャネル領域に複数存在するので、その結果として、ＴＦＴ特性のばらつきが抑制されるのに対し、結晶粒がチャネル領域と同程度の大きさを有しているがために、上述の問題が生じるのである。ここでは、ＣＧシリコン膜を例に従来の問題点を説明したが、触媒を利用しない固相結晶化法で作製された結晶質シリコン膜（「ＳＰＣシリコン膜」ということがある。）を用いる場合にも同様の問題が発生する。なお、通常の固相結晶化法は、６００℃以上の温度で１０時間以上、Ｎ₂雰囲気でアニールする必要があるのに対し、触媒を利用することによって、固相結晶化温度を５０℃〜１００℃程度低くできるという利点がある。

本発明は従来の固相結晶化を用いるＴＦＴの製造方法における上記の問題を解決するためになされたものであり、その主な目的は、従来のＬＰＳ膜よりも平均結晶粒径が大きく、且つ、従来のＳＰＣ膜（例えばＣＧＳシリコン膜）よりも平均結晶粒径が小さい結晶質半導体膜の製造方法を提供することにある。また本発明の他の目的は、ＴＦＴ間の特性のばらつきが抑制されたアクティブマトリクス基板を製造する方法を提供することにある。

本発明の結晶質半導体膜の製造方法は、（ａ）互いに対向する第１および第２主面を有する透明な基板を用意する工程と、（ｂ）前記基板の第１主面上に所定のパターンの遮光層を形成する工程と、（ｃ）前記遮光層の少なくとも一部を覆う半導体膜であって、前記遮光層と重ならない第１領域と、前記遮光層と重なる第２領域とを有する非晶質状態の半導体膜を形成する工程と、（ｄ）前記第２主面側から前記半導体膜に光を照射し前記半導体膜の前記第１領域だけを選択的に結晶化することによって第１結晶領域を形成する工程と、（ｅ）前記工程（ｄ）の後で、前記半導体膜の前記第２領域を固相結晶化することによって第２結晶領域を形成する工程とを包含することを特徴とする。

ある実施形態において、前記工程（ｄ）で形成される前記第１結晶領域は平均粒径が３００ｎｍ以下の結晶粒を有する。

ある実施形態において、前記工程（ｄ）の後かつ前記工程（ｅ）の前に、前記半導体膜に結晶化を促進する作用を有する触媒元素を付与する工程をさらに包含する。

ある実施形態において、前記工程（ｅ）で形成される前記第２結晶領域は平均結晶粒径が０．５μｍ超２μｍ未満の結晶粒を有する。

ある実施形態において、前記工程（ｅ）の後に、前記半導体膜にレーザアニール処理を施す工程（ｆ）をさらに包含する。

ある実施形態において、前記工程（ｆ）は、前記第１主面側から前記半導体膜の前記第１結晶領域および前記第２結晶領域にレーザ光を照射することによって行われる。

ある実施形態において、前記遮光層は金属層であって、前記工程（ｂ）と（ｃ）との間に、前記遮光層を覆う絶縁層を形成する工程をさらに包含する。

本発明によるアクティブマトリクス基板の製造方法は、基板上にＴＦＴを備えるアクティブマトリクス基板の製造方法であって、上記のいずれかの結晶質半導体膜の製造方法によって結晶質半導体膜を製造する工程と、前記結晶質半導体膜の前記第２結晶領域の少なくとも一部を含むチャネル領域が形成されたＴＦＴを作製する工程とを包含することを特徴とする。

本発明の結晶質半導体膜の製造方法によると、従来のＬＰＳ膜よりも平均結晶粒径が大きく、且つ、従来のＳＰＣ膜よりも平均結晶粒径が小さい結晶質半導体膜の製造方法を提供することができる。その結果、ＴＦＴの特性のばらつきが抑制されたアクティブマトリクス基板を製造することができる。

以下、図面を参照して、本発明による実施形態の結晶質半導体膜の製造方法およびそれを用いたＴＦＴおよびＴＦＴ基板の製造方法を説明する。

本発明による実施形態の結晶質半導体膜の製造方法は、互いに対向する第１および第２主面を有する透明な基板を用意する工程（ａ）と、基板の第１主面上に所定のパターンの遮光層を形成する工程（ｂ）と、遮光層の少なくとも一部を覆う半導体膜であって、遮光層と重ならない第１領域と、遮光層と重なる第２領域とを有する非晶質状態の半導体膜を形成する工程（ｃ）と、第２主面側から半導体膜に光を照射し半導体膜の第１領域だけを選択的に結晶化することによって第１結晶領域を形成する工程（ｄ）と、工程（ｄ）の後で、半導体膜の第２領域を固相結晶化することによって第２結晶領域を形成する工程（ｅ）とを包含することを特徴とする。

透明な基板は、典型的にはガラス基板である。遮光層は、もちろん別途形成してもよいが、例えば、ボトムゲート型ＴＦＴのゲート電極、デュアルゲート構造を有するＴＦＴの下層ゲート電極、あるいは、トップゲート型ＴＦＴに設けられる遮光膜を用いることができる。

工程（ｄ）によって、第１結晶領域には、光照射、典型的にはレーザ光照射による結晶化によって、微細な結晶粒を有する結晶質半導体膜が形成される。第１領域に照射されるレーザ光のエネルギーは比較的低いエネルギーが好ましく、平均結晶粒径が３００ｎｍ以下の微細な結晶粒を形成するように調整することが好ましい。非晶質状態の半導体膜は、典型的には、レーザ照射によって溶融し、固化過程で結晶化するが、溶融することは必須ではなく、平均結晶粒径が３００ｎｍ以下の微細な結晶粒が生成されれば良く、平均結晶粒径は１００ｎｍ以下であることが好ましい。

レーザとしては、パルスレーザが好適に用いられ、レーザの１パルス当りの出力エネルギーを照射面積で割って求められるエネルギー密度（Ｊ／ｃｍ²）（以下、「フルーエンス」ということがある。）が大き過ぎないことが好ましく、第２高調波（２ω）を出射する固体レーザ（例えばＳＨＧ‐ＹＡＧレーザ：波長５３２ｎｍ）を用いることが好ましい。フルーエンスが大きすぎると、非晶質状態の半導体膜がアブレーションされてしまうおそれがある。好適な１パルス当たりのエネルギー密度は、半導体膜の種類および厚さに依存するが、非晶質シリコン（厚さ３０〜５０ｎｍ）の場合には、１５０〜３００ｍＪ／ｃｍ²の範囲内にあることが好ましい。上記１パルス当たりのエネルギー密度は、基板を透過して半導体膜に入射する光についての値である。なお、５３２ｎｍの光の透明基板（典型的にはガラス基板）に対する透過率は容易に９０％を超える。なお、レーザとして紫外線レーザを用いることもできるが、１パルス当たりのエネルギー密度が高いので、適切なエネルギー密度に調整することが難しく、第２高調波（２ω）を出射する固体レーザを用いることが好ましい。

次に、工程（ｅ）で、レーザ光が照射されず非晶質状態を維持している半導体膜の第２領域を熱アニール（典型的には電気炉アニール）またはランプアニール等によって固相結晶化を行う。固相結晶化は比較的長時間を要するので、半導体膜の全体がアニールされることになる。

第１領域は工程（ｄ）でレーザ照射によって結晶化されており、平均結晶粒径が３００ｎｍ以下の結晶粒からなる第１結晶領域になっている。従って、半導体膜の第１領域は多数の粒界および欠陥を含む多結晶膜であり、固相結晶化はほとんど進行しない。固相結晶化を促進する触媒元素（例えばＮｉ）を用いる場合においても、第１結晶領域内の多数の粒界および欠陥が触媒元素をトラップし、ピニングするので、触媒は不活性化され、固相結晶化はほとんど進行せず、平均結晶粒径もほとんど変化しない。

これに対し、非晶質状態のままの第２領域は、固相結晶化によって第２結晶領域（多結晶膜）となる。固相結晶化によって得られる第２結晶領域（多結晶膜）を構成する結晶粒の平均結晶粒径は、０．５μｍ超２μｍ未満となる。後に実験例を示して説明するように、平均結晶粒径を１μｍ以下とすることもできる。また、固相結晶化を促進する触媒元素（最適にはＮｉ）を用いると、５５０℃以上６００℃以下の温度範囲で３０分以上４時間以下の時間にわたってアニール処理を行うことによって、良好な結晶質半導体膜を得ることが可能となり、アニール温度を５０℃〜１００℃低くできるという利点が得られる。

このように、本発明による実施形態の結晶質半導体膜の製造方法によると、従来のＳＰＣ膜（例えばＣＧＳシリコン膜）よりも平均結晶粒径が小さい、すなわち平均結晶粒径が２μｍ未満のＳＰＣ膜を得ることができる。特に、平均結晶粒径が１μｍ未満のＳＰＣ膜は、チャネル長が２μｍ程度のＴＦＴの特性のばらつきを低減することが出来る。特性のばらつきを抑制できると、設計の自由度（従来は、歩留まり等の要請から、最悪の特性にあわせて設計せざるを得なかった）が増し、ＴＦＴの小型化、ＴＦＴ基板の小型化、表示装置の狭額縁化を進めることができる。これは、携帯電話を初めとする、モバイル用途の表示装置にとって大きな利点となる。

図１〜図３を参照して、本発明による実施形態の結晶質半導体膜の製造方法およびそれを用いたＴＦＴの製造方法ならびにＴＦＴ基板の製造方法を説明する。ここでは、結晶質シリコン膜を製造する方法の実施形態を説明するが、本発明の製造方法はシリコン膜に限定されず、ゲルマニウム膜、ゲルマニウムとシリコンとの混成膜（シリコン・ゲルマニウム膜）などについても適用することができる。

図１（ａ）〜（ｆ）および図２（ａ）〜（ｅ）は、本発明による第１実施形態のＴＦＴの製造方法を説明するための模式的な工程図である。図２は図１の続きである。図３（ａ）〜（ｃ）は、本発明による第２実施形態のＴＦＴの製造方法を説明するための模式的な工程図である。

まず、図１（ａ）に示すように、透明な基板（例えばガラス基板）１０の表面（第１主面）上に遮光層１２を形成する。遮光層１２は例えばＭｏなどの金属で形成される。

次に、図１（ｂ）に示すように、遮光層１２を覆うようにベースコート層を形成する。例えば、ＳｉＮ_x層１３およびＳｉＯ₂層１４を含む２層膜を形成する。ベースコート層は単層でもよいし、省略することもできる。ベースコート層１３、１４の上に、非晶質状態にあるシリコン膜２２ａを形成する。非晶質シリコン膜２２ａの一部は遮光層１２の少なくとも一部を覆い、遮光層１２と重ならない第１領域と、遮光層１２と重なる第２領域とを有することになる。

次に、図１（ｃ）に示すように、基板１０の裏面（第２主面）から、シリコン膜２２ａに例えばＳＨＧ‐ＹＡＧレーザ：波長５３２ｎｍの光Ｌ１を照射することによって、シリコン膜の第１領域だけを選択的に結晶化することによって第１結晶領域２２ｂを形成する。第１結晶領域２２ｂは、平均結晶粒径が３００ｎｍ以下の微細な結晶粒からなる多結晶シリコン膜である。レーザの照射条件は、例えば、１５０〜３００ｍＪ／ｃｍ²である。レーザが照射されなかったシリコン膜の第２領域２２ａは非晶質状態のままである。なお、結晶質であるか非晶質であるかに拘わらずシリコン膜の全体を参照するときは、参照符号２２を用いることにする。

次に、図１（ｄ）に示すように、シリコン膜２２の表面に触媒元素を付与する。例えば、シリコン膜２２に対して、質量換算で１０ｐｐｍのＮｉ元素を含む化合物の水溶液（酢酸ニッケル水溶液）をスピンコート法で塗布することによって、触媒元素３５としてＮｉ元素を非晶質シリコン膜２２に付与する。

触媒元素３５としては、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）、アンチモン（Ｓｂ）から選ばれた一種または複数種の元素を用いることが望ましい。これらから選ばれた一種または複数種類の元素であれば、微量で結晶化助長の効果がある。それらの中でも、特にＮｉを用いた場合に最も顕著な効果を得ることができる。

触媒元素３５を導入する方法としては、スパッタ法、蒸着法、メッキ法、イオンドーピング法、ＣＶＤ法、スピンコート法などが挙げられる。特に、スピンコート法は、触媒元素３５を含む化合物の溶液または分散液を非晶質シリコン膜上に塗布して乾燥させる方法であり、溶液または分散液中の触媒元素の濃度を調整することによって、非晶質シリコン膜２２に導入する触媒元素３５の量を容易に調整することができるので好ましい。

非晶質シリコン膜２２中の触媒元素３５の濃度は、１×１０¹⁶ａｔｏｍｓ／ｃｍ³以上１×１０¹⁸ａｔｏｍｓ／ｃｍ³以下程度が好ましい。触媒元素３５の濃度が１×１０¹⁶ａｔｏｍｓ／ｃｍ³未満であると、結晶成長が不十分となり、非晶質領域が多く残ってしまう。他方、触媒元素３５の濃度が１×１０¹⁸ａｔｏｍｓ／ｃｍ³を超えると、触媒元素がＴＦＴのリーク電流の原因となるおそれがある。シリコン膜２２の厚さに応じて、シリコン膜２２の表面における触媒濃度が適当な範囲となるように、溶液を塗布、乾燥させる。触媒元素３５の表面濃度は、例えば全反射蛍光Ｘ線分析（ＴＲＸＲＦ）法によって測定することができる。シリコン膜中の触媒元素の体積濃度は、ＳＩＭＳ分析によって求めることができる。

その後、熱アニール（電気炉アニール）またはランプアニールを行い、非晶質状態のシリコン膜の第２領域２２ａを固相結晶化させることによって、図１（ｅ）に示したように第２結晶領域２２ｃを形成する。ここでは、第２結晶領域はＣＧシリコン膜で構成されている。

固相結晶化は、例えば、不活性雰囲気下（例えば窒素雰囲気下）で加熱処理を行うことによって起こる。この加熱処理としては、５５０℃以上６００℃以下の温度範囲で３０分以上４時間以下の時間にわたってアニール処理を行うことが好ましい。例えば、窒素雰囲気にて５８０℃で１時間の加熱処理を行う。この加熱処理において、非晶質シリコン膜２２の表面に付与されたニッケル３５が非晶質シリコン膜２２中に拡散すると共に、シリサイド化が起こり、シリサイドを核として結晶粒が生成され、結晶粒の成長が進行する。このようにして、非晶質シリコン膜２２の結晶化が固相で進行する。なお、加熱処理には炉を用いてもよいし、ランプ等を熱源として用いるＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）装置を用いてもよい。

ここで図４を参照して、シリコン膜の第２領域２２ａが選択的に固相結晶化されるメカニズムを説明する。なお、以下の説明は、発明者による考察であり、これによって発明が限定されるものではない。以下の説明が適切か否かに拘わらず、シリコン膜の第２領域（非晶質）２２ａが選択的に固相結晶化されることは実験で確かめられた事実である。

非晶質シリコン膜の第１領域は、工程（ｄ）でレーザ照射によって既に結晶化されており、平均結晶粒径が３００ｎｍ以下の結晶粒からなる第１結晶領域２２ｂになっている。シリコン膜の第１結晶領域２２ｂは多数の粒界および欠陥を含む多結晶膜であり、固相結晶化はほとんど進行しない。固相結晶化を促進する触媒元素（例えばＮｉ）を用いる場合においても、第１結晶領域２２ｂ内の多数の粒界および欠陥が触媒元素をトラップし、ピニングするので、触媒は不活性化され、固相結晶化はほとんど進行せず、平均結晶粒径もほとんど変化しない。

一方、シリコン膜の第２領域（非晶質シリコン膜）２２ａは固相結晶化する。触媒元素（Ｎｉ）３５は非晶質シリコン膜２２ａのシリコン元素と結合してシリサイド化することで結晶成長に作用する。そのときの結晶構造が、非晶質シリコン膜２２ａの結晶化時に一種の鋳型のように作用し、非晶質シリコン膜２２ａの結晶化を促す。Ｎｉ３５は２つのＳｉとＮｉＳｉ₂３６を形成する。ＮｉＳｉ₂３６は螢石型の結晶構造を示し、その結晶構造は、単結晶ケイ素のダイヤモンド構造と非常に類似したものである。しかも、ＮｉＳｉ₂３６はその格子定数が５．４０６Å（０．５４０６ｎｍ）であり、結晶質シリコンのダイヤモンド構造での格子定数５．４３０Å（０．５４３０ｎｍ）に非常に近い値を持つ。このことから、ＮｉＳｉ₂３６は、非晶質シリコン膜２２ａを結晶化させるための鋳型としては最適なものであり、本発明における触媒元素３５としては、Ｎｉが最も好ましいのである。

非晶質シリコン膜２２ａの固相結晶化過程において、図４に模式的に示したように、Ｎｉ３５が非晶質シリコン膜２２ａ内に拡散し、ＮｉＳｉ₂３６を形成する。このとき、Ｎｉ３５は、非晶質シリコン膜２２ａの端部（第２領域２２ａと第１結晶領域２２ｂとの境界に近い部分）以外の領域において通常の非晶質シリコン膜の固相結晶化と同じ密度でＮｉＳｉ₂３６を形成するとともに、非晶質シリコン膜２２ａの端部においてもＮｉＳｉ₂３６を形成する。これは、第１結晶領域２２ｂと第２領域２２ａとの境界付近に付与されたＮｉ３５が第１結晶領域２２ｂと第２領域２２ａとの境界に集まりやすいためである。その結果、非晶質シリコン膜２２ａ内に形成されるＮｉＳｉ₂３６の密度は、通常の非晶質シリコンの固相結晶化の場合よりも、第１結晶領域との境界付近に形成される分だけ大きくなる。その結果、第２結晶領域２２ｃに形成されるＣＧシリコン膜の平均結晶粒は、従来のＣＧシリコン膜の平均結晶粒径よりも小さく、０．５μｍ超２μｍ未満となる。

なお、ここでは、触媒３５を用いた場合について説明したが、触媒を用いない場合においても、固相結晶化に要する時間が長くなる（および／または温度が高くなる）ものの、上記と同様の結果となる。すなわち、固相結晶化の過程において、第２領域２２ａ内では通常の固相結晶化と同様の密度で結晶核が生成するとともに、第２領域２２ａに接する第１結晶領域２２ｂの結晶粒が結晶核となる。従って、第１結晶領域２２ｂに接する部分に形成される結晶粒の分だけ結晶粒の密度が高くなる結果、第２結晶領域２２ｃに形成される多結晶シリコン膜の平均粒径は小さくなる。

次に、図１（ｆ）に示すように、第１結晶領域２２ｂおよび第２結晶領域２２ｃを含む結晶質シリコン膜２２に対してエキシマレーザ光などの光線Ｌ２を照射することによって、結晶質シリコン膜２２を溶融再結晶化することが好ましい。この工程は省略してもよい。溶融再結晶化することによって、結晶質シリコン膜２２中の結晶欠陥を低減・消滅させ、結晶性をさらに向上させることができる。また、結晶質シリコン膜２２の表面を平坦化できるという利点もある。レーザ光を用いて溶融再結晶化させることをレーザアニール処理ということがある。例えば、レーザ光としてパルスレーザ光を用い、結晶質半導体膜の任意の一点につき、複数回、連続的に照射する。結晶性を向上させるためには、酸素を含む雰囲気下でレーザ照射を行うことが好ましい。パルスレーザのフルーエンス（１パルス当たりのエネルギー密度）は、シリコン膜２２やその下に設けたベースコート層（絶縁膜）１３および１４の膜質や膜厚などに依存するが、例えば、約３００ｍＪ／ｃｍ²以上約５００ｍＪ／ｃｍ²以下の範囲内であることが好ましい。パルスレーザとしては、例えばエキシマレーザ（波長３０８ｎｍ、パルス幅２５ｎｓ）を好適に用いることができる。

上述したように固相結晶化を促進する触媒元素を用いて、上記のように加熱処理によって固相結晶化された結晶質半導体膜（すなわちＣＧシリコン膜）に対して溶融再結晶化を行なうことにより、さらに面方位の揃ったより良好な結晶質シリコン膜を得ることができる。さらに、ＣＳシリコン膜をレーザアニール処理するプロセスを採用すると、非晶質シリコン膜を溶融結晶化するＬＰＳ法を採用した場合に比べて、電界効果移動度が２倍以上高い、電流駆動能力に優れたＴＦＴが得られる。

次に、図２（ａ）〜（ｅ）を参照して、上述のようにして得られた第１結晶領域２２ｂおよび第２結晶領域２２ｃを有する結晶質シリコン膜２２を用いてＴＦＴを作製する方法を説明する。

まず、図２（ａ）を参照する。結晶質シリコン膜２２をパターニングすることによって、ＴＦＴを形成すべき領域（活性領域）に島状の結晶質シリコン膜２６を形成する。島状結晶質シリコン膜２６は、第１結晶領域２６ｂと第２結晶領域２６ｃとを有している。

結晶質シリコン膜２２のパターニングは、通常のプラズマエッチング法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法、ＣＤＥ（Ｃｈｅｍｉｃａｌ Ｄｒｙ Ｅｔｃｈｉｎｇ）法などによって行われる。エッチングガスとしては、ＣＦ₄やＳＦ₆等のフロン系ガス、あるいは、これらのフロン系ガスと酸素との混合ガスなどが用いられる。これらのエッチング法のなかでも、特に、ＩＣＰエッチング法やＲＩＥ法が好ましい。なお、結晶質シリコン膜２２にレーザアニールを施す工程（図１（ｆ））と、島状にパターニングする工程とは順序を逆にしてもよい。

次に、島状結晶質シリコン膜２６を覆うように、ゲート絶縁膜として、ＳｉＯ₂層（例えば厚さ５０ｎｍ）１５およびＳｉＮ_x層（例えば厚さ４０ｎｍ）１６を形成する。ゲート絶縁膜はこれに限られず、例えばＳｉＯ₂層の単層であってもよい。

次に、図２（ｂ）に示すように、ゲート絶縁膜１５、１６上にゲート電極４４を形成する。ゲート電極４４は、例えば、窒化チタンとアルミニウムとの２層膜や、タンタル（Ｔａ）あるいはタングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）などの高融点金属の膜を用いることが好ましい。ゲート電極４４の厚さは３００ｎｍ以上６００ｎｍ以下が好ましく、例えば４５０ｎｍである。

次いで、図２（ｃ）に示すように、ゲート電極４４をマスクとして、イオンドーピング法によって島状結晶質シリコン膜２６に不純物を注入する。この工程によって、島状結晶質シリコン膜２６のゲート電極４４に覆われていない領域２６ｓおよび２６ｄには高濃度のリンが注入される。ゲート電極４４にマスクされリンが注入されない領域２６ｃは、後にＴＦＴのチャネル領域となる。ｎチャネル型ＴＦＴの場合には、ドナーとして代表的にはリンが添加される。また、ｐチャネル型ＴＦＴの場合であればアクセプタとして硼素が添加される。リンを添加する場合にはＰＨ₃を、また硼素を添加する場合にはＢ₂Ｈ₆を用いる。これらは通常水素で希釈されて供給される。この後、不純物の活性化と触媒元素のゲッタリングを兼ねるアニール（活性化アニール）を行うことによって、ソース領域２６ｓおよびドレイン領域２６ｄが形成される。

図２（ｂ）と図２（ｃ）とを比較すれば明らかなように、ソース領域２６ｓおよびドレイン領域２６ｄはそれぞれ、第１結晶領域２６ｂに形成されている部分と、第２結晶領域２２ｃに形成されている部分を含んでいる。第１結晶領域２６ｂに形成されたソース領域２６ｓ／ドレイン領域２６ｄは、触媒元素のゲッタリング能力が高いという特徴を有している。一般に、チャネル領域２６ｃに触媒元素が含まれていると、ＴＦＴのリーク電流が大きいなどの問題点があるので、チャネル領域の触媒元素の濃度を１×１０¹²ａｔｏｍｓ／ｃｍ³以下にすることが好ましい。上記触媒元素は、リンやホウ素が存在している領域に集まりやすいという性質があり、これらの元素（「ゲッタリング元素」ということがある。）が導入された領域を形成し、そこに触媒元素を移動させるという手方が用いられる（「ゲッタリング」ということがある。）。ゲッタリングは公知の種々の方法を用いることができる（例えば、特開平１０−３０３１２９号公報および特開２００４−２１４５０７号公報参照）。第１結晶領域２６ｂは、上述したようにＬＴＰＳから形成されており、第２結晶領域２６ｃよりも多く粒界や欠陥を含んでおり、ゲッタリング能力が高い。従って、第１結晶領域２６ｂに形成されたソース領域２６ｓ／ドレイン領域２６ｄのゲッタリング能力は高く、チャネル領域２６ｃの触媒元素を効果的にゲッタリングする。もちろん、必要に応じて、ソース領域２６ｓ／ドレイン領域２６ｄのさらに外側（チャネル領域２６ｃよりも離れた領域）に、別途ゲッタリング領域を設けても良い。

続いて、図２（ｄ）に示すように、第１層間絶縁膜１８および第２層間絶縁膜１９を形成する。例えば、第１層間絶縁膜１８をＳｉＯ₂膜（例えば厚さ７００ｎｍ）とし、第２層間絶縁膜１９をＳｉＮ_x膜（例えば厚さ２００ｎｍ）とする。第２層間絶縁膜１９を省略しても良い。必要に応じて、水素化アニールを行う。例えば、水素を含む雰囲気下で３００〜５００℃で１〜数時間の熱処理を行う。この工程は、半導体層／ゲート絶縁膜の界面へ水素原子を供給し、ＴＦＴ特性を劣化させる不対結合手（ダングリングボンド）を終端化し不活性化する工程である。

その後、図２（ｅ）に示すように、第１層間絶縁膜１８および第２層間絶縁膜１９にコンタクトホールを形成して、例えば窒化チタンとアルミニウムとの２層膜を用いてソース電極５２ｓおよびドレイン電極５２ｄならびに配線（不図示）を形成する。

このようにしてＴＦＴまたは複数のＴＦＴを備えたＴＦＴ基板が得られる。

なお、上述のようにして製造されるＴＦＴはトップゲート型であるが、遮光層１２を第１ゲート電極とすると、ゲート電極４４を第２ゲート電極とする、デュアルゲート構造のＴＦＴが得られる。但し、この場合には、ＳｉＮ_x層１３およびＳｉＯ₂層１４は、ゲート絶縁膜として機能するように設定される必要がある。

次に、図３（ａ）〜（ｃ）を参照して、ボトムゲート構造を有する他のＴＦＴの製造方法を説明する。

図１（ａ）〜（ｆ）を参照して説明したように、第１結晶領域２２ｂおよび第２結晶領域２２ｃを有する結晶質シリコン膜２２を形成する。なお、図１（ａ）における遮光層１２をゲート電極１２として用い、ＳｉＮ_x層１３およびＳｉＯ₂層１４をゲート絶縁膜として用いる。

次に、図３（ａ）に示すように、結晶質シリコン膜２２をパターニングすることによって、ＴＦＴを形成すべき領域（活性領域）に島状の結晶質シリコン膜２６を形成する。島状結晶質シリコン膜２６は、第１結晶領域２６ｂと第２結晶領域２６ｃとを有している。

島状の結晶質シリコン膜２６のゲート電極１２に対向する位置にレジスト層３４ａを形成する。レジスト材料としてポジ型のフォトレジスト材料を用いると、基板１０の裏面からゲート電極１２をフォトマスクとして露光することによって、ゲート電極１２に対して自己整合的にレジスト層３４ａを形成できるという利点が得られる。

その後、レジスト層３４ａを介して不純物を注入することによって、ソース領域となる領域２６ｓおよびドレイン領域となる領域２６ｄを形成する。

続いて、図３（ｂ）に示すように、第１層間絶縁膜１８および第２層間絶縁膜１９を形成する。例えば、第１層間絶縁膜１８をＳｉＯ₂（例えば厚さ７００ｎｍ）とし、第２層間絶縁膜１９をＳｉＮ_x膜（例えば厚さ２００ｎｍ）とする。必要に応じて、水素化アニールを行う。

その後、図３（ｃ）に示すように、第１層間絶縁膜１８および第２層間絶縁膜１９にコンタクトホールを形成して、例えば窒化チタンとアルミニウムとの２層膜を用いてソース電極５２ｓおよびドレイン電極５２ｄならびに配線（不図示）を形成する。このようにして、ボトムゲート型のＴＦＴが得られる。

この後、必要に応じて、１気圧の窒素雰囲気あるいは水素混合雰囲気で３５０℃、１時間のアニールを行う。さらに、ＴＦＴを保護する目的で、ＴＦＴ上にＳｉＮ_xなどの保護膜を設けてもよい。

次に、図５および図６を参照して、実験例を説明する。図５は本発明の製造方法によって得られた結晶質シリコン膜を示す図であり、図６は従来の製造方法によって得られた結晶質シリコン膜を示す図である。

図５に示した結晶質シリコン膜は、図１を参照して説明した方法に従って形成した。

まず、図１（ａ）に示したように、厚さ０．８ｍｍのガラス基板上に、Ｍｏを用いて厚さ１００ｎｍ、幅２μｍ、長さ２０μｍの遮光層１２を形成した。

次に、図１（ｂ）に示したように、遮光層１２を覆うように、厚さ５０ｎｍのＳｉＮ_x層１３および厚さ１００ｎｍのＳｉＯ₂層１４を形成した。その後、これらを覆うように非晶質シリコン膜（厚さ５０ｎｍ）２２をＣＶＤ法を用いて形成した。

次に、図１（ｃ）に示したように、基板１０の裏面（第２主面）から、シリコン膜２２ａに例えばＳＨＧ‐ＹＡＧレーザ：波長５３２ｎｍ（２５０ｍＪ／ｃｍ²、５０ｎｓ）の光Ｌ１を照射し、シリコン膜の第１領域だけを選択的に結晶化することによって第１結晶領域２２ｂを形成した。

次に、図１（ｄ）に示したように、シリコン膜２２の表面に、質量換算で１０ｐｐｍのＮｉ元素を含む化合物の水溶液（酢酸ニッケル水溶液）をスピンコート法で塗布した。このとき、非晶質シリコン膜２２中のＮｉの濃度が、１×１０¹⁰ａｔｏｍｓ／ｃｍ³以上１×１０¹⁸ａｔｏｍｓ／ｃｍ³以下となるように調整した。

その後、電気炉を用いて窒素雰囲気下で５８０℃で１時間の加熱処理を行うことによって、図１（ｅ）に示したように、第１結晶領域２２ｂおよび第２結晶領域２２ｃを含む結晶質シリコン膜２２を得た。

その後、図１（ｆ）に示したように、エキシマレーザ：波長３０８ｎｍ（３５０ｍＪ／ｃｍ²、２５ｎｓ）の光線Ｌ２を照射することによって、結晶質シリコン膜２２を溶融再結晶化した。得られた結晶質シリコン膜が図５に示した膜である。

図６に示した結晶質シリコン膜は、上述した製造方法の内、図１（ｃ）を参照して説明した第１結晶領域２２ｂを形成するための光照射工程を行うことなく、その後の工程を行った。

図５（ａ）および図６（ａ）は、上述のようにして得られた結晶質シリコン膜のＳＥＭ像を示す図であり、図５（ｂ）および図６（ｂ）は、ＥＢＳＰ（Ｅｌｅｃｔｒｏｎ Ｂａｃｋ Ｓｃａｔｔｅｒｉｎｇ Ｐａｔｔｅｒｎ、後方散乱電子回折像）の測定結果で、個々の微小領域に分けてその結晶方位を特定し、それをつなぎ合わせてマッピングしたものである。図５（ｂ）および図６（ｂ）は、隣接する各マッピング点間の面方位の傾角が一定値以下（ここでは５°以下）のものを同色で塗り分け、個々の結晶粒（結晶粒：ほぼ同一の面方位を有する領域）の分布を浮かび上がらせたものである。

図５（ｂ）および図６（ｂ）において、白い点線で包囲した領域はチャネル長Ｌが２μｍ、チャネル幅Ｗが２０μｍのチャネル領域を示している。第２結晶領域（ＣＧシリコン膜）が上記チャネル領域に対応して形成されている。

まず、図５（ａ）および（ｂ）を参照する。チャネル領域に対応する第２結晶領域にはＣＧシリコン膜が結晶されているのに対し、第２結晶領域には微細な結晶からなるＬＴＰＳ膜が形成されていることが分かる。ＳＥＭ観察の結果、ＬＴＰＳ膜の平均結晶粒径は約３００ｎｍであった。また、ＣＧシリコン膜の平均結晶粒径は約０．８μｍであった。なお、ＣＧシリコン膜は、ＥＢＳＰ法によって結晶質半導体表面の結晶方位を測定したとき、方位差がすべて１０°未満の結晶からなる結晶粒から構成されている。ＣＧシリコン膜の結晶粒の平均粒径は、画像処理装置を用い、結晶方位が１０°未満の結晶領域の面積円相当径（直径）を求め、その平均を平均粒径として算出した。

図６（ａ）および（ｂ）からわかるように、従来の製造方法によると、全体にわたってＣＧシリコン膜が形成されている。また、図６（ｂ）と図５（ｂ）とを比較すれば明らかなように、図６（ｂ）のＣＧシリコン膜の結晶粒径は図５（ｂ）のＣＧシリコン膜の結晶粒径よりも明らかに大きい。上述した方法によって求めた図６のＣＧシリコン膜の平均粒径は約２μｍであった。従って、ここで例示したように、チャネル幅Ｗが２μｍのチャネル領域では、チャネル幅方向を横切る粒界が存在しないことがあり、ＴＦＴ間の特性がばらつくという問題が生じるのである。

上述したように、本発明によると、チャネル領域に形成されるＣＧシリコン膜の平均結晶粒径を従来の製造方法によって得られるＣＧシリコン膜の平均粒径（２〜８μｍ）よりも小さくできる。ここでは、従来のＣＧシリコン膜の平均結晶粒径の２分の１（１μｍ）以下の０．８μｍになっている。従って、ここで例示したように、チャネル幅Ｗが２μｍのチャネル領域においても、チャネル幅方向を横切る少なくとも１つの粒界が存在することになるので、ＴＦＴ間の特性のばらつきが抑制される。なお、固相結晶化を行う限り、結晶質シリコン膜の平均結晶粒径が０．５μｍ以下となることはほとんど無い。

また、図５（ａ）に示したように、チャネル領域以外の領域には、ＬＴＰＳ膜が形成されており、ＳＥＭ像から求めた平均結晶粒径は３００ｎｍであった。ＬＴＰＳ膜の平均結晶粒径は、光照射の条件等に依存して変化するが、概ね２０ｎｍ〜３００ｎｍの範囲内にある。ＬＴＰＳ膜の電気特性はＣＧシリコン膜よりも劣るが、ＴＦＴの特性に与える影響はチャネル領域に比べて小さいので、ソース・ドレイン領域をＬＴＰＳ膜で形成することによるデメリットよりも、チャネル領域のＣＧシリコン膜の粒径を制御し、ＴＦＴ特性のばらつきを抑制することによって得られるメリットの方が大きい。

本発明の結晶質半導体膜の製造方法ならびにそれを用いたＴＦＴおよびＴＦＴ基板の製造方法は、従来の製造プロセスに、裏面照射工程（図１（ｃ））を追加するだけで実施できるので、非常に簡単に量産プロセスに導入することができる。

本発明は、例えば液晶表示装置や有機ＥＬ表示装置のＴＦＴ基板の画素ＴＦＴや機能回路のＴＦＴの製造方法として好適に用いられる。

（ａ）〜（ｆ）は、本発明による実施形態のＴＦＴの製造方法を説明するための模式的な工程図である（図２に続く）。 （ａ）〜（ｅ）は、本発明による実施形態のＴＦＴの製造方法を説明するための模式的な工程図である（図１の続き）。 （ａ）〜（ｃ）は、本発明による実施形態のＴＦＴの他の製造方法を説明するための模式的な工程図である。 本発明による実施形態のＴＦＴの製造プロセスにおいて、シリコン膜の第２領域２２ａが選択的に固相結晶化されるメカニズムを説明するための模式図である。 （ａ）および（ｂ）は、本発明の製造方法によって得られた結晶質シリコン膜を示す図であり、（ａ）はＳＥＭ像を示す図であり、（ｂ）はＥＢＳＰによって求めた面方位分布を示す図である。 （ａ）および（ｂ）は、従来の製造方法によって得られた結晶質シリコン膜を示す図であり、（ａ）はＳＥＭ像を示す図であり、（ｂ）はＥＢＳＰによって求めた面方位分布を示す図である。

符号の説明

１０ 絶縁性基板（ガラス基板）
１２ 遮光層
１３ ＳｉＮ_x層
１４ ＳｉＯ₂層
１５ ＳｉＯ₂層
１６ ＳｉＮ_x層
１８ 第１層間絶縁膜（ＳｉＯ₂膜）
１９ 第２層間絶縁膜（ＳｉＮ_x膜）
２２ 非晶質半導体膜（非晶質シリコン膜）
２２ａ 非晶質シリコン膜
２２ｂ 第１結晶領域
２２ｃ 第２結晶領域
２６ 島状結晶質シリコン膜
３５ 触媒元素（ニッケル）
３６ ＮｉＳｉ₂
４４ ゲート電極
５２ｄ ドレイン電極
５２ｓ ソース電極

Claims (8)

1. （ａ）互いに対向する第１および第２主面を有する透明な基板を用意する工程と、
   （ｂ）前記基板の第１主面上に所定のパターンの遮光層を形成する工程と、
   （ｃ）前記遮光層の少なくとも一部を覆う半導体膜であって、前記遮光層と重ならない第１領域と、前記遮光層と重なる第２領域とを有する非晶質状態の半導体膜を形成する工程と、
   （ｄ）前記第２主面側から前記半導体膜に光を照射し前記半導体膜の前記第１領域だけを選択的に結晶化することによって第１結晶領域を形成する工程と、
   （ｅ）前記工程（ｄ）の後で、前記半導体膜の前記第２領域を固相結晶化することによって第２結晶領域を形成する工程と
   を包含する、結晶質半導体膜の製造方法。
2. 前記工程（ｄ）で形成される前記第１結晶領域は平均粒径が３００ｎｍ以下の結晶粒を有する、請求項１に記載の結晶質半導体膜の製造方法。
3. 前記工程（ｄ）の後かつ前記工程（ｅ）の前に、前記半導体膜に結晶化を促進する作用を有する触媒元素を付与する工程をさらに包含する、請求項１または２に記載に結晶質半導体膜の製造方法。
4. 前記工程（ｅ）で形成される前記第２結晶領域は平均結晶粒径が０．５μｍ超２μｍ未満の結晶粒を有する、請求項１から３のいずれかに記載の結晶質半導体膜の製造方法。
5. 前記工程（ｅ）の後に、前記半導体膜にレーザアニール処理を施す工程（ｆ）をさらに包含する、請求項１から４のいずれかに記載の結晶質半導体膜の製造方法。
6. 前記工程（ｆ）は、前記第１主面側から前記半導体膜の前記第１結晶領域および前記第２結晶領域にレーザ光を照射することによって行われる、請求項５に記載の結晶質半導体膜の製造方法。
7. 前記遮光層は金属層であって、
   前記工程（ｂ）と（ｃ）との間に、前記遮光層を覆う絶縁層を形成する工程をさらに包含する、請求項１から６のいずれかに記載の結晶質半導体膜の製造方法。
8. 基板上にＴＦＴを備えるアクティブマトリクス基板の製造方法であって、
   請求項１から７のいずれかに記載の結晶質半導体膜の製造方法によって結晶質半導体膜を製造する工程と、
   前記結晶質半導体膜の前記第２結晶領域の少なくとも一部を含むチャネル領域が形成されたＴＦＴを作製する工程と、
   を包含する、アクティブマトリクス基板の製造方法。

Images