CN108615680B - 多晶硅层及其制造方法、薄膜晶体管及阵列基板的制造方法 - Google Patents

多晶硅层及其制造方法、薄膜晶体管及阵列基板的制造方法 Download PDF

Info

Publication number
CN108615680B
CN108615680B CN201810402853.6A CN201810402853A CN108615680B CN 108615680 B CN108615680 B CN 108615680B CN 201810402853 A CN201810402853 A CN 201810402853A CN 108615680 B CN108615680 B CN 108615680B
Authority
CN
China
Prior art keywords
layer
manufacturing
silicon layer
polysilicon
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810402853.6A
Other languages
English (en)
Other versions
CN108615680A (zh
Inventor
张慧娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810402853.6A priority Critical patent/CN108615680B/zh
Publication of CN108615680A publication Critical patent/CN108615680A/zh
Priority to US16/349,780 priority patent/US11087981B2/en
Priority to PCT/CN2018/114308 priority patent/WO2019205569A1/zh
Application granted granted Critical
Publication of CN108615680B publication Critical patent/CN108615680B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Abstract

一种多晶硅层及其制造方法、薄膜晶体管及阵列基板的制造方法。该多晶硅层的制造方法包括：形成非晶硅层；对该非晶硅层进行结晶化处理形成第一多晶硅层；利用绿色激光退火工艺对该第一多晶硅层进行处理形成第二多晶硅层。该制造方法采用绿色激光退火工艺对多晶硅层进行二次晶化处理，可以获得晶粒尺寸与均匀性俱佳的多晶硅层。

Description

多晶硅层及其制造方法、薄膜晶体管及阵列基板的制造方法
技术领域
本公开实施例涉及一种多晶硅层及其制造方法、薄膜晶体管及阵列基板的制造方法。
背景技术
多晶硅相比于非晶硅具有较高的载流子迁移率及稳定性，其载流子迁移率可达非晶硅的几十甚至几百倍。为了满足更广泛的应用需求，例如更低温度的制备条件，低温多晶硅(Low Temperature Poly-Silicon，LTPS)技术得到了迅速发展。多晶硅层的晶粒大小与均匀性是影响载流子迁移率的重要因素，如何获得大晶粒尺寸兼具高晶粒均匀性的多晶硅层是本领域关注的问题。
发明内容
本公开的至少一实施例提供一种多晶硅层的制造方法，包括：形成非晶硅层；对所述非晶硅层进行结晶化处理形成第一多晶硅层；利用绿色激光退火工艺对所述第一多晶硅层进行处理形成第二多晶硅层。
例如，所述结晶化处理包括采用准分子激光退火工艺对所述非晶硅层进行结晶化处理以形成所述第一多晶硅层。
例如，所述准分子激光退火工艺所采用的准分子激光的能量密度范围是260-340mJ/cm2。
例如，所述第一多晶硅层的晶粒平均尺寸范围为180-200nm。
例如，所述绿色激光退火工艺包括采用绿色激光对所述第一多晶硅层扫描。
例如，所述绿色激光的波长范围为500nm-560nm，能量密度范围为300-400mJ/cm2。
例如，所述第二多晶硅层的晶粒平均尺寸范围为300-320nm。
例如，所述第二多晶硅层的晶粒尺寸的标准差小于80nm。
例如，所述制造方法还包括：在进行所述结晶化处理之前对所述非晶硅层进行脱氢处理。
例如，所述制造方法还包括：提供衬底基板，在所述衬底基板上在形成所述非晶硅层之前形成缓冲层，之后所述非晶硅层形成于所述缓冲层上。
本公开实施例还提供一种多晶硅层，该多晶硅层采用如上所述的制造方法制成。
例如，所述薄膜晶体管的制造方法包括形成栅极、多晶硅有源层、栅极绝缘层、源极和漏极，所述多晶硅有源层为采用如上所述多晶硅层的制造方法形成。
例如，所述薄膜晶体管的制造方法还包括：在形成所述栅极之后，以所述栅极为掩膜对所述多晶硅有源层进行掺杂。
本公开实施例还提供一种阵列基板的制造方法，所述阵列基板包括阵列排布的多个薄膜晶体管，所述制造方法包括：采用如上所述的薄膜晶体管的制造方法制备所述多个薄膜晶体管。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为本公开一个实施例提供的多晶硅层的制造方法的步骤示意图；
图2A-图2C为本公开一个实施例提供的多晶硅层的制造过程示意图；
图3为本公开一个实施例提供的薄膜晶体管制造方法的步骤示意图；
图4A-4D为本公开一个实施例提供的薄膜晶体管的制造过程示意图；
图5为采用本公开一个实施例提供的制造方法形成的阵列基板的平面示意图；以及
图6为图5中阵列基板的局部剖视图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
发明人发现，增大低温多晶硅(结晶温度低于600摄氏度)薄膜的晶粒尺寸和晶粒均匀性(也即降低晶粒的粗糙度)有助于提高载流子的迁移率并提高应用该低温多晶硅层的器件(如薄膜晶体管)的性能，然而，在低温多晶硅层的制备中，该多晶硅层的晶粒尺寸和晶粒均匀性是一对彼此制约的参数。例如，在使用准分子激光退火(Excimer LaserAnnealing,ELA)工艺制备低温多晶硅层时，低的激光能量密度会生成小的晶粒尺寸以及较好的晶粒尺寸均匀性；当激光能量密度升高，晶粒尺寸会增大，但是晶粒尺寸的均匀性也随之变差。
本公开的一个实施例提供的一种制备多晶硅层的制造方法，采用绿色激光退火(Green Laser Annealing,GLA)工艺对多晶硅层进行二次晶化处理，可以获得晶粒尺寸与均匀性俱佳的多晶硅层。
下面结合附图对本公开实施例提供的多晶硅层及其制造方法、薄膜晶体管及阵列基板的制造方法进行描述。
图1为本公开实施例提供的多晶硅层的制造方法的具体步骤示意图，图2A-图2C为本公开实施例提供的多晶硅层的制造过程示意图。如图所示，该制造方法可以包括下列步骤。
S101：形成非晶硅层201。
如图2A所示，在衬底基板200上形成非晶硅层201。
例如，衬底基板200可以是无机衬底(如玻璃、石英、蓝宝石、硅片等)或者有机柔性衬底(如聚酰亚胺(PI)、聚乙烯对苯二甲酸乙二醇酯(PET)、聚碳酸酯、聚丙烯酸酯、聚醚酰亚胺、聚醚砜等)，本实施例包括但不限于此。
例如，非晶硅层201可以采用物理气相沉积工艺(例如溅射)和化学气相沉积工艺形成。
例如，采用等离子体增强化学气相沉积工艺形成该非晶硅层。对应的反应气体可以包括硅烷和氢气的混合物或者硅烷和磷烷的混合物。
例如，采用等离子体增强化学气相沉积(PECVD)工艺形成该非晶硅层时，工艺条件包括：气压为2000毫托，温度为350-400℃，射频功率为100W，反应气体包括硅烷和氢气。
例如，该非晶硅层的厚度是40-80纳米。
例如，在至少一个示例中，该制造方法还可以包括在形成该非晶硅层之前，在衬底基板上形成缓冲层207。该缓冲层用于改善该衬底基板表面的平整度，也可以防止衬底基板200中的杂质(如金属离子)扩散到该非晶硅层中从而影响材料的性能。但是，根据需要可以不需要缓冲层。
例如，该缓冲层可以是单层氮化硅或氧化硅材料，也可以是氮化硅和氧化硅的叠层结构。
例如，该缓冲层的厚度为200-400纳米。
S102：对非晶硅层201进行结晶化处理形成第一多晶硅层202，如图2B所示。
例如，该结晶化处理包括准分子激光退火晶化工艺、金属诱导晶化(MetalInduced Crystallization,MIC)工艺(如金属横向诱导晶化工艺(MILC))、固相晶化(SolidPhase Crystallization,SPC)工艺和循序性横向晶化(Sequential LateralSolidification,SLC)工艺等晶化工艺。本公开的实施例对形成第一多晶硅层202的晶化工艺的不作限制。
例如，采用准分子激光退火晶化工艺对非晶硅层进行结晶化处理形成第一多晶硅层202。
准分子激光退火是指利用准分子激光对非晶硅层(薄膜)进行照射，使非晶硅受热融化，液态的非晶硅冷却时发生晶化，从而实现非晶硅层向多晶硅层的转变。
例如，在较低的激光能量密度下形成该第一多晶硅层，使该第一多晶硅层具有一个较小的晶粒尺寸和较高的晶粒均匀性。
例如，该准分子激光退火工艺可以采用氯化氙(XeCl)(波长308nm)、氟化氪(KrF)(波长193nm)或者氟化氩(ArF)(波长248nm)等准分子激光器。
例如，该准分子激光退火工艺的条件包括：激光脉冲频率为100-400Hz，激光重叠率为90％-98％，激光能量密度范围是260-340mJ/cm2。
例如，该第一多晶硅层的晶粒平均尺寸范围为180-200nm。
步骤S103：利用绿色激光退火工艺对第一多晶硅层202进行处理形成第二多晶硅层203，如图2C所示。
绿色激光退火工艺相较于传统退火工艺(例如使用退火炉退火)具有耗时短、效率高等优点。在至少一个示例中，绿色激光退火工艺采用固体光源，固体光源相较于采用气体光源的激光退火工艺(如准分子激光退火工艺)具有较低的运营成本和高的设备稼动率。多晶硅层对于绿色激光退火工艺的激光波段有较高的吸收效率。
例如，该绿色激光退火工艺包括采用绿色激光对该第一多晶硅层进行照射，该绿色激光的波长范围为500nm-560nm，能量密度范围为300-400mJ/cm2，激光脉冲频率为10KHz，节距(pitch)为1-2μm，其中，该节距为一个脉冲时间内激光照射的对象所移动的距离，在本实施例中，第一多晶硅层202承载于衬底基板200上接受该绿色激光的照射，在一个激光脉冲时间内，该衬底基板移动的距离为1-2μm。
例如，为了提高第一多晶硅层对于激光束的能量吸收效率，该绿色激光退火工艺所采用的波长为532nm。例如，该绿色激光的光束可以为点状光束或者线状光束等，本公开的实施例对此不作限定。
通过在较低能量密度的条件下先生成具有小尺寸均匀晶粒的第一多晶硅层，再使用绿色激光退火工艺对该第一多晶硅层进行低能量密度扫描，可以使得该第一多晶硅层中的晶粒均匀地长大，从而得到晶粒尺寸与晶粒均匀性俱佳的多晶硅层。
例如，可以通过计算多晶硅层晶粒尺寸的标准差(δ)来衡量多晶硅层晶粒的均匀性。标准差(δ)定义为总体各单位数值与其平均数之差平方后的算术平均数的平方根，它反映组内个体间的离散程度；标准差越小，代表大部分数值和其平均值之间差异越小。对于一组数值xi(i＝1，2，…N)，其算数平均值为μ，那么其标准差的计算公式是：
Figure GDA0002186748220000061
在本公开的实施例中，可以将该第二多晶硅层中各晶粒的尺寸作为xi，而计算出该第二多晶硅层晶粒尺寸的标准差，从而得到关于该第二多晶硅层晶粒均匀性的指征，该标准差的值越小，代表该第二多晶硅层晶粒越均匀。
例如，通过上述制造方法得到的第二多晶硅层203的晶粒平均尺寸范围可以达到300-320nm，晶粒尺寸的标准差可以小于80nm。
例如，在至少一个示例中，该制造方法还包括对非晶硅层201进行晶化处理之前对非晶硅层201进行脱氢处理。脱氢处理的去除该非晶硅层中残留的氢，以防该非晶硅层中的氢在后续的晶化工艺中溢出产生氢爆而使非晶硅层表面变得粗糙。
例如，该脱氢处理包括将该非晶硅层放入退火炉中进行退火处理。
本公开至少一个实施例还提供一种多晶硅层，该多晶硅层采用上述制造方法制成。
例如，该多晶硅层的晶粒平均尺寸范围为300-320nm，晶粒尺寸的标准差(δ)小于80nm。
本公开至少一个实施例还提供一种薄膜晶体管的制造方法，包括形成栅极、多晶硅有源层、栅极绝缘层、源极和漏极，其中，该多晶硅有源层为采用上述制造方法形成。
例如，通过适当改变该栅极和该多晶硅有源层的形成次序，可以形成顶栅结构、底栅结构或者双栅结构的该薄膜晶体管。本领域技术人员应当理解，只要该薄膜晶体管的多晶硅有源层采用本公开实施例提供的多晶硅层的制造方法形成的，该薄膜晶体管及其制造方法均落入本公开的保护范围之内。
图3为本公开至少一个实施例提供的薄膜晶体管300的制造方法的步骤示意图，图4A-4D为薄膜晶体管300的制造过程示意图，该薄膜晶体管包括多晶硅有源层302，该多晶硅有源层为采用上述多晶硅层的制造方法形成。
以下以形成底栅型薄膜晶体管300为例，结合附图3和4A-4D对本公开一实施例提供的薄膜晶体管的制造方法进行详细说明。
如图3所示，该制造方法可以包括下列步骤。
步骤S301：形成多晶硅有源层302。
在衬底基板301上形成多晶硅有源层302。该多晶硅有源层302采用本公开实施例提供的多晶硅层的制造方法形成。
例如，衬底基板301可以是无机衬底(如玻璃、石英、蓝宝石、硅片等)或者有机柔性衬底(如聚酰亚胺(PI)、聚乙烯对苯二甲酸乙二醇酯(PET)、聚碳酸酯、聚丙烯酸酯、聚醚酰亚胺、聚醚砜等)，本实施例包括但不限于此。
例如，采用本公开实施例提供的多晶硅层的制造方法形成多晶硅层，然后对该多晶硅层进行图案化从而形成多晶硅有源层302。
例如，多晶硅有源层302厚度是40-80纳米。
例如，该图案化处理例如可以采用光刻工艺，该光刻工艺包括光刻胶的涂布、曝光、显影、烘干、刻蚀以及光刻胶的灰化等工艺步骤，该刻蚀例如包括干法刻蚀或者湿法刻蚀。干法刻蚀例如可以选择等离子刻蚀、反应离子刻蚀等刻蚀方法，刻蚀气体可以选择含氟或氯的气体，如CF4、CHF3、SF6、CCl2F2等或者这些气体与O2的混合气体。
例如，在至少一个示例中，该制造方法还包括在形成该多晶硅层之前，在该衬底基板301上形成缓冲层310。该缓冲层用于改善该衬底基板表面的平整度，也可以防止衬底基板301中的杂质(如金属离子)扩散到该多晶硅层中从而影响器件的性能。
例如，该缓冲层可以是单层氮化硅或氧化硅材料，也可以是氮化硅和氧化硅的叠层结构。
例如，该缓冲层的厚度为200-400纳米。
步骤S302：在多晶硅有源层302上依次形成栅极绝缘层303和栅极304。
例如，该栅极绝缘层303可以包括氮化硅、硅氮氧化物、氧化铝等无机绝缘材料或者丙烯酸、聚甲基丙烯酸甲酯(PMMA)等有机绝缘材料。例如，该栅极绝缘层可以是单层结构也可以是多层结构。
例如，该栅极材料可以包括金(Au)、银(Ag)、铜(Cu)、铝(Al)、钼(Mo)、镁(Mg)、钛(Ti)、铪(Hf)、铊(Ta)或者以上金属组合而成的合金材料。
步骤S303：对多晶硅有源层302进行第一次掺杂。
如图4A所示，采用栅极自对准工艺、以栅极304为掩膜对多晶硅有源层302进行第一次掺杂，从而使该多晶硅有源层包括源极区321、漏极区322以及位于该源极区和漏极区之间的沟道区323。
例如，该第一次掺杂包括对该多晶硅有源层302进行轻掺杂。例如，该轻掺杂为对该多晶硅有源层302掺杂磷(P)的N型掺杂，其中，磷元素的浓度小于1×1015cm-3。
例如，可以采用离子注入的方式对该多晶硅有源层302进行第一次掺杂，在离子注入之后还可以进行退火工艺以降低离子注入对材料造成的晶格损伤。
步骤S304：在该栅极304上形成钝化层305。
例如，该钝化层305可以包括氮化硅、硅氮氧化物、氧化铝等无机绝缘材料或者丙烯酸、聚甲基丙烯酸甲酯(PMMA)等有机绝缘材料。例如，该钝化层可以是单层结构也可以是多层结构。
步骤S305：形成源极接触孔351和漏极接触孔352，并对多晶硅有源层302进行第二次掺杂形成导体化的源极接触区3211和漏极接触区3221。
例如，可以采用光刻工艺形成该源极接触孔351和漏极接触孔352。如图4B所示，先在该钝化层上形成一层光刻胶，然后对该光刻胶进行曝光和显影从而形成具有如图4B所示的图案的光刻胶层306。该光刻胶被去除的部分对应该多晶硅有源层的源极区321和漏极区322，并与该栅极在横向上存在间隔G。
以该光刻胶层306为掩膜对该多晶硅有源层进行第二次掺杂，从而形成源极接触区3211和漏极接触区3221。该源极接触区和该漏极接触区分别位于沟道区323的两侧，并与沟道区323存在该间隔G。
该第二次掺杂用于形成导体化的源极接触区3211和漏极接触区3221，从而降低薄膜晶体管的源极和漏极与多晶硅有源层的接触电阻。例如，该第二次掺杂为与该第一次掺杂同种类型(如同为N型或同为P型)的掺杂，经过该第二次掺杂，源极接触区3211和漏极接触区3221成为重掺杂的导体化区域，从而使得源极和漏极能够与多晶硅有源层形成欧姆接触从而降低接触电阻。
例如，通过两侧掺杂使得源极区321包括掺杂浓度较大的源极接触区3211以及位于该源极接触区与该沟道区之间的掺杂浓度较低的源极轻掺杂区3212(对应该间隔G)，同时漏极区322包括掺杂浓度较大的漏极接触区3221以及位于该漏极接触区与该沟道区之间的掺杂浓度较低的漏极轻掺杂区3222(对应该间隔G)。这样可以形成LDD(lightly dopeddrain/source)结构，这种结构有助于降低薄膜晶体管的热载流子效应，并降低薄膜晶体管的关态电流。
接着以该光刻胶层306为掩膜对该栅极绝缘层303和钝化层305进行刻蚀从而形成源极接触孔351和漏极接触孔352。如图4C所示，该源极接触孔351和漏极接触孔352贯穿该栅极绝缘层和该钝化层，暴露出源极接触区3211和漏极接触区3212。
步骤S306：形成源极307和漏极308。
如图4D所示，在钝化层305上形成源极307和漏极308，该源极和该漏极分别经该源极接触孔351和漏极接触孔352与源极接触区3211和漏极接触区3212接触，从而与该多晶硅有源层建立电连接。
例如，源极307和漏极308可由同一导电材料在一道淀积工艺中形成，并经过同一构图工艺得到。
例如，该源极和漏极的材料可以包括金(Au)、银(Ag)、铜(Cu)、铝(Al)、钼(Mo)、镁(Mg)、钛(Ti)、铪(Hf)、铊(Ta)或者以上金属组合而成的合金材料。
至此，薄膜晶体管300的制备完成。
本公开至少一个实施例还提供一种阵列基板的制造方法，该阵列基板包括阵列排布的多个薄膜晶体管，该制造方法包括采用上述制造方法制备该多个薄膜晶体管。
图5为采用本公开至少一个实施例提供的制造方法形成的阵列基板的平面示意图。图6为该阵列基板的局部剖视图。例如，该阵列基板400为有机发光二极管阵列基板。如图所示，该阵列基板400包括多条栅线401和多条数据线402，该多条栅线和多条数据线彼此相交定义阵列分布的多个像素区，每个像素区设置一个像素单元403。每个像素单元403包括至少一个有机发光二极管410及与该有机发光二极管连接的像素电路，该有机发光二极管在像素电路的驱动下发光。该像素电路至少包括一个薄膜晶体管300。例如，该薄膜晶体管为与该有机发光二极管直接连接的驱动晶体管。
例如，该阵列基板上还可以安装有数据驱动电路(未示出)和栅极驱动电路(未示出)，该数据驱动电路用于提供数据信号，该栅极驱动电路用于提供栅信号。该数据驱动电路和栅极驱动电路分别通过数据线402和栅线401与像素单元403连接。
以下将结合附图6对本公开实施例提供的阵列基板的制造方法进行示例性说明。该制造方法包括下列步骤。
步骤S601：采用本公开实施例提供的薄膜晶体管的制造方法在衬底基板301上形成多个薄膜晶体管300，从而形成薄膜晶体管阵列结构。
例如，在至少一个示例中，在形成薄膜晶体管300的栅极304的同时一并形成该阵列基板的栅线401，即栅线401与栅极304经同一道淀积工艺和同一道构图工艺形成。
例如，在至少一个示例中，在形成薄膜晶体管300的源极307/漏极308的同时一并形成该阵列基板的数据线402或电源线(未示出)等，即数据线402、电源线以及源极307/漏极308经同一道淀积工艺和同一道构图工艺形成。
步骤S602：在源极307/漏极308上形成平坦化层309和第一电极411。该第一电极411经贯穿平坦化层309的过孔与薄膜晶体管的漏极308连接。
例如，该平坦化层可以为有机绝缘材料(如亚克力材料)或者无机绝缘材料(如硅的氧化物或者氮化物)或者有机绝缘材料与无机绝缘材料的叠层结构。例如，该平坦化层可以包括单层材料结构或者多层材料结构。
例如，该第一电极411为有机发光二极管410的阳极，例如可以为金属、导电金属氧化物(如ITO、AZO)或者金属与导电金属氧化物的叠层结构。
值得注意的是，由于薄膜晶体管的源极和漏极在物理结构上具有对称性，因此薄膜晶体管的源极和漏极可以互换。
步骤S603：在第一电极411上形成像素界定层(Pixel Defining Layer,PDL)311，并通过构图工艺在像素界定层311上形成开口从而定义发光区，该开口暴露出第一电极411的至少部分。
例如，该像素界定层为有机材料形成，例如为聚酰亚胺(Polyimide,PI)，以及其他有机树脂等。该形成工艺例如包括涂布PI溶液并对该PI溶液进行固化从而形成PI层，然后对该PI层进行构图工艺从而形成该像素界定层。
步骤S604：对应该像素界定层上的开口依次形成有机发光层312和第二电极313，从而形成该有机发光二极管410。
例如，通过蒸镀工艺形成该有机发光层和第二电极。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种多晶硅层的制造方法，包括：
形成非晶硅层；
采用准分子激光退火工艺对所述非晶硅层进行结晶化处理形成第一多晶硅层，其中，所述准分子激光退火工艺的脉冲频率为100-400Hz，所述第一多晶硅层的晶粒平均尺寸范围为180-200nm；
利用绿色激光退火工艺对所述第一多晶硅层进行处理形成第二多晶硅层，所述第二多晶硅层的晶粒平均尺寸范围为300-320nm，晶粒尺寸的标准差小于80nm。
2.根据权利要求1所述的多晶硅层的制造方法，其中，所述结晶化处理包括采用准分子激光退火工艺对所述非晶硅层进行结晶化处理以形成所述第一多晶硅层。
3.根据权利要求2所述的多晶硅层的制造方法，所述准分子激光退火工艺所采用的准分子激光的能量密度范围是260-340mJ/cm2。
4.根据权利要求1所述的多晶硅层的制造方法，其中，所述绿色激光退火工艺包括采用绿色激光对所述第一多晶硅层扫描。
5.根据权利要求4所述的多晶硅层的制造方法，其中，所述绿色激光的波长范围为500nm-560nm，能量密度范围为300-400mJ/cm2。
6.根据权利要求1-5任一所述的多晶硅层的制造方法，还包括：在进行所述结晶化处理之前对所述非晶硅层进行脱氢处理。
7.根据权利要求1-5任一所述的多晶硅层的制造方法，还包括：提供衬底基板，在所述衬底基板上在形成所述非晶硅层之前形成缓冲层，之后所述非晶硅层形成于所述缓冲层上。
8.一种多晶硅层，采用如权利要求1-7任一所述的制造方法制成。
9.一种薄膜晶体管的制造方法，包括形成栅极、多晶硅有源层、栅极绝缘层、源极和漏极，
其中，所述多晶硅有源层为采用如权利要求1-7任意一项所述的制造方法形成。
10.根据权利要求9所述的薄膜晶体管的制造方法，还包括：在形成所述栅极之后，以所述栅极为掩膜对所述多晶硅有源层进行掺杂。
11.一种阵列基板的制造方法，所述阵列基板包括阵列排布的多个薄膜晶体管，包括：
采用如权利要求 9-10任一所述的制造方法制备所述多个薄膜晶体管。
CN201810402853.6A 2018-04-28 2018-04-28 多晶硅层及其制造方法、薄膜晶体管及阵列基板的制造方法 Active CN108615680B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810402853.6A CN108615680B (zh) 2018-04-28 2018-04-28 多晶硅层及其制造方法、薄膜晶体管及阵列基板的制造方法
US16/349,780 US11087981B2 (en) 2018-04-28 2018-11-07 Poly-silicon layer and method of manufacturing the same, methods of manufacturing thin film transistor and array substrate
PCT/CN2018/114308 WO2019205569A1 (zh) 2018-04-28 2018-11-07 多晶硅层及其制造方法、薄膜晶体管及阵列基板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810402853.6A CN108615680B (zh) 2018-04-28 2018-04-28 多晶硅层及其制造方法、薄膜晶体管及阵列基板的制造方法

Publications (2)

Publication Number Publication Date
CN108615680A CN108615680A (zh) 2018-10-02
CN108615680B true CN108615680B (zh) 2020-03-10

Family

ID=63661659

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810402853.6A Active CN108615680B (zh) 2018-04-28 2018-04-28 多晶硅层及其制造方法、薄膜晶体管及阵列基板的制造方法

Country Status (3)

Country Link
US (1) US11087981B2 (zh)
CN (1) CN108615680B (zh)
WO (1) WO2019205569A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108615680B (zh) * 2018-04-28 2020-03-10 京东方科技集团股份有限公司 多晶硅层及其制造方法、薄膜晶体管及阵列基板的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651311A (zh) * 2011-12-20 2012-08-29 京东方科技集团股份有限公司 一种低温多晶硅薄膜的制备方法及低温多晶硅薄膜

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6569716B1 (en) * 1997-02-24 2003-05-27 Sanyo Electric Co., Ltd. Method of manufacturing a polycrystalline silicon film and thin film transistor using lamp and laser anneal
US6602765B2 (en) * 2000-06-12 2003-08-05 Seiko Epson Corporation Fabrication method of thin-film semiconductor device
US6743680B1 (en) * 2000-06-22 2004-06-01 Advanced Micro Devices, Inc. Process for manufacturing transistors having silicon/germanium channel regions
JP2002050764A (ja) * 2000-08-02 2002-02-15 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、アレイ基板、液晶表示装置、有機ｅｌ表示装置およびその製造方法
JP2005123571A (ja) * 2003-09-22 2005-05-12 Sanyo Electric Co Ltd トランジスタ基板、表示装置及びそれらの製造方法
JP4904671B2 (ja) * 2004-06-24 2012-03-28 日本電気株式会社 半導体装置、その製造方法及び電子機器
US20070262311A1 (en) * 2006-05-11 2007-11-15 Toppoly Optoelectronics Corp. Flat panel display and fabrication method and thereof
JP2007324425A (ja) * 2006-06-02 2007-12-13 Sony Corp 薄膜半導体装置及びその製造方法と表示装置
JP5032077B2 (ja) * 2006-09-15 2012-09-26 三菱電機株式会社 表示装置及びその製造方法
WO2016004175A1 (en) * 2014-07-03 2016-01-07 Ipg Photonics Corporation Process and system for uniformly recrystallizing amorphous silicon substrate by fiber laser
CN107068552B (zh) * 2017-05-02 2019-06-07 京东方科技集团股份有限公司 一种多晶硅薄膜的制作方法、薄膜晶体管和阵列基板
CN107134483A (zh) * 2017-05-12 2017-09-05 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示基板
CN108615680B (zh) 2018-04-28 2020-03-10 京东方科技集团股份有限公司 多晶硅层及其制造方法、薄膜晶体管及阵列基板的制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651311A (zh) * 2011-12-20 2012-08-29 京东方科技集团股份有限公司 一种低温多晶硅薄膜的制备方法及低温多晶硅薄膜

Also Published As

Publication number Publication date
US20200273703A1 (en) 2020-08-27
CN108615680A (zh) 2018-10-02
WO2019205569A1 (zh) 2019-10-31
US11087981B2 (en) 2021-08-10

Similar Documents

Publication Publication Date Title
JP6416128B2 (ja) 薄膜トランジスターの製作方法
WO2015172543A1 (zh) 多晶硅薄膜、多晶硅薄膜晶体管及阵列基板的制备方法
US20160043212A1 (en) Thin film transistor, array substrate and manufacturing method thereof, and display device
JP2005303299A (ja) 電子素子及びその製造方法
WO2015123903A1 (zh) 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
TW201622158A (zh) 薄膜電晶體以及其製作方法
WO2015188522A1 (zh) 薄膜晶体管及其制作方法、显示装置
WO2015188594A1 (zh) 多晶硅层及显示基板的制备方法、显示基板
WO2017070868A1 (zh) N型tft的制作方法
WO2017092172A1 (zh) Tft基板的制作方法
WO2020042690A1 (zh) 显示器件的封装结构、显示装置
JP2005142567A (ja) ポリシリコン膜の形成方法、その方法で形成されたポリシリコン膜を備える薄膜トランジスタおよびその製造方法
CN107342260B (zh) 一种低温多晶硅tft阵列基板制备方法及阵列基板
CN104966663B (zh) 低温多晶硅薄膜及其制备方法、以及薄膜晶体管
WO2019071692A1 (zh) 低温多晶硅薄膜及晶体管的制造方法
WO2019071694A1 (zh) 低温多晶硅薄膜及晶体管的制造方法
WO2015192558A1 (zh) 低温多晶硅薄膜晶体管、其制备方法及阵列基板与显示装置
CN108615680B (zh) 多晶硅层及其制造方法、薄膜晶体管及阵列基板的制造方法
WO2016197399A1 (zh) Ltps阵列基板及其制造方法
TWI590466B (zh) 製造多晶矽層之方法、製造包含其之有機發光顯示設備的方法、及使用其製造之有機發光顯示設備
JP6976172B2 (ja) 多結晶シリコン薄膜トランジスタ及びその製造方法、表示装置
CN103745916A (zh) 定义多晶硅生长方向的方法
WO2016197400A1 (zh) Ltps阵列基板及其制造方法
WO2019085009A1 (zh) 低温多晶硅薄膜及晶体管的制造方法
WO2019085013A1 (zh) 低温多晶硅薄膜及晶体管的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant