KR20120000150A - 폴리 실리콘 박막트랜지스터의 제조방법 - Google Patents
폴리 실리콘 박막트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR20120000150A KR20120000150A KR1020100060330A KR20100060330A KR20120000150A KR 20120000150 A KR20120000150 A KR 20120000150A KR 1020100060330 A KR1020100060330 A KR 1020100060330A KR 20100060330 A KR20100060330 A KR 20100060330A KR 20120000150 A KR20120000150 A KR 20120000150A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- heat transfer
- thin film
- amorphous silicon
- film transistor
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 52
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 title claims description 29
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 51
- 239000010408 film Substances 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 230000031700 light absorption Effects 0.000 claims abstract description 24
- 230000004888 barrier function Effects 0.000 claims abstract description 18
- 229920005591 polysilicon Polymers 0.000 claims description 31
- 238000005224 laser annealing Methods 0.000 claims description 18
- 230000008569 process Effects 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 101150037603 cst-1 gene Proteins 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 230000001678 irradiating effect Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 229910016027 MoTi Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Geometry (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 폴리실리콘 박막트랜지스터의 제조방법에 관한 것으로, 본 발명에 따른 폴리실리콘 박막트랜지스터의 제조방법은 기판 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극 상에 게이트 절연막, 비정질 실리콘패턴 및 베리어막을 순차적으로 형성하는 단계와, 상기 베리어막 상의 일 영역에 열전달 패턴을 형성하는 단계와, 상기 열전달 패턴이 형성된 기판 상에 레이저 어닐링 공정을 수행하여 상기 비정질 실리콘 패턴을 결정화시켜 폴리 실리콘 패턴을 형성하는 단계와, 상기 열전달 패턴 및 베리어막을 제거하는 단계와, 상기 폴리 실리콘 패턴이 형성된 기판 상에 오믹 콘택층 및 소스/드레인 전극을 형성하는 단계와, 상기 소스/드레인 전극이 형성된 기판 상에 콘택홀이 구비된 보호막을 형성하고, 상기 콘택홀이 형성된 보호막에 화소전극을 형성하는 단계를 포함한다.
Description
본 발명은 폴리실리콘 박막트랜지스터의 제조방법에 관한 것이다.
최근 들어 첨단 표시장치로 각광받고 있는 평판표시장치 즉, 예를 들면 능동구동형 액정표시장치 (Active Matrix Liquid Crystal Display; AMLCD), 전자방출표시장치(Electron Emission Display Device; FED) 또는 유기발광표시장치(Organic Light Emitting Diode Display; OLED)에는 각 화소를 구동하기 위하여 박막트랜지스터(Thin Film Transistor; TFT)를 사용하고 있다.
이러한 박막트랜지스터는 주로 실리콘을 사용하여 제조되며 이러한 실리콘은 비정질상태보다 다결정질상태로 제작될 경우 전계 효과 이동도가 높기 때문에 고속으로 평판표시장치를 구동할 수 있다.
그리고 평판표시장치에 사용되는 기판으로는 단결정 실리콘 기판이나 석영기판, 유리기판 또는 플라스틱 기판등이 사용될 수 있으나, 비용이 저렴하고 투명하며 제작이 용이하다는 장점 때문에 유리 기판이 많이 사용되고 있다.
그러나 유리기판상에 형성된 비정질상태의 실리콘을 결정질 상태의 실리콘으로 변화시키기 위해서는 유리기판이 변형되지 않는 온도범위에서 결정화 열처리를 진행하여야만 한다.
이와 같이 낮은 온도에서 다결정 실리콘을 제조하는 기술(Low Temperature Polysilicon; LTPS)로는 레이저 어닐링 방법이 있다. 레이저 어닐링 방법은 제조 가격이 낮고 효율성이 높기 때문에 다른 저온 결정화 기술보다 우수한 것으로 알려져 있다.
일반적으로 레이저 어닐링 방법에서는 308nm의 파장을 가진 엑시머 레이저(Excimer Laser)를 주로 사용한다.
이러한 엑시머 레이저를 이용한 레이저 어닐링 방법은 사용하는 레이저 파장이 비정질 실리콘에서 높은 흡수율을 갖기 때문에 기판에 손상을 가하지 않고 짧은 시간 내에 비정질 실리콘을 가열하고 용융시켜 폴리 실리콘을 제조할 수 있다는 장점이 있다.
그러나 엑시머 레이저를 이용한 레이저 어닐링 방법은 제조된 다결정 실리콘의 전자 이동도가 낮고, 전체 박막 트랜지스터의 균일성을 확보하기 어렵기 때문에 고품질의 평판표시장치에 사용되는 폴리 실리콘 박막트랜지스터(Poly-Silicon Thin Film Transistor)를 제조하기에는 한계가 있다.
따라서, 고이동도, 균일성 확보를 구현할 수 있는 폴리실리콘 박막트랜지스터의 제조방법이 요구되고 있다.
상술한 문제점을 해결하기 위한 본 발명의 목적은 고이동도, 균일성확보를 구현할 수 있도록 하는 폴리실리콘 박막트랜지스터의 제조방법을 제공함에 있다.
이상에서와 같은 본 발명에 따른 폴리실리콘 박막트랜지스터의 제조방법은 기판 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극 상에 게이트 절연막, 비정질 실리콘패턴 및 베리어막을 순차적으로 형성하는 단계와, 상기 베리어막 상의 일 영역에 열전달 패턴을 형성하는 단계와, 상기 열전달 패턴이 형성된 기판 상에 레이저 어닐링 공정을 수행하여 상기 비정질 실리콘 패턴을 결정화시켜 폴리 실리콘 패턴을 형성하는 단계와, 상기 열전달 패턴 및 베리어막을 제거하는 단계와, 상기 폴리 실리콘 패턴이 형성된 기판 상에 오믹 콘택층 및 소스/드레인 전극을 형성하는 단계와, 상기 소스/드레인 전극이 형성된 기판 상에 콘택홀이 구비된 보호막을 형성하고, 상기 콘택홀이 형성된 보호막에 화소전극을 형성하는 단계를 포함한다.
상기 레이저 어닐링 공정은 800~ 810nm의 파장을 가지는 적외선 다이오드 레이저를 통해 수행된다.
상기 열전달 패턴은 상기 게이트 전극이 형성된 영역에 상응하는 상기 베리어막을 노출하도록 형성된다.
상기 비정질 실리콘 패턴을 결정화시켜 폴리 실리콘 패턴을 형성하는 단계는 상기 열전달 패턴이 형성된 영역에는 상기 비정질 실리콘 패턴을 결정화시키는 열전달 수단으로써 상기 열전달 패턴을 사용하고, 상기 열전달 패턴의 미형성영역에는 상기 비정질 실리콘 패턴을 결정화시키는 열전달 수단으로써 상기 게이트 전극을 사용하여 상기 비정질 실리콘 패턴을 결정화시킨다.
상기 게이트 전극은 75%정도의 광흡수율을 가진다.
본 발명에 따른 폴리실리콘 박막트랜지스터의 제조방법은 열전달막에 레이저를 조사한 후 발생된 열이 비정질 실리콘막에 전달되도록 하여 결정화함으로써, 비정질 실리콘막에 직접적으로 레이저를 조사하는 레이저 어닐링방법보다 간접적인 고상 결정화가 가능하여 균일한 소자 특성을 얻을 수 있게 되고, 이로써 고신뢰성, 고이동도등의 특성을 갖게 되는 효과가 있다.
그리고, 본 발명에 따른 폴리실리콘 박막트랜지스터의 제조방법은 열전달 패턴이 형성된 영역에는 비정질 실리콘 패턴을 결정화시키는 열전달 수단으로써 열전달 패턴을 사용하고, 열전달 패턴이 형성되지 않은 영역에는 비정질 실리콘 패턴을 결정화시키는 열전달 수단으로써 게이트 전극을 사용함으로써, 비정질 실리콘 패턴을 결정화시키는 열전달 수단으로써 열전달 패턴만을 사용할 때보다 광흡수율이 증가하게 되므로, 레이저 파워를 증대시키는 고가의 레이저 장비를 통해 광흡수율을 증가시킬 때보다 레이저 장비의 단가를 상승시키지 않아도 광흡수율을 증가시킬 수 있게 되는 효과가 있다.
도 1a 내지 도 4a는 본 발명에 따른 폴리실리콘 박막트랜지스터의 제조방법을 도시한 평면도들
도 1b 내지 도 4b는 도 1a 내지 도 4a의 Ⅰ-Ⅰ'선상의 단면도들
도 5a는 본 발명의 실시예에 따라 열전달 패턴에 도달하는 광 흡수율을 도시한 그래프
도 5b는 본 발명의 실시예에 따라 게이트 전극에 도달하는 광 흡수율을 도시한 그래프
도 5c는 본 발명의 실시예에 따라 게이트 전극의 사용 물질에 따른 광흡수율을 도시한 그래프
도 6은 본 발명에 따라 형성되는 폴리실리콘 박막트랜지스터를 적용한 유기발광다이오드 표시소자의 화소에 대한 등가회로도
도 1b 내지 도 4b는 도 1a 내지 도 4a의 Ⅰ-Ⅰ'선상의 단면도들
도 5a는 본 발명의 실시예에 따라 열전달 패턴에 도달하는 광 흡수율을 도시한 그래프
도 5b는 본 발명의 실시예에 따라 게이트 전극에 도달하는 광 흡수율을 도시한 그래프
도 5c는 본 발명의 실시예에 따라 게이트 전극의 사용 물질에 따른 광흡수율을 도시한 그래프
도 6은 본 발명에 따라 형성되는 폴리실리콘 박막트랜지스터를 적용한 유기발광다이오드 표시소자의 화소에 대한 등가회로도
이하는 본 발명의 일실시예에 따른 폴리실리콘 박막트랜지스터의 제조방법에 관해 설명한다.
본 발명에 따른 폴리실리콘 박막트랜지스터의 제조방법은 800~ 810nm정도의 파장을 가진 적외선 다이오드 레이저를 이용하여 수행하는 데, 도 1a 및 도 1b 내지 도 4a 및 도 4b를 참조하여 보다 상세히 설명한다.
도 1a 내지 도 4a는 본 발명에 따른 폴리실리콘 박막트랜지스터의 제조방법을 도시한 평면도들이고, 도 1b 내지 도 4b는 도 1a 내지 도 4a의 Ⅰ-Ⅰ'선상의 단면도들이다.
먼저, 도 1a 및 도 1b에 도시된 바와 같이, 기판(10)상에 게이트 전극(14)을 형성한다.
상기 게이트 전극(14)은 기판(10) 전면에 게이트 전극용 금속막을 증착한 후, 패터닝함으로써 형성된다.
이어, 게이트 전극(14)이 형성된 기판(10) 상에 게이트 절연막(16)을 형성하고, 게이트 절연막(16)이 형성된 기판(10)상에 비정질 실리콘막을 형성한 후, 패터닝하여 비정질 실리콘 패턴(18a)을 형성한다.
이어, 도 2a 및 도 2b에 도시된 바와 같이, 비정질 실리콘패턴(18a)이 형성된 기판(10) 상에 베리어막(barrier layer: 20)을 형성한다.
상기 베리어막(20)은 비정질 실리콘 패턴(18a)이 형성된 기판(10) 전면에 형성되고, 실리콘 산화막(SiO2), 산화아연(ZnO2), 인듐주석산화물(Indium Tin Oxide : ITO), 실리콘 질화막(SiNx), 산화주석(SnO2) 및 이들 계열의 이성분계 이상의 산화물등이 사용될 수 있다.
이어, 베리어막(20)이 형성된 기판(10)상에 열전달 패턴(Heat transition pattern, 22)을 형성한다.
상기 열전달 패턴(22)은 800~810nm의 파장을 갖는 적외선 다이오드 레이저를 이용하여 조사된 에너지를 열로 변환하는 패턴으로써, Mo, Mo/Ti. Cu등의 막과 같은 열전달막을 기판(10)상에 증착한 후, 패터닝하여 형성된다.
이때, 열전달 패턴(22)은 폴리실리콘 박막트랜지스터가 형성되는 영역 중에서 게이트 전극(14)이 형성된 영역을 제외한 나머지 영역에 형성된다. 다시 말해, 열전달 패턴(22)는 게이트 전극(14)이 형성된 영역에 상응하는 베리어막(20)이 노출되도록 형성된다.
이어, 도 3a 및 도 3b에 도시된 바와 같이, 비정질 실리콘패턴(18a), 베리어막(20) 및 열전달 패턴(22)이 형성된 기판(10) 전면에 레이저 어닐링공정을 수행하여, 비정질 실리콘 패턴(18a)을 결정화하여 폴리 실리콘패턴(18b)을 형성한다.
본 발명에 따른 레이저 어닐링공정은 800~ 810nm정도의 파장을 가진 적외선 다이오드 레이저(Infrared ray diode laser: IR diode Laser)를 상기 열전달 패턴(22)이 형성된 기판(10) 전면에 조사하면, 비정질 실리콘 패턴(18a)에 간접적으로 전달되고 비정질 실리콘 패턴(18a)을 결정화시켜 폴리 실리콘패턴(18b)을 형성한다.
다시 말해, 엑시머 레이저를 이용한 레이저 어닐링 방법은 비정질 실리콘패턴에 레이저를 조사한 후 발생된 열이 비정질 실리콘패턴을 결정화시키지만, 본 발명에 따른 적외선 다이오드 레이저(IR diode Laser)를 이용한 레이저 어닐링방법은 비정질 실리콘패턴 상에 형성된 열전달 패턴에 레이저를 조사한 후 발생된 열이 비정질 실리콘패턴으로 전달되어 이를 결정화시킨다.
따라서, 본 발명에 따른, 열전달 패턴에 레이저를 조사한 후 발생된 열이 비정질 실리콘패턴에 전달되도록 하는 레이저 어닐링방법은 비정질 실리콘패턴에 직접적으로 레이저를 조사하는 레이저 어닐링방법보다 간접적인 고상 결정화가 가능하여 균일한 소자 특성을 얻을 수 있게 되고, 이로써 고신뢰성, 고이동도등의 특성을 갖게 된다.
그리고, 본 발명에 따른 레이저 어닐링 공정은 상기 열전달패턴(22)이 형성된 기판(10) 전면에 조사하면, 조사된 에너지는 다음과 같은 경로를 통해 비정질 실리콘 패턴(18a)에 간접적으로 전달되고 비정질 실리콘패턴(18a)을 결정화시키게 되어 폴리 실리콘 패턴(18b)을 형성한다.
먼저, 열전달 패턴(22)이 형성된 영역에 조사된 레이저는 열전달 패턴(22) 에서 고온의 열로 변환되고, 열전달 패턴(22) 하부에 위치한 베리어막(20)을 통해 비정질 실리콘패턴(18a, ①의 방향으로 이동함)으로 전달되어 흡수된다.
이때, 열전달 패턴(22)에 직접적으로 적외선 다이오드 레이저가 조사되는 경우, 열전달 패턴(22)의 두께 및 종류에 따라 적외선 다이오드 레이저의 광흡수율이 변하게 되므로, 열전달 패턴(22)에 도달하는 광 흡수율(A)은 도 5a에 도시된 바와 같이, 최고 50% 정도가 된다. 다시 말해, 레이저 어닐링 공정시 열전달 패턴(22)이 최상부에 형성되어 있기 때문에, 열전달 패턴(22) 자체의 반사율이 증가하게 되고, 열손실 또한 발생하게 되어 최고 50% 정도의 광흡수율을 갖게 된다.
그리고, 열전달 패턴(22)이 형성되지 않은 영역에 조사된 레이저는 베리어막(20)을 통해 비정질 실리콘 패턴(18a,②의 방향으로 이동함)에 전달되어 흡수되고, 비정질 실리콘 패턴(18a)에 흡수된 레이저는 그 하부에 형성된 게이트 절연막(20)을 통해 게이트 전극(14)에 전달되어 흡수된다. 이때, 게이트 전극(14)에 흡수된 레이저는 고온의 열로 변환되어 게이트 전극(14) 상부에 위치한 게이트 절연막(20)을 통해 비정질 실리콘 패턴(18a, ③의 방향으로 이동함)에 전달되어 흡수된다.
이때, 게이트 전극(14)에 도달하는 광흡수율(A')은 도 5b에 도시된 바와 같이, 열전달 패턴(22)에 도달하는 광흡수율(50%)보다 높은 최고 75%를 갖는다. 이는 게이트 전극(14) 상부에 게이트 절연막(16)이 위치되므로, 게이트 전극(14) 자체의 반사율이 증가되고, 열손실 또한 방지할 수 있게 되어 게이트 전극(14)에 도달하는 광의 흡수율이 증가된다.
이와 같이, 적외선 다이오드 레이저가 조사될 때, 열전달 패턴(22)이 형성되지 않은 영역에는 게이트 전극(14)에 도달하는 광으로 인해 비정질 실리콘 패턴을 결정화시키고, 열전달 패턴(22)이 형성된 영역에는 열전달 패턴(22)에 도달하는 광으로 인해 비정질 실리콘 패턴을 결정화시킨다.
따라서, 열전달 패턴이 형성된 영역에는 비정질 실리콘 패턴을 결정화시키는 열전달 수단으로써 열전달 패턴(22)을 사용하고, 열전달 패턴이 형성되지 않은 영역에는 비정질 실리콘 패턴을 결정화시키는 열전달 수단으로써 게이트 전극(14)을 사용함으로써, 비정질 실리콘 패턴을 결정화시키는 열전달 수단으로써 열전달 패턴만을 사용할 때보다 광흡수율이 증가하게 되므로, 레이저 파워를 증대시키는 고가의 레이저 장비를 통해 광흡수율을 증가시킬 때보다 레이저 장비의 단가를 상승시키지 않아도 광흡수율을 증가시킬 수 있게 된다.
한편, 게이트 전극(14)을 어떤 종류의 금속을 사용하느냐에 따라 광흡수율이 변할수도 있다. 즉, 도 5c에 도시된 바와 같이, 게이트 전극(14)을 Mo로 사용할 경우, 최고 46%정도의 광흡수율을 가지고, 게이트 전극(14)을 MoTi로 사용할 경우, 최고 50%정도의 광흡수율을 가진다. 따라서, 게이트 전극(14)을 어떤 종류의 금속을 사용하느냐에 따라 광흡수율 또한 변할 수 있게 된다.
도 4a 및 도 4b에 도시된 바와 같이, 상기 기판(10)상의 열전달 패턴(22) 및 베리어막(20)을 식각 공정을 통해 제거한다.
이어, 상기 기판(10)의 폴리 실리콘 패턴(18b) 상에 불순물 비정질 실리콘막 및 소스/드레인 전극용 전극막을 순차적으로 형성하고, 불순물 비정질 실리콘막 및 소스/드레인 전극용 전극막을 패터닝하여, 오믹콘택층(18c, 18d) 및 소스/드레인전극(24a, 24b)을 형성한다.
이어, 상기 소스/드레인 전극(24a, 24b)이 형성된 기판(10) 전면에 보호막(26)을 형성함으로써, 본 공정을 완료한다.
이와 같은 본 발명에 따른 폴리실리콘 박막트랜지스터의 제조방법은 열전달 패턴이 형성된 영역에는 비정질 실리콘 패턴을 결정화시키는 열전달 수단으로써 열전달 패턴을 사용하고, 열전달 패턴이 형성되지 않은 영역에는 비정질 실리콘 패턴을 결정화시키는 열전달 수단으로써 게이트 전극을 사용함으로써, 비정질 실리콘 패턴을 결정화시키는 열전달 수단으로써 열전달 패턴만을 사용할 때보다 광흡수율이 증가하게 되므로, 레이저 파워를 증대시키는 고가의 레이저 장비를 통해 광흡수율을 증가시킬 때보다 레이저 장비의 단가를 상승시키지 않아도 광흡수율을 증가시킬 수 있게 된다.
이상에서와 같이 본 발명에 따라 형성되는 폴리실리콘 박막트랜지스터는 액정표시장치, 유기발광다이오드 표시소자등의 각 화소를 구동하기 위한 박막트랜지스터로 사용된다.
다음은 본 발명에 따라 형성되는 폴리실리콘 박막트랜지스터를 유기발광다이오드 표시소자의 한 화소에 형성되는 복수의 박막트랜지스터에 적용하여 형성할 수 있다.
도 6은 유기발광 다이오드 표시소자에 구비된 [j,k]번째 화소(122)를 나타내는 등가 회로도이다.
도 6에 도시된 바와 같이, 화소(122)는 k번째 데이터라인(Dk)과 j번째 게이트라인쌍(Gj1,Gj2)의 교차 영역에 형성되는 유기발광다이오드(OLED), 구동 박막트랜지스터(DR) 및 3개의 스위치 박막트랜지스터(SW1 내지 SW3) 및 2 개의 스토리지 커패시터(Cst1,Cst2)를 포함한 문턱전압 보상회로(130)를 구비한다.
유기발광다이오드(OLED)의 애노드 전극은 고전위 구동전압원(VDD)에 접속되고, 캐소드 전극은 구동 박막트랜지스터(DR)의 드레인전극(D)과 문턱전압 보상회로(130)에 공통 접속된다.
구동 박막트랜지스터(DR)의 게이트전극(G)은 제1 노드(n1)를 경유하여 문턱전압 보상회로(130)에 접속되고, 구동 박막트랜지스터(DR)의 드레인전극(D)은 문턱전압 보상회로(130)와 유기발광다이오드(OLED)의 캐소드 전극에 공통 접속되며, 구동박막트랜지스터(DR)의 소스전극(S)은 제2 노드(n2)를 경유하여 문턱전압 보상회로(130)에 접속된다. 구동 박막트랜지스터(DR)는 자신의 게이트전극(G)에 인가되는 게이트전압과 자신의 소스전극(S)에 인가되는 소스전압의 차전압(Vgs)에 따라 유기발광다이오드(OLED)에 흐르는 전류량을 제어한다.
문턱전압 보상회로(130)는 제1 내지 제3 스위치 박막트랜지스터(SW1 내지 SW3)와 제1 및 제2 스토리지 커패시터(Cst1,Cst2)를 구비한다. 이러한 문턱전압 보상회로(130)는 j번째 게이트라인쌍(Gj1,Gj2)에 공급되는 스캔펄스쌍(S1,S2)에 응답하여 제1 노드(n1)의 전위(Vn1)를 고전위 구동전압(Vdd) 레벨보다 큰 데이터전압(Vdata)으로 초기화시킴과 아울러 제2 노드(n2)의 전위(Vn2)를 구동 박막트랜지스터(DR)의 문턱전압(Vth)이 감산된 데이터전압(Vdata-Vth)으로 초기화시킨 후, 제2 노드(n2)의 전위(Vn2)를 기저 전압(Gnd) 레벨로 떨어뜨려 제1 노드(n1)의 전위(Vn1)를 실제 계조 전압(Vd)에 구동 박막트랜지스터(DR)의 문턱전압(Vth)이 합산된 보상 전압(Vc)으로 스케일-다운(Scale-Dowm) 시키는 역할을 한다.
이를 위해, 제1 스위치 박막트랜지스터(SW1)의 게이트전극(G)은 j번째 게이트라인쌍(Gj1,Gj2) 중 제1 게이트라인(Gj1)에 접속되고, 제1 스위치 박막트랜지스터(SW1)의 드레인전극(D)은 제2 노드(n2)에 접속되며, 제1 스위치 박막트랜지스터(SW1)의 소스전극(S)은 유기발광다이오드(OLED)의 캐소드전극과 구동 박막트랜지스터(DR)의 드레인전극(D)에 공통 접속된다. 그리고, 제2 스위치 박막트랜지스터(SW2)의 게이트전극(G)은 j번째 게이트라인쌍(Gj1,Gj2) 중 제1 게이트라인(Gj1)에 접속되고, 제2 스위치 박막트랜지스터(SW2)의 드레인전극(D)은 k번째 데이터라인(Dk)에 접속되며, 제2 스위치 박막트랜지스터(SW2)의 소스전극(S)은 제1 노드(n1)에 접속된다. 이 제1 및 제2 스위치 박막트랜지스터(SW1,SW2)는 제1 스캔펄스(S1)에 응답하여 동시에 턴 온 됨으로써 제1 노드(n1)의 전위(Vn1)를 고전위 구동전압(Vdd) 레벨보다 큰 데이터전압(Vdata)으로 초기화시킴과 아울러 제2 노드(n2)의 전위(Vn2)를 상기 데이터전압(Vdata)으로부터 구동 박막트랜지스터(DR)의 문턱전압(Vth)이 감산된 값(Vdata-Vth)으로 초기화시킨다.
제3 스위치 박막트랜지스터(SW3)의 게이트전극(G)은 j번째 게이트라인쌍(Gj1,Gj2) 중 제2 게이트라인(Gj2)에 접속되고, 제3 스위치 박막트랜지스터(SW3)의 드레인전극(D)은 제2 노드(n2)에 접속되며, 제3 스위치 박막트랜지스터(SW3)의 소스전극(S)은 기저 전압원(GND)에 접속된다. 이 제3 스위치 박막트랜지스터(SW3)는 제2 스캔펄스(S2)에 응답하여 턴 온 됨으로써, 제2 노드(n2)의 전위를 기저 전압(Gnd) 레벨로 떨어뜨린다.
제1 스토리지 커패시터(Cst1)는 일측 전극이 제2 노드(n2)에 접속되고 타측 전극이 제1 노드(n1)에 접속되어 제2 노드(n2)와 제1 노드(n1) 사이에 커플링 된다. 그리고, 제2 스토리지 커패시터(Cst2)는 일측 전극이 제1 노드(n1)에 접속되고 타측 전극이 기저 전압원(GND)에 접속되어 제2 노드(n2)와 제1 노드(n1) 사이에 커플링된다. 이 제1 및 제2 스토리지 커패시터(Cst1,Cst2)는 기저 전압(Gnd) 레벨로 하향 변동된 제2 노드(n2)의 전위(Vn2)에 연동하여 제1 노드(n1)의 전위(Vn1)를 기 저장되어 있던 데이터전압(Vdata)으로부터 실제 계조 전압(Vd)에 구동 박막트랜지스터(DR)의 문턱전압(Vth)이 합산된 보상 전압(Vc)으로 스케일-다운(Scale-Dowm) 시킨다.
이와 같이, 유기 발광다이오드 표시소자의 한 화소에 형성되는 구동 박막트랜지스터(DR) 뿐만 아니라 3개의 스위치 박막트랜지스터도 본 발명에 따라 형성되는 폴리 실리콘 박막트랜지스터를 사용할 수 있다.
Claims (5)
- 기판 상에 게이트 전극을 형성하는 단계와,
상기 게이트 전극 상에 게이트 절연막, 비정질 실리콘패턴 및 베리어막을 순차적으로 형성하는 단계와,
상기 베리어막 상의 일 영역에 열전달 패턴을 형성하는 단계와,
상기 열전달 패턴이 형성된 기판 상에 레이저 어닐링 공정을 수행하여 상기 비정질 실리콘 패턴을 결정화시켜 폴리 실리콘 패턴을 형성하는 단계와,
상기 열전달 패턴 및 베리어막을 제거하는 단계와,
상기 폴리 실리콘 패턴이 형성된 기판 상에 오믹 콘택층 및 소스/드레인 전극을 형성하는 단계를 포함하는 폴리실리콘 박막트랜지스터의 제조방법. - 제1 항에 있어서, 상기 레이저 어닐링 공정은
800~ 810nm의 파장을 가지는 적외선 다이오드 레이저를 통해 수행되는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법. - 제1 항에 있어서, 상기 열전달 패턴은
상기 게이트 전극이 형성된 영역에 상응하는 상기 베리어막을 노출하도록 형성되는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법. - 제1 항에 있어서, 상기 비정질 실리콘 패턴을 결정화시켜 폴리 실리콘 패턴을 형성하는 단계는
상기 열전달 패턴이 형성된 영역에는 상기 비정질 실리콘 패턴을 결정화시키는 열전달 수단으로써 상기 열전달 패턴을 사용하고, 상기 열전달 패턴의 미형성영역에는 상기 비정질 실리콘 패턴을 결정화시키는 열전달 수단으로써 상기 게이트 전극을 사용하여 상기 비정질 실리콘 패턴을 결정화시키는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법. - 제4 항에 있어서, 상기 게이트 전극은
75%정도의 광흡수율을 가지는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100060330A KR101716898B1 (ko) | 2010-06-25 | 2010-06-25 | 폴리 실리콘 박막트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100060330A KR101716898B1 (ko) | 2010-06-25 | 2010-06-25 | 폴리 실리콘 박막트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120000150A true KR20120000150A (ko) | 2012-01-02 |
| KR101716898B1 KR101716898B1 (ko) | 2017-03-15 |
Family
ID=45608072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100060330A KR101716898B1 (ko) | 2010-06-25 | 2010-06-25 | 폴리 실리콘 박막트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101716898B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018182160A1 (ko) * | 2017-03-31 | 2018-10-04 | 류정도 | 레이저를 이용한 간접 가열 방법 |
| KR20210021182A (ko) * | 2019-08-14 | 2021-02-25 | 세메스 주식회사 | 반도체 기판 및 기판 열처리 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09172186A (ja) * | 1996-12-02 | 1997-06-30 | Casio Comput Co Ltd | 薄膜トランジスタの製造方法 |
| JP2007324425A (ja) * | 2006-06-02 | 2007-12-13 | Sony Corp | 薄膜半導体装置及びその製造方法と表示装置 |
| KR20080003169A (ko) * | 2006-06-30 | 2008-01-07 | 엘지.필립스 엘시디 주식회사 | 유기 발광 소자의 구동 박막 트랜지스터, 이의 제조 방법및 이를 포함하는 유기 발광 소자 |
| KR20090131922A (ko) * | 2008-06-19 | 2009-12-30 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법 및 그를 구비하는유기전계발광표시장치의 제조방법 |
-
2010
- 2010-06-25 KR KR1020100060330A patent/KR101716898B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09172186A (ja) * | 1996-12-02 | 1997-06-30 | Casio Comput Co Ltd | 薄膜トランジスタの製造方法 |
| JP2007324425A (ja) * | 2006-06-02 | 2007-12-13 | Sony Corp | 薄膜半導体装置及びその製造方法と表示装置 |
| KR20080003169A (ko) * | 2006-06-30 | 2008-01-07 | 엘지.필립스 엘시디 주식회사 | 유기 발광 소자의 구동 박막 트랜지스터, 이의 제조 방법및 이를 포함하는 유기 발광 소자 |
| KR20090131922A (ko) * | 2008-06-19 | 2009-12-30 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법 및 그를 구비하는유기전계발광표시장치의 제조방법 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018182160A1 (ko) * | 2017-03-31 | 2018-10-04 | 류정도 | 레이저를 이용한 간접 가열 방법 |
| CN110476229A (zh) * | 2017-03-31 | 2019-11-19 | Rnr实验室公司 | 利用激光的间接加热方法 |
| JP2020516085A (ja) * | 2017-03-31 | 2020-05-28 | アールエヌアール ラボラトリー インコーポレイテッド | レーザを用いた間接加熱方法 |
| US10978304B2 (en) | 2017-03-31 | 2021-04-13 | Rnr Lab Inc. | Method of indirect heating using laser |
| US20210217621A1 (en) * | 2017-03-31 | 2021-07-15 | Rnr Lab Inc. | Method of indirect heating using laser |
| US11488828B2 (en) * | 2017-03-31 | 2022-11-01 | Rnr Lab Inc. | Method of indirect heating using laser |
| CN110476229B (zh) * | 2017-03-31 | 2023-06-20 | Rnr实验室公司 | 利用激光的间接加热方法 |
| KR20210021182A (ko) * | 2019-08-14 | 2021-02-25 | 세메스 주식회사 | 반도체 기판 및 기판 열처리 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101716898B1 (ko) | 2017-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9368762B2 (en) | Active organic electroluminescence device back panel and manufacturing method thereof | |
| WO2016101392A1 (zh) | Amoled背板的制作方法及其结构 | |
| US9142780B2 (en) | Display device and method for manufacturing the same | |
| WO2017206243A1 (zh) | Amoled像素驱动电路的制作方法 | |
| WO2016070505A1 (zh) | Amoled背板的制作方法 | |
| KR20090126813A (ko) | 산화물 반도체 박막 트랜지스터의 제조방법 | |
| KR101924995B1 (ko) | 박막 트랜지스터 표시판 및 그를 포함하는 유기 발광 표시 장치, 박막 트랜지스터 표시판의 단선 방법 | |
| JP2011082486A (ja) | 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備える有機電界発光表示装置 | |
| CN108172595A (zh) | 薄膜晶体管基底 | |
| US9425214B2 (en) | Thin film transistor substrate, method of manufacturing the same, and organic light emitting diode display using the same | |
| CN104779199A (zh) | 低温多晶硅tft基板结构及其制作方法 | |
| US20170352711A1 (en) | Manufacturing method of tft backplane and tft backplane | |
| WO2014000367A1 (zh) | 薄膜晶体管、阵列基板及其制造方法 | |
| CN110867459A (zh) | 显示面板及其制作方法、显示装置 | |
| CN104701265A (zh) | 低温多晶硅tft基板结构及其制作方法 | |
| KR101716898B1 (ko) | 폴리 실리콘 박막트랜지스터의 제조방법 | |
| KR20080095540A (ko) | 박막 트랜지스터 및 그 제조방법, 이를 포함하는평판표시장치 | |
| KR20080095538A (ko) | 박막 트랜지스터 및 그 제조방법, 이를 포함하는평판표시장치 | |
| KR101212153B1 (ko) | 유기 전계발광소자 및 그 제조방법 | |
| KR101457705B1 (ko) | 전자 디바이스의 제조방법 | |
| KR100708722B1 (ko) | 유기 발광 표시 장치 및 그 제조방법 | |
| KR20120073042A (ko) | 유기전계 발광소자용 기판 및 그 제조 방법 | |
| KR20080066150A (ko) | 투명산화물 박막트랜지스터 제조방법 | |
| KR100667080B1 (ko) | Ｃｍｏｓ 박막트랜지스터의 제조방법 | |
| KR101225347B1 (ko) | 폴리실리콘막 제조 방법, 그를 이용한 박막트랜지스터 및유기전계발광표시장치 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| X091 | Application refused [patent] | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20200219 Year of fee payment: 4 |