CN110476229B - 利用激光的间接加热方法 - Google Patents
利用激光的间接加热方法 Download PDFInfo
- Publication number
- CN110476229B CN110476229B CN201880023415.7A CN201880023415A CN110476229B CN 110476229 B CN110476229 B CN 110476229B CN 201880023415 A CN201880023415 A CN 201880023415A CN 110476229 B CN110476229 B CN 110476229B
- Authority
- CN
- China
- Prior art keywords
- laser
- film
- substance
- forming
- material structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Abstract
根据本发明一实施方式的利用激光的间接加热方法包括:第一步骤,以相邻的方式配置含有金属的第一物质结构体和含有矿物质的第二物质结构体;以及第二步骤,通过向上述第一物质结构体照射激光来直接加热上述第一物质结构体,从而间接加热与上述第一物质结构体相邻的上述第二物质结构体。
Description
技术领域
本发明涉及一种利用激光的加热方法,更详细地,涉及一种利用激光的间接加热方法。
背景技术
作为进行加热处理的方法有向对象物照射激光的方法。对于激光而言,其利用光的聚光性质将扩散于空间的能量聚集在一处。当共享空间中的相同地点并且重叠波动时,可以集中巨大的能量。若要使激光工作,则需要具有诸如特殊气体、特殊结晶或二极管等使激光通过的特殊介质。当向这种介质中以电、无线电波或者光等形态注入能量时,则介质中的电子吸收能量而向外侧轨道进行跃迁,并使原子处于激发的状态。当在此注入光时,激发的原子与光子碰撞,并释放大量的光子,而原子变为稳定状态,即返回低能量状态。此时,所释放的光子重新与其他原子碰撞,从而释放大量的光子,而这种过程迅速重复并瞬间作为光释放。
作为相关的现有技术有韩国公开专利第20150105195号(公开日期:2015年9月16日,名称:“激光加热处理方法及固态图像拾取装置的制作方法”)。
发明内容
发明所要解决的问题
本发明的目的在于,提供一种利用激光来间接加热含有矿物质的物质的方法。但是,这种问题是示例性的,本发明的范围并不限定于此。
用于解决问题的方案
根据本发明一实施方式,提供一种利用激光的间接加热方法。上述利用激光的间接加热方法包括:第一步骤,以相邻的方式配置含有金属的第一物质结构体和含有矿物质的第二物质结构体;以及第二步骤,通过向上述第一物质结构体照射钇铝石榴石(YAG)激光、二极管激光(Diode laser)或CO2激光来直接加热上述第一物质结构体,从而间接加热与上述第一物质结构体相邻的上述第二物质结构体。上述CO2激光可将CO2作为源来体现,而且可以是平均波长为10微米至11微米的长波长激光。上述钇铝石榴石(YAG)激光可将掺钕钇铝石榴石(neodymium-doped yttrium aluminium garnet,Nd:YAG)作为源来体现,而且可以是532、940、1064、1120、1320、1440纳米的波长激光,并且,除了Nd(钕),还可以掺杂(doping)铒(Er)、镱(Yb)等。
在上述利用激光的间接加热方法中,可以以相接触的方式配置上述第一物质结构体和上述第二物质结构体。
在上述利用激光的间接加热方法中,向上述第一物质结构体照射上述激光而产生的热量可以多于向上述第二物质结构体照射上述激光而产生的热量。
在上述利用激光的间接加热方法中,上述第一步骤可以包括:在体现于元件结构体的沟槽内形成绝缘膜后,在上述沟槽内的上述绝缘膜上形成由第二物质构成的通道膜作为上述第二物质结构体的步骤;以及在形成上述通道膜后,形成由第一物质构成的芯部和由第一物质构成的激光收容垫作为上述第一物质结构体的步骤,其中,上述芯部用于填充上述沟槽内的剩余空间,上述激光收容垫在上述元件结构体的上表面与上述芯部相连接,上述第二步骤可以包括向上述激光收容垫上照射上述激光来将上述第二物质加热(heating)或熔融(melting),以降低上述通道膜的电阻的步骤。在这种情况下,上述元件结构体可以包含垂直型NAND(vertical NAND,VNAND)结构体,上述第二物质可以包含多晶硅。
在上述利用激光的间接加热方法中,上述第一步骤可以包括:在体现于元件结构体的沟槽内形成下部电极的步骤;在上述沟槽内的上述下部电极上形成由第二物质构成的电介质膜作为上述第二物质结构体的步骤;以及形成由第一物质构成的上部电极和由第一物质构成的激光收容垫作为上述第一物质结构体的步骤,其中,上述上部电极形成于上述沟槽内的上述电介质膜上,上述激光收容垫在上述元件结构体的上表面与上述上部电极相连接,上述第二步骤可以包括向上述激光收容垫上照射上述激光来将上述第二物质加热(heating)或熔融(melting),以提高上述电介质膜的介电常数的步骤。在此,上述元件结构体可以包含动态随机存取存储器(DRAM)的电容器结构体,上述第一物质可以包含氮化钛(TiN)或钌(Ru),上述第二物质可以包含HfO2、HfSiO4、ZrO2、ZrSiO4、La2O3、LaAlO3、Al2O3、Ta2O5、Y2O3、TiO2、SrTiO3中的任意一个。进而,上述第二步骤可以包括上述电介质膜依次相变为非晶质(amorphous)结构、单斜晶(monoclinic)结构、四方(tetragonal)结构、立方(cubic)结构的步骤。
在上述利用激光的间接加热方法中,上述第一步骤作为形成存储器元件的晶体管结构体的步骤,上述第一步骤可以包括:形成栅极氧化膜的步骤;在上述栅极氧化膜上形成多晶硅膜作为上述第二物质结构体的步骤;以及在上述多晶硅膜上首先形成氮化钛(TiN)膜、氮化钨(WN)膜、硅化钨(WSi)膜或氮化钽(TaN)膜,并接着形成钨(W)膜作为上述第一物质结构体的步骤,上述第二步骤可以包括向上述钨膜上照射上述激光来将上述多晶硅膜的至少一部分加热(heating)或熔融(melting),以降低上述晶体管的等效氧化膜厚度(EOT)的步骤。
在上述利用激光的间接加热方法中,上述第一步骤作为形成逻辑元件的晶体管结构体的步骤,上述第一步骤可以包括:形成电介质膜作为上述第二物质结构体的步骤;以及在上述多晶硅膜上依次形成氮化钛(TiN)膜及钨(W)膜作为上述第一物质结构体的步骤,上述第二步骤可以包括向上述钨膜上照射上述激光来将上述多晶硅膜的至少一部分加热(heating)或熔融(melting),以降低上述晶体管的等效氧化膜厚度(EOT)的步骤。
在上述利用激光的间接加热方法中,上述第一步骤可以包括:形成非晶质多晶硅膜作为上述第二物质结构体的步骤;以及在上述非晶质多晶硅膜上形成上述第一物质结构体的步骤,上述第二步骤可以包括向上述第一物质结构体上照射上述激光来将上述非晶质多晶硅膜的至少一部分加热(heating)或熔融(melting),从而降低上述第二物质结构体的电阻的步骤。
在上述利用激光的间接加热方法中,上述第一步骤可以包括在上述第一物质结构体上形成感光膜作为上述第二物质结构体的步骤,上述第二步骤可以包括向上述第一物质结构体上照射上述激光来对上述感光膜进行烘烤(bake)的步骤。
发明效果
根据以如上所述的方式构成的本发明的一实施例,可以体现利用钇铝石榴石(YAG)激光、二极管激光(Diode laser)或CO2激光来间接加热含有矿物质的物质的方法。当然,本发明的范围不会因这种效果而受到限制。
附图说明
图1为示出根据本发明一实施例的利用激光的间接加热方法的流程图。
图2至图4为示出利用根据本发明一实施例的利用激光的间接加热方法,在垂直型NAND(vertical NAND,VNAND)结构体中对通道膜进行加热的方法的图。
图5为示出利用根据本发明一实施例的利用激光的间接加热方法来体现的动态随机存取存储器(DRAM)电容器结构体的图。
图6为依次示出极紫外(EUV)光刻工艺的图。
图7为示出利用根据本发明一实施例的利用激光的间接加热方法来体现的动态随机存取存储器的接触结构体的图。
图8为示出利用根据本发明一实施例的利用激光的间接加热方法来体现的单元(cell)的S/D区域结构体的图。
具体实施方式
以下,参照附图对本发明的实施例进行详细说明。但是,本发明并不局限于以下所公开的实施例,其能够以互不相同的多种形态体现,以下的实施例可以使本发明的公开变得完整,并为了更完整地告知本发明所属技术领域的普通技术人员而提供。并且,为了便于说明,在附图中,结构要素的大小可以被放大或缩小。
图1为示出根据本发明一实施例的利用激光的间接加热方法的流程图。
参照图1,根据本发明一实施例的利用激光的间接加热方法包括:第一步骤S100,以相邻的方式配置含有金属的第一物质结构体和含有矿物质的第二物质结构体;以及第二步骤S200,通过向上述第一物质结构体照射长波长激光来直接加热上述第一物质结构体,从而间接加热与上述第一物质结构体相邻的上述第二物质结构体。物质能够以向上述第一物质结构体照射上述激光而产生的热量多于向上述第二物质结构体照射上述激光而产生的热量的方式构成。
根据本发明的一部分实施例的上述长波长激光可以为CO2激光。即,将CO2作为源来体现,其可以是平均波长为10微米至11微米(例如,10.6μm)的激光。对于CO2激光而言,在CO2气体分子的振动能级之间,10.6μm的红外线发生振荡,由于效率高而可以容易地获得高输出。例如,当在长度约1m的玻璃(派热克斯玻璃(pyrex))管中以一定比例流动CO2、He、N2,并且施加10kV左右的直流电压时,则引起辉光放电(glow discharge)。对于粒子数反转(population inversion)而言,当进行放电时,通过电子和N2之间的碰撞,N2分子从V"=0激发到V"=1的振动能级,而所激发的能级作为与CO2分子的001振动能级具有较小能量差的能级,通过两个分子之间的碰撞,N2分子向CO2分子提供能量,并降至低能级。通过该过程,CO2分子将激发至001能级。在激发的CO2分子的001振动能级与能量低于001振动能级的100振动能级之间产生粒子数反转,从而可以实现激光振荡。因此,激光振荡虽然在CO2分子中发生,但可通过添加N2来实现向001能级的有效的激励(excitation)。另一方面,通过混合He气体,能够迅速进行作为下能级的001能级的抽空,因此,可以轻易地产生粒子数反转,从而增加效率。
以这种机理体现的具有10.6微米波长的CO2激光可以将含有自由电子相对多的金属的物质有效地加热至非常高的温度(例如,2000℃至3000℃)。相反,上述CO2激光相对很难加热含有矿物质(例如,SiO2、Si、Si3N4)的物质。
本发明公开以下结构:利用这种特性,在以相邻的方式配置(作为一例,以相接触的方式配置)含有金属的第一物质结构体和含有矿物质的第二物质结构体后,通过向上述第一物质结构体照射以CO2为源的平均波长为10微米至11微米的激光来直接加热上述第一物质结构体,从而间接加热与上述第一物质结构体相邻的上述第二物质结构体。
由此,由于仅选择性地照射实现图案化(patterning)的第一物质结构体,既能加热含有矿物质的第二物质结构体,因此,具有无需加热整个元件而可以仅局部加热第二物质结构体的优点。这种优点还可以人为控制第二物质结构体的特性,进而可以带来防止元件的热劣化(thermally deterioration)且减少制作工艺的时间和费用的有益效果。
另一方面,在图1中,虽然提及了CO2激光作为对第一物质结构体进行照射的激光,但除此之外,还可以使用钇铝石榴石(Yttrium Aluminum Garnet,YAG)激光、二极管激光(Diode laser)来对第一物质结构体进行照射。YAG激光为在钇铝石榴石(YttriumAluminum Garnet,YAG)结晶添加钕(Nd)、铒(Er)或镱(Yb)等多种稀有元素来体现的固体激光。
以这种机理体现的YAG激光可以将含有自由电子相对多的金属的物质有效地加热至非常高的温度。相反,上述YAG激光相对很难加热含有矿物质(例如,SiO2、Si、Si3N4)的物质。
本发明公开以下结构:利用这种特性,在以相邻的方式配置(作为一例,以相互接触的方式配置)含有金属的第一物质结构体和含有矿物质的第二物质结构体后,通过向上述第一物质结构体照射YAG激光来直接加热上述第一物质结构体,从而间接加热与上述第一物质结构体相邻的上述第二物质结构体。
以下,为了容易地说明本发明的技术思想,对具体适用上述的利用激光的间接加热方法的实施例进行说明。
第一实施例
图2至图3为依次示出利用根据本发明一实施例的利用激光的间接加热方法,在垂直型NAND(VNAND)结构体中对通道膜进行加热的方法的剖视图。图4为从另一侧面观察图3所示的结构的俯视图。
参照图1至图4,第一步骤S100包括:在体现于元件结构体的沟槽10内形成绝缘膜12、14、16后,在沟槽10内的绝缘膜12、14、16上形成由第二物质构成的通道膜19作为上述第二物质结构体的步骤;以及在形成通道膜19后,形成由第一物质构成的芯部20a和由第一物质构成的激光收容垫20b作为上述第一物质结构体20的步骤,其中,上述芯部20a用于填充(filling)沟槽10内的剩余空间18,上述激光收容垫20b在上述元件结构体的上表面与芯部20a相连接。接着,第二步骤S200包括向激光收容垫20b上照射上述激光来将上述第二物质加热(heating)或熔融(melting),以降低通道膜19的电阻的步骤。
上述元件结构体包含垂直型NAND(VNAND)结构体,上述第二物质可以包含多晶硅(polysilicon)。绝缘膜12、14、16可以由的捕集层(trap layer)12、阻挡氧化物层(blocking oxide layer)16、以及对苯二酚(HQ)氧化物层14构成,其中,上述捕集层12由氮化硅(silicon-nitride)构成,上述阻挡氧化物层16由氧化铝构成,上述HQ氧化物层14由氧化硅构成。
通过以往的激光,对作为垂直型NAND(VNAND)结构体的通道层的整个多晶硅(4微米至5微米深度)的加热(heating)或熔融(melting)是有限的,然而,在使用第一物质来进行间隙填充(Gap-fill)或空心填充(macaroni fill)后,利用CO2激光进行退火(anneal)时,可以通过对第一物质进行加热,使与第一物质相接触的由作为第二物质的多晶硅构成的通道层加热(heating)或熔融(melting),从而降低电阻,由此可以提高通道的电流。之后,以适当的方法去除所提供的第一物质的间隙填充(Gap-fill)或空心填充(macaronifill)。垂直型NAND(VNAND)结构体的堆叠(stack)数越多,降低通道膜19的电阻来提高电流更是关键,而在本实施例中,可以通过在通道膜19的周围形成上述的第一物质结构体后,实施CO2激光退火来体现。
另一方面,由于不容易向具有窄小的截面积的芯部20a直接照射CO2激光以间接加热通道膜19,因此,有效的方法为形成与芯部20a相连接且具有相对大的截面积的激光收容垫20b,并向激光收容垫20b照射CO2激光。
第二实施例
参照图1,第一步骤S100包括:在体现于元件结构体的沟槽内形成下部电极的步骤;在上述沟槽内的上述下部电极上形成由第二物质构成的电介质膜作为上述第二物质结构体的步骤;以及形成由第一物质构成的上部电极和由第一物质构成的激光收容垫作为上述第一物质结构体的步骤,其中,上述上部电极形成于上述沟槽内的上述电介质膜上,上述激光收容垫在上述元件结构体的上表面与上述上部电极相连接。第二步骤S200包括向上述激光收容垫上照射上述激光来将上述第二物质加热(heating)或熔融(melting),以提高上述电介质膜的介电常数的步骤。
图5为示出利用根据本发明一实施例的利用激光的间接加热方法来体现的动态随机存取存储器(DRAM)电容器结构体的图。
上述元件结构体可以包括图5所示的动态随机存取存储器(DRAM)的电容器结构体,上述第一物质可以包含氮化钛(TiN)或钌(Ru),上述第二物质可以包含HfO2、HfSiO4、ZrO2、ZrSiO4、La2O3、LaAlO3、Al2O3、Ta2O5、Y2O3、TiO2、SrTiO3中的任意一个。在这种情况下,第二步骤S200可以包括上述电介质膜依次相变(phase transformation)为非晶质(amorphous)结构、单斜晶(monoclinic)结构、四方(tetragonal)结构、立方(cubic)结构的步骤,由此,可以体现具有充分高的诱电率的电介质膜。即利用CO2激光,在相对高的温度下发生相变的HfO2、HfSiO4、ZrO2、ZrSiO4、La2O3、LaAlO3、Al2O3、Ta2O5、Y2O3、TiO2、SrTiO3中的任意一个中获得确保高诱电率(permittivity)的四方(tetragonal)相或立方(cubic)相,从而可以体现更高的介电特性。
第三实施例
参照图1,第一步骤S100作为形成存储器元件的晶体管结构体的步骤,其可以包括:形成栅极氧化膜的步骤;在上述栅极氧化膜上形成多晶硅膜作为上述第二物质结构体的步骤;以及在上述多晶硅膜上首先形成氮化钛(TiN)膜、氮化钨(WN)膜、硅化钨(WSi)膜或氮化钽(TaN)膜,并接着形成钨(W)膜作为上述第一物质结构体的步骤,第二步骤S200可以包括向上述钨膜上照射上述激光来将上述多晶硅膜的至少一部分加热(heating)或熔融(melting),以降低上述晶体管的等效氧化膜厚度(equivalent oxide thickness,EOT)的步骤。
即,DRAM(或FLASH)的晶体管结构由栅极氧化物(Gate oxide)/多晶硅(Polysilicon)/金属(Metal)(TiN/W)形成。此时,由于容易加热金属(Metal),因此,可以诱导与金属相接触的多晶硅(Polysilicon)的局部加热(heating)或熔融(melt),从而强化B或P的激活(activation),由此可以减少多晶硅耗尽(polysilicon depletion)来减少等效氧化膜厚度(EOT)。即针对金属栅极(Metal gate)中的多晶硅耗尽(polysilicondepletion),可通过金属辅助加热(Metal assisted heating)来实现在高温下在短时间内消除多晶硅耗尽(polysilicon depletion)的激活(activation)。
第4实施例
参照图1,第一步骤S100作为形成逻辑元件的晶体管结构体的步骤,其可以包括:形成电介质膜作为上述第二物质结构体的步骤;以及在上述多晶硅膜上形成氮化钛(TiN)膜、氮化钽(TaN)膜、氮化钨(WN)或硅化钨(WSi)膜后,接着形成钨(W)膜作为上述第一物质结构体的步骤,第二步骤S200可以包括向上述钨膜上照射上述激光来将上述多晶硅膜的至少一部分加热(heating)或熔融(melting),以降低上述晶体管的等效氧化膜厚度(EOT)的步骤。在本实施例中,上述多晶硅膜可以被具有高诱电率(High-k)特性的膜代替。
即,由于逻辑(Logic)元件的晶体管结构由高诱电率物质(High-k)/TiN(或TaN)/W组成,因此,可以获得通过对金属(Metal)的加热(heating)来间接加热高诱电率(High-k)物质的结果,从而可以通过相变化来体现更高诱电率(Higher-k),并且降低等效氧化膜厚度(EOT)。
第5实施例
参照图1,第一步骤S100可以包括:形成非晶质多晶硅膜作为上述第二物质结构体的步骤;以及在上述非晶质多晶硅膜上形成上述第一物质结构体的步骤,第二步骤S200可以包括向上述第一物质结构体上照射上述激光来将上述非晶质多晶硅膜的至少一部分加热(heating)或熔融(melting),从而降低上述第二物质结构体的电阻的步骤。
在降低多晶硅(或非晶质硅)的电阻的方法中,作为普通的增加晶粒(grain)尺寸的简单的方法,具有熔融缩聚(poly melt)方法。通过使多晶硅(或非晶质硅)和金属(metal)接触并使用CO2激光,可以体现基于对金属(metal)的加热(heating)的多晶硅(或非晶质硅)的熔融(melting)。
第6实施例
参照图1,第一步骤S100可以包括在上述第一物质结构体上形成感光膜作为上述第二物质结构体的步骤,第二步骤S200可以包括向上述第一物质结构体上照射上述激光来对上述感光膜进行烘烤(bake)的步骤。
例如,可通过在极紫外(EUV)感光膜的下部蒸镀金属(metal)来实现极紫外(EUV)感光膜的烘烤。由于极紫外(EUV)的波长为13.5nm,因此,即使在可视光区域,极紫外(EUV)感光膜也可以受到影响。因此,波长最长的CO2激光可能是最有效的。
图6为依次示出极紫外(EUV)光刻工艺的图。在图6中,3)前烘(prebake)步骤和5)曝光后烘烤(Post-exposure bake)步骤与酸和碱的扩散工艺相关,并且包括向上述第一物质结构体上照射上述激光来对上述感光膜进行烘烤(bake)的第二步骤S200。
除此之外,还可以实现多种不同的实施例。
图7为示出利用根据本发明一实施例的利用激光的间接加热方法来体现的动态随机存取存储器(DRAM)的接触结构体的图。参照图7,若存在空洞(void),则多晶硅的接触塞(contact plug)的电阻增加,然而在添加上述的根据本发明一实施例的金属层(metallayer)后,可以通过利用激光的间接加热方法来间接加热多晶硅,并通过重结晶(recrystallization)来去除空洞,减少接触电阻。
图8为示出利用根据本发明一实施例的利用激光的间接加热方法来体现的存储单元(memory cell)的S/D区域结构体的图。参照图8,就具有嵌入式电池阵列晶体管结构的新的存储器结构体而言,在开启状态下减少Rs/Rc值是非常重要的,可以通过上述利用激光的间接加热方法来解决这种问题。
本发明虽然参照附图所示的实施例进行了说明,但这只是示例性的,本发明所属技术领域的技术人员可以理解,由此可以实现多种变形和等同的其他实施例。因此,本发明的实际技术保护范围应通过所附权利要求书的技术思想来确定。
Claims (10)
1.一种利用激光的间接加热方法,其特征在于,包括:
第一步骤,以相邻的方式配置含有金属的第一物质结构体和含有矿物质的第二物质结构体;以及
第二步骤,通过向所述第一物质结构体照射钇铝石榴石激光、二极管激光或CO2激光来直接加热所述第一物质结构体,从而间接加热与所述第一物质结构体相邻的所述第二物质结构体,其中,
所述第一步骤包括:
在体现于元件结构体的沟槽内形成绝缘膜后,在所述沟槽内的所述绝缘膜上形成由第二物质构成的通道膜作为所述第二物质结构体的步骤;以及
在形成所述通道膜后,形成由第一物质构成的芯部和由第一物质构成的激光收容垫作为所述第一物质结构体的步骤,其中,所述芯部用于填充所述沟槽内的剩余空间,所述激光收容垫在所述元件结构体的上表面与所述芯部相连接,
所述第二步骤包括向所述激光收容垫照射所述激光来将所述第二物质加热或熔融,以降低所述通道膜的电阻的步骤。
2.根据权利要求1所述的利用激光的间接加热方法,其特征在于,以相接触的方式配置所述第一物质结构体和所述第二物质结构体。
3.根据权利要求1所述的利用激光的间接加热方法,其特征在于,
向所述第一物质结构体照射所述激光而产生的热量多于向所述第二物质结构体照射所述激光而产生的热量。
4.根据权利要求1所述的利用激光的间接加热方法,其特征在于,
所述元件结构体包含垂直型NAND结构体,所述第二物质包含多晶硅。
5.一种利用激光的间接加热方法,其特征在于,包括:
第一步骤,以相邻的方式配置含有金属的第一物质结构体和含有矿物质的第二物质结构体;以及
第二步骤,通过向所述第一物质结构体照射钇铝石榴石激光、二极管激光或CO2激光来直接加热所述第一物质结构体,从而间接加热与所述第一物质结构体相邻的所述第二物质结构体,其中,
所述第一步骤包括:
在体现于元件结构体的沟槽内形成下部电极的步骤;
在所述沟槽内的所述下部电极上形成由第二物质构成的电介质膜作为所述第二物质结构体的步骤;以及
形成由第一物质构成的上部电极和由第一物质构成的激光收容垫作为所述第一物质结构体的步骤,其中,所述上部电极形成于所述沟槽内的所述电介质膜上,所述激光收容垫在所述元件结构体的上表面与所述上部电极相连接,
所述第二步骤包括向所述激光收容垫照射所述激光来将所述第二物质加热或熔融,以提高所述电介质膜的介电常数的步骤。
6.根据权利要求5所述的利用激光的间接加热方法,其特征在于,
所述元件结构体包括动态随机存取存储器的电容器结构体,所述第一物质包含氮化钛,所述第二物质包含HfO2、HfSiO4、ZrO2、ZrSiO4、La2O3、LaAlO3、Al2O3、Ta2O5、Y2O3、TiO2、SrTiO3中的任意一个。
7.根据权利要求6所述的利用激光的间接加热方法,其特征在于,
所述第二步骤包括所述电介质膜依次相变为非晶质结构、单斜晶结构、四方结构、立方结构的步骤。
8.一种利用激光的间接加热方法,其特征在于,包括:
第一步骤,以相邻的方式配置含有金属的第一物质结构体和含有矿物质的第二物质结构体;以及
第二步骤,通过向所述第一物质结构体照射钇铝石榴石激光、二极管激光或CO2激光来直接加热所述第一物质结构体,从而间接加热与所述第一物质结构体相邻的所述第二物质结构体,其中,
所述第一步骤作为形成存储器元件的晶体管结构体的步骤,所述第一步骤包括:
形成栅极氧化膜的步骤;
在所述栅极氧化膜上形成多晶硅膜作为所述第二物质结构体的步骤;以及在所述多晶硅膜上首先形成氮化钛膜、氮化钨膜、硅化钨膜或氮化钽膜,
并接着形成钨膜作为所述第一物质结构体的步骤,
所述第二步骤包括向所述钨膜照射所述激光来将所述多晶硅膜的至少一部分加热或熔融,以降低所述晶体管的等效氧化膜厚度的步骤。
9.一种利用激光的间接加热方法,其特征在于,包括:
第一步骤,以相邻的方式配置含有金属的第一物质结构体和含有矿物质的第二物质结构体;以及
第二步骤,通过向所述第一物质结构体照射钇铝石榴石激光、二极管激光或CO2激光来直接加热所述第一物质结构体,从而间接加热与所述第一物质结构体相邻的所述第二物质结构体,其中,所述第一步骤作为形成逻辑元件的晶体管结构体的步骤,所述第一步骤包括:
形成电介质膜作为所述第二物质结构体的步骤;以及
在一多晶硅膜上依次形成氮化钛膜及钨膜作为所述第一物质结构体的步骤,
所述第二步骤包括向所述钨膜照射所述激光来将所述多晶硅膜的至少一部分加热或熔融,以降低所述晶体管的等效氧化膜厚度的步骤。
10.一种利用激光的间接加热方法,其特征在于,包括:
第一步骤,以相邻的方式配置含有金属的第一物质结构体和含有矿物质的第二物质结构体;以及
第二步骤,通过向所述第一物质结构体照射钇铝石榴石激光、二极管激光或CO2激光来直接加热所述第一物质结构体,从而间接加热与所述第一物质结构体相邻的所述第二物质结构体,其中,
所述第一步骤包括在所述第一物质结构体上形成感光膜作为所述第二物质结构体的步骤,
所述第二步骤包括向所述第一物质结构体照射所述激光来对所述感光膜进行烘烤的步骤。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2017-0041927 | 2017-03-31 | ||
KR1020170041927A KR101936795B1 (ko) | 2017-03-31 | 2017-03-31 | 레이저를 이용한 간접 가열 방법 |
PCT/KR2018/001170 WO2018182160A1 (ko) | 2017-03-31 | 2018-01-26 | 레이저를 이용한 간접 가열 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110476229A CN110476229A (zh) | 2019-11-19 |
CN110476229B true CN110476229B (zh) | 2023-06-20 |
Family
ID=63678070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201880023415.7A Active CN110476229B (zh) | 2017-03-31 | 2018-01-26 | 利用激光的间接加热方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US10978304B2 (zh) |
EP (1) | EP3608946A1 (zh) |
JP (1) | JP2020516085A (zh) |
KR (1) | KR101936795B1 (zh) |
CN (1) | CN110476229B (zh) |
WO (1) | WO2018182160A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11038013B2 (en) * | 2019-07-24 | 2021-06-15 | International Business Machines Corporation | Back-end-of-line compatible metal-insulator-metal on-chip decoupling capacitor |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003229568A (ja) * | 2002-02-04 | 2003-08-15 | Hitachi Ltd | 半導体装置の製造方法および半導体装置 |
KR20050115822A (ko) * | 2004-06-04 | 2005-12-08 | 삼성전자주식회사 | 트랜지스터의 매몰 게이트 전극 및 그 형성방법 |
CN101308772A (zh) * | 2007-05-18 | 2008-11-19 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
KR20080114403A (ko) * | 2007-06-27 | 2008-12-31 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
KR20100001747A (ko) * | 2008-06-27 | 2010-01-06 | 삼성전자주식회사 | 도전 구조물, 이의 형성 방법, 수직 필러 트랜지스터 및이의 제조 방법. |
KR20120000150A (ko) * | 2010-06-25 | 2012-01-02 | 엘지디스플레이 주식회사 | 폴리 실리콘 박막트랜지스터의 제조방법 |
KR20130026671A (ko) * | 2011-09-06 | 2013-03-14 | 엘지디스플레이 주식회사 | 결정화 방법 및 이를 이용한 표시 장치의 제조 방법 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7582931B2 (en) * | 2004-06-04 | 2009-09-01 | Samsung Electronics Co., Ltd. | Recessed gate electrodes having covered layer interfaces and methods of forming the same |
KR101570044B1 (ko) | 2009-03-17 | 2015-11-20 | 삼성전자주식회사 | 저저항의 매립형 금속 게이트 전극 구조를 갖는 반도체 장치 및 그 제조 방법 |
US9536970B2 (en) * | 2010-03-26 | 2017-01-03 | Samsung Electronics Co., Ltd. | Three-dimensional semiconductor memory devices and methods of fabricating the same |
JP2015170732A (ja) | 2014-03-07 | 2015-09-28 | 株式会社東芝 | レーザ加熱処理方法、及び、固体撮像装置の製造方法 |
-
2017
- 2017-03-31 KR KR1020170041927A patent/KR101936795B1/ko active IP Right Grant
-
2018
- 2018-01-26 US US16/498,390 patent/US10978304B2/en active Active
- 2018-01-26 JP JP2020503678A patent/JP2020516085A/ja active Pending
- 2018-01-26 WO PCT/KR2018/001170 patent/WO2018182160A1/ko active Application Filing
- 2018-01-26 CN CN201880023415.7A patent/CN110476229B/zh active Active
- 2018-01-26 EP EP18776842.9A patent/EP3608946A1/en not_active Withdrawn
-
2021
- 2021-03-11 US US17/198,862 patent/US11488828B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003229568A (ja) * | 2002-02-04 | 2003-08-15 | Hitachi Ltd | 半導体装置の製造方法および半導体装置 |
KR20050115822A (ko) * | 2004-06-04 | 2005-12-08 | 삼성전자주식회사 | 트랜지스터의 매몰 게이트 전극 및 그 형성방법 |
CN101308772A (zh) * | 2007-05-18 | 2008-11-19 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
KR20080114403A (ko) * | 2007-06-27 | 2008-12-31 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
KR20100001747A (ko) * | 2008-06-27 | 2010-01-06 | 삼성전자주식회사 | 도전 구조물, 이의 형성 방법, 수직 필러 트랜지스터 및이의 제조 방법. |
KR20120000150A (ko) * | 2010-06-25 | 2012-01-02 | 엘지디스플레이 주식회사 | 폴리 실리콘 박막트랜지스터의 제조방법 |
KR20130026671A (ko) * | 2011-09-06 | 2013-03-14 | 엘지디스플레이 주식회사 | 결정화 방법 및 이를 이용한 표시 장치의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP2020516085A (ja) | 2020-05-28 |
US11488828B2 (en) | 2022-11-01 |
KR20180111250A (ko) | 2018-10-11 |
EP3608946A1 (en) | 2020-02-12 |
CN110476229A (zh) | 2019-11-19 |
US20200144062A1 (en) | 2020-05-07 |
US10978304B2 (en) | 2021-04-13 |
KR101936795B1 (ko) | 2019-01-11 |
US20210217621A1 (en) | 2021-07-15 |
WO2018182160A1 (ko) | 2018-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008091929A (ja) | 電荷トラップ型メモリ素子 | |
Castagna et al. | Si-based materials and devices for light emission in silicon | |
US9831085B2 (en) | Method of fabricating hafnium oxide layer and semiconductor device having the same | |
TW587331B (en) | Double densed core gates in SONOS flash memory | |
JP2006203200A (ja) | 高誘電率の絶縁膜を含む半導体素子及びその製造方法 | |
JP2008034814A (ja) | 不揮発性半導体メモリ素子及びその製造方法 | |
JP6164220B2 (ja) | 半導体装置の製造方法 | |
JP2004158795A (ja) | 半導体装置の作製方法及びレーザ照射装置 | |
CN100397576C (zh) | 薄膜半导体的制造方法及制造装置 | |
JP2006173635A (ja) | AlN熱放出層及びTiN下部電極が適用された相変化メモリ | |
JP4058231B2 (ja) | 半導体装置の製造方法 | |
CN110476229B (zh) | 利用激光的间接加热方法 | |
US7060581B2 (en) | Method for manufacturing a semiconductor device | |
TW512466B (en) | A method for converting a disordered region on a crystalline semiconductor substrate disordered by implantation of dopant ions back into crystalline structure and a method of making an integrated transistor device on a crystalline semiconductor | |
US10879371B2 (en) | Thermal treatment for gate dielectrics | |
KR100807220B1 (ko) | 불휘발성 메모리 장치의 제조 방법 | |
TWI304629B (en) | Manufacturing method of semiconductor device | |
JP2004311585A (ja) | 半導体装置の製造方法 | |
JP2009094404A (ja) | 熱処理方法及び熱処理装置 | |
JP2004179356A (ja) | 半導体装置の作製方法及び半導体装置 | |
JP2005136138A (ja) | 薄膜半導体装置の製造方法、薄膜半導体装置、表示装置の製造方法、および表示装置 | |
JP2005136382A (ja) | 半導体装置の製造方法 | |
CN111886687B (zh) | 利用激光束来加热对象物质的加热装置及利用激光的间接加热方法 | |
JP5141945B2 (ja) | 半導体装置及びコンデンサ | |
CN107293594B (zh) | 金属浮栅mtp器件及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |