KR20080114403A - 반도체소자의 캐패시터 형성방법 - Google Patents

반도체소자의 캐패시터 형성방법 Download PDF

Info

Publication number
KR20080114403A
KR20080114403A KR1020070063928A KR20070063928A KR20080114403A KR 20080114403 A KR20080114403 A KR 20080114403A KR 1020070063928 A KR1020070063928 A KR 1020070063928A KR 20070063928 A KR20070063928 A KR 20070063928A KR 20080114403 A KR20080114403 A KR 20080114403A
Authority
KR
South Korea
Prior art keywords
film
forming
upper electrode
polysilicon film
capacitor
Prior art date
Application number
KR1020070063928A
Other languages
English (en)
Inventor
박동수
이금범
장준수
이민용
채수진
이은아
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070063928A priority Critical patent/KR20080114403A/ko
Publication of KR20080114403A publication Critical patent/KR20080114403A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

하부구조가 형성된 반도체기판 상에 하부전극을 형성하고, 하부전극 상에 유전체막을 형성한다. 유전체막 상에 제1 상부전극을 형성한 후, 제1 상부전극 상에 불순물이 도핑된 비정질 폴리실리콘막을 형성하고, 비정질 폴리실리콘에 결정화공정을 수행하여 제2 상부전극을 형성하는 반도체소자의 캐패시터 형성방법을 제시한다.
캐패시터, 비정질 폴리실리콘막, 열처리 공정, 레이저, 파장에너지

Description

반도체소자의 캐패시터 형성방법{Method for fabricating capacitor in semicondutor device}
도 1 내지 도 4는 본 발명에 따른 반도체소자의 캐패시터 형성방법을 설명하기 위해 나타내 보인 단면도들이다.
본 발명은 반도체소자의 제조방법에 관한 것으로, 보다 상세하게는 반도체소자의 캐패시터 형성방법에 관한 것이다.
반도체소자가 고집적화됨에 따라, 소자가 차지하는 면적은 점점 감소하고 있다. 특히, 디램(DRAM) 소자의 캐패시터가 차지하는 면적이 감소되면서, 제한된 면적 내에서 기억소자의 동작에 필요한 전하, 예컨대, 충분한 정전용량을 확보하기가 어려워지고 있다. 이에 따라, 캐패시터의 정전용량을 확보하기 위해, 유전율이 큰 물질을 유전체막으로 형성하면서, 캐패시터 전극에 일함수(work function) 가 큰 금속물질을 적용하는 MIM(Metal-Insulator-Metal) 캐패시터를 사용하고 있다.
예컨대, 상부전극으로 티타늄질화(TiN)막을 사용하는 경우, 복잡한 구조의 캐패시터에서 낮은 저항과 충분한 스텝커버리지 특성을 확보하기 위해 스텝커버리 지 특성이 우수한 화학기상증착방법을 이용하여 CVD-TiN막을 형성하고 있다.
그런데, CVD-TiN막은 대략 300~400Å 정도의 두께에서 CVD-TiN막 표면에 깨짐(crack)이 발생되므로, CVD-TiN막을 300Å를 넘지 않도록 하여 형성한 후, 후속으로 물리기상증착방법을 이용한 PVD-TiN막을 두껍게 증착해야 한다. 그러나, PVD-TiN막 또한, 후속 공정 예컨대, 층간절연막 형성 또는 금속콘택 형성 과정 시 유발되는 산소로 인해 쉽게 산화되어 상부전극이 부풀어 오르는 (blow up) 현상이 발생되고 있다.
상부전극이 산화되어 부풀어 오르게 되면, 상부전극의 저항이 증가되어 소자 동작에 불량이 유발될 수 있다. 이에 따라, 반도체소자 제조공정의 전반적인 제조 수율을 저하시 킬 뿐 아니라 신뢰성 있는 소자를 형성하기가 어렵다.
본 발명이 이루고자 하는 기술적 과제는, 고유전율의 유전체막의 열화를 방지하면서 상부전극의 저항을 감소시킬 수 있는 반도체소자의 캐패시터 형성방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위해 본 발명에 따른 반도체소자의 캐패시터 형성방법은, 하부구조가 형성된 반도체기판 상에 하부전극을 형성하는 단계; 상기 하부전극 상에 유전체막을 형성하는 단계; 상기 유전체막 상에 제1 상부전극을 형성하는 단계;상기 제1 상부전극 상에 불순물이 도핑된 비정질 폴리실리콘막을 형성하는 단계; 및 상기 비정질 폴리실리콘막에 결정화공정을 수행하여 제2 상부전극을 형성하는 단계를 포함한다.
상기 제1 상부전극은 티타늄질화막, 탄탈륨질화막, 루테늄막 및 백금막을 포함하는 그룹 중에서 어느 하나를 선택하여 형성하는 것이 바람직하다.
상기 불순물이 도핑된 폴리실리콘막은 400 내지 500℃의 온도범위에서 형성하는 것이 바람직하다.
상기 결정화공정은 레이저(laser)를 이용한 결정화공정으로 수행하는 것이 바람직하다.
상기 레이저는 엑시머 레이저를 이용하여 수행하는 것이 바람직하다.
상기 레이저를 이용한 결정화 공정은, 상기 불순물이 도핑된 폴리실리콘막의 실질적인 온도가 600 내지 800℃의 온도 정도로 가열되게 수 내지 수십 나노초(ns) 동안 불순물이 도핑된 폴리실리콘막을 조사하는 것이 바람직하다.
상기 결정화공정은 파장에너지를 이용한 결정화 공정으로 수행하는 것이 바람직하다.
상기 파장에너지는 적외선 또는 근적외선 에너지를 이용하는 것이 바람직하다.
상기 파장에너지를 이용한 결정화공정은, 상기 불순물이 도핑된 폴리실리콘막의 실질적인 온도가 50 내지 450℃의 온도정도로 가열되게 파장에너지를 발생시키는 것이 바람직하다.
도 1 내지 도 4는 본 발명에 따른 반도체소자의 캐패시터 형성방법을 설명하기 위해 나타내 보인 단면도들이다.
도 1을 참조하면, 반도체기판(100) 상에 제1 층간절연막(110)을 형성한다. 도면에는 자세하게 나타나지 않았지만, 제1 층간절연막(110)을 형성하기 이전에, 디램(DRAM)과 같은 메모리소자는, 반도체기판(100)에 STI(Shallow Trench Isolation) 공정으로 수행된 소자분리막에 의해 활성영역이 설정되고, 반도체기판(100)의 활성영역에 소스/드레인영역을 포함하는 불순물 영역 및 게이트전극을 포함하는 트랜지스터가 형성될 수 있다.
제1 층간절연막(110)을 관통하여 반도체기판(100)의 활성영역과 전기적으로 접속되는 스토리지노드콘택(SNC;Storage Node Contact)(120)을 형성한다. 구체적으로, 층간절연막(110)을 선택적으로 식각하여 스토리지노드 콘택홀을 형성한 후, 콘택홀을 매립하는 콘택용물질막을 형성한다. 이후에, 콘택용물질막을 분리시키는 평탄화 공정 예컨대, 화학적기계적연마(CMP; Chemical Mechanical Polishing)를 수행하여 스토리지노드콘택(120)을 형성한다. 콘택용물질막은 폴리실리콘을 포함하는 도전막 또는 금속막을 포함하여 형성될 수 있다. 스토리지노드콘택은 후속 캐패시터 하부전극과 반도체기판 상에 형성된 불순물 영역을 전기적으로 연결시킨다.
스토리지노콘택(120)이 형성된 제1 층간절연막(110) 상에 제2 층간절연막(130)을 형성한다. 제2 층간절연막은 TEOS(PE-TEOS; Tetra Ethyl Ortho Silicate)막의 단일막 또는 PE-TEOS막 하부에 PSG(Phospho Silicate Glass)막이 적층된 이중막 구조를 사용하여 형성할 수 있다
제2 층간절연막(130)을 선택적으로 식각하여 스토리지노드콘택(120)을 노출하는 스토리지노드홀을 형성한다. 이때, 스토리지노드홀 바닥면에 스토리지노드콘 택(120)이 노출된다. 스토리지노드홀은 포토리소그라피공정 및 식각 공정을 이용하여 형성할 수 있다. 스토리지노드홀이 형성됨에 따라, 캐패시터의 하부전극 길이를 증가하기 위한 형틀이 형성될 수 있다.
도 2을 참조하면, 스토리지노드홀이 형성된 제2 층간절연막 상에 하부전극(140)을 형성한다. 하부전극(140)은 예컨대, 티타늄막 및 티타늄질화막과 같은 금속막을 형성한 후, 평탄화 예컨대, 화학기계연마를 수행하여 노드분리하는 단계로 형성한다.
하부전극(140) 상에 유전체막(150)을 형성한다. 유전체막(150)은 고유전물질을 같는 물질 예를 들어, Al2O3, HfO2, ZrO2,Ta2O5 막들 중에서 어느 하나를 선택하여 형성하거나, 이들을 적층하여 형성할 수 있다.
도 3을 참조하면, 유전체막(150) 상에 제1 상부전극(160)을 형성한다. 제1 상부전극(160)은 금속층 예를 들어 티타늄, 티타늄질화막, 탄탈륨질화막, 텅스텐질화막, 백금 또는 루테늄을 포함하는 그룹 중에서 어느 하나를 선택하여 형성할 수 있다.
이때, 제1 상부전극(160)으로 티타늄질화막을 형성하는 경우, 먼저 화학시상증착방법을 이용하여 CVD-TiN막을 형성한 후, CVD-TiN막 상에 물리기상증착방법을 이용한 PVD-TiN막을 형성할 수 있다.
다음에, 제1 상부전극(160) 상에 제1 상부전극(160)이 후속 공정과정에서 산화되는 것을 방지하기 위해 비정질 폴리실리콘막(161)을 형성한다. 비정질 폴리실 리콘막(161)은 유전체막(150)의 열 부하에 따른 열화를 방지할 수 있는 온도 예컨대, 450 내지 500℃ 정도의 온도에서 수행하는 것이 바람직하다. 이때, 비정질 폴리실리콘막(161)은 후속 비정질 폴리실리콘막(1601이 결정화되어 도체로 작용할 수 있도록 불순물 예컨대, 보론(Br), 아세닉(As) 등이 포함될 수 있다.
도 4를 참조하면, 불순물이 포함된 비정질 폴리실리콘막(도 3의 161)을 결정화시키는 결정화공정을 수행하여 제2 상부전극(161a)을 형성한다. 이때, 결정화공정은 레이저를 이용하거나 파장에너지를 이용하여 불순물이 포함된 비정질 폴리실리콘막을 결정화시킬 수 있다. 레이저는 엑시머 레이저가 이용될 수 있다. 파장 에너지는 적외선 또는 근적외선 에너지가 이용될 수 있다.
먼저, 레이저를 이용하여 비정질 폴리실리콘막을 결정화시키는 방법은, 반응 챔버 내에 반도체기판을 로딩한 후, 레이저로 비정질 폴리실리콘막을 조사하여 비정질 폴리실리콘막에 열을 가한다. 그러면, 비정질 폴리실리콘막에 포함된 실리콘들이 규칙성을 가지게 결합하여 비정질 폴리실리콘막이 결정화된다. 이때, 비정질 폴리실리콘막의 온도가 실질적으로 600 내지 800℃ 정도로 가열되게 짧은 시간 예컨대, 수 내지 수십 나노초 동안 비정질 폴리실리콘막을 조사할 수 있다.
한편, 파장에너지를 이용하여 불순물이 포함된 비정질 폴리실리콘막을 결정화시키는 방법은, 반응 챔버 내에 반도체기판을 로딩한 후, 파장에너지를 발생시켜 비정질 폴리실리콘막에 열을 가한다. 그러면, 비정질 폴리실리콘막에 포함된 실리콘들이 규칙성을 가지게 결합하여 비정질 폴리실리콘막이 결정화된다. 이때, 발생된 파장에너지가 비정질폴리실리콘막을 통과하면서, 비정질 폴리실리콘막의 온도가 50 내지 450℃ 정도로 가열되게 파장에너지를 발생시킬 수 있다.
이처럼 결정화공정을 수행함에 따라, 결정화된 폴리실리콘막은 폴리실리콘막 내부에 포함되어 있는 불순물들로 인해 도체화되어 제2 상부전극(161a) 역할을 할 수 있게 된다.
이에 따라, 상부전극의 두께가 증가하여 상부전극의 저항을 감소시킬 수 있다. 또한, 레이저 또는 파장 에너지를 이용함에 따라, 낮은 온도에서 비정질 폴리실리콘막을 짧은 시간에 결정화시켜 유전체막으로의 열 전달이 제한될 수 있다. 따라서, 유전체막의 열화로 인해 누설전류가 발생하는 것을 방지할 수 있다. 게다가, 상부전극의 두께를 증가시키기 위해 추가적으로 수행하던 금속막 형성 공정을 생략할 수 있다. 또한, 폴리실리콘막에 포함된 불순물의 양을 변화시킨 후, 결정화시켜 상부전극의 저항을 조절할 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발며의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함이 당연하다.
지금까지 설명한 바와 같이, 본 발명에 따른 반도체소자의 캐패시터 형성방법에 따르면, 상부전극 상에 불순물이 포함된 폴리실리콘막을 형성 한 후, 폴리실리콘막을 결정화시켜 상부전극의 두께를 증가시키 수 있다. 또한, 폴리실리콘막을 결정화시키는 결정화공정은 레이저 또는 파장 에너지를 이용함으로써, 열 부하에 따라 유전체막이 열화되는 것을 방지할 수 있다. 이에 따라, 반도체소자의 동작 속 도를 증가시키고, 신뢰성을 확보하여 반소체소자의 수율을 향상시킬 수 있다.

Claims (9)

  1. 하부구조가 형성된 반도체기판 상에 하부전극을 형성하는 단계;
    상기 하부전극 상에 유전체막을 형성하는 단계;
    상기 유전체막 상에 제1 상부전극을 형성하는 단계;
    상기 제1 상부전극 상에 불순물이 도핑된 비정질 폴리실리콘막을 형성하는 단계; 및
    상기 비정질 폴리실리콘막을 결정화공정을 수행하여 제2 상부전극을 형성하는 단계를 포함하는 반도체소자의 캐패시터 형성방법.
  2. 제1항에 있어서,
    상기 제1 상부전극은 티타늄질화막, 탄탈륨질화막, 루테늄막 및 백금막을 포함하는 그룹 중에서 어느 하나를 선택하여 형성하는 반도체소자의 캐패시터 형성방법.
  3. 제1항에 있어서,
    상기 불순물이 도핑된 폴리실리콘막은 400 내지 500℃의 온도범위에서 형성하는 반도체소자의 캐패시터 형성방법.
  4. 제1항에 있어서,
    상기 결정화공정은 레이저(laser)를 이용한 결정화공정으로 수행하는 반도체소자의 캐패시터 형성방법.
  5. 제4항에 있어서,
    상기 레이저는 엑시머 레이저를 이용하여 수행하는 반도체소자의 캐패시터 형성방법.
  6. 제4항에 있어서,
    상기 레이저를 이용한 결정화 공정은, 상기 불순물이 도핑된 폴리실리콘막의 실질적인 온도가 600 내지 800℃의 온도 정도로 가열되게 수 내지 수십 나노초(ns) 동안 불순물이 도핑된 폴리실리콘막을 조사하는 반도체소자의 캐패시터 형성방법.
  7. 제1항에 있어서,
    상기 결정화공정은 파장에너지를 이용한 결정화 공정으로 수행하는 반도체소자의 캐패시터 형성방법.
  8. 제7항에 있어서,
    상기 파장에너지는 적외선 또는 근적외선 에너지를 이용하는 반도체소자의 캐패시터 형성방법.
  9. 제7항에 있어서,
    상기 파장에너지를 이용한 결정화공정은, 상기 불순물이 도핑된 폴리실리콘막의 실질적인 온도가 50 내지 450℃의 온도정도로 가열되게 파장에너지를 발생시키는 반도체소자의 캐패시터 형성방법.
KR1020070063928A 2007-06-27 2007-06-27 반도체소자의 캐패시터 형성방법 KR20080114403A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070063928A KR20080114403A (ko) 2007-06-27 2007-06-27 반도체소자의 캐패시터 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070063928A KR20080114403A (ko) 2007-06-27 2007-06-27 반도체소자의 캐패시터 형성방법

Publications (1)

Publication Number Publication Date
KR20080114403A true KR20080114403A (ko) 2008-12-31

Family

ID=40371497

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070063928A KR20080114403A (ko) 2007-06-27 2007-06-27 반도체소자의 캐패시터 형성방법

Country Status (1)

Country Link
KR (1) KR20080114403A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160057545A (ko) * 2014-11-13 2016-05-24 삼성전자주식회사 반도체 장치 제조 방법
WO2018182160A1 (ko) * 2017-03-31 2018-10-04 류정도 레이저를 이용한 간접 가열 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160057545A (ko) * 2014-11-13 2016-05-24 삼성전자주식회사 반도체 장치 제조 방법
WO2018182160A1 (ko) * 2017-03-31 2018-10-04 류정도 레이저를 이용한 간접 가열 방법
CN110476229A (zh) * 2017-03-31 2019-11-19 Rnr实验室公司 利用激光的间接加热方法
US10978304B2 (en) 2017-03-31 2021-04-13 Rnr Lab Inc. Method of indirect heating using laser
US20210217621A1 (en) * 2017-03-31 2021-07-15 Rnr Lab Inc. Method of indirect heating using laser
US11488828B2 (en) * 2017-03-31 2022-11-01 Rnr Lab Inc. Method of indirect heating using laser
CN110476229B (zh) * 2017-03-31 2023-06-20 Rnr实验室公司 利用激光的间接加热方法

Similar Documents

Publication Publication Date Title
US8053326B2 (en) Semiconductor device and method of fabricating the same
JPH10223865A (ja) 集積回路構造の製造方法および集積回路
KR100524965B1 (ko) 금속 플러그의 산화를 방지할 수 있는 캐패시터 및 그제조방법
KR20080114403A (ko) 반도체소자의 캐패시터 형성방법
KR100358069B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100892975B1 (ko) 반도체 집적 회로 장치 및 그 제조방법
KR100677773B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100811255B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100351451B1 (ko) 반도체메모리장치의 커패시터제조방법
TWI727828B (zh) 半導體元件及其製造方法
KR20030003321A (ko) 반도체 소자의 커패시터 제조 방법
KR100325703B1 (ko) 반도체소자의캐패시터제조방법
KR100771543B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20080108697A (ko) 커패시터의 형성 방법 및 반도체 소자의 제조방법
KR100582404B1 (ko) 반도체 장치의 캐패시터 제조방법
KR20010003252A (ko) 반도체소자의 캐패시터 제조방법
KR100406547B1 (ko) 반도체 소자의 커패시터 제조 방법
KR100636661B1 (ko) 고신뢰성 커패시터 제조방법
KR100865545B1 (ko) 반도체 소자의 캐패시터 형성 방법
KR100881737B1 (ko) 반도체 장치의 캐패시터 및 그 제조방법
KR20060074127A (ko) 반도체 소자의 캐패시터 형성방법
KR20010106713A (ko) 캐패시터 제조 방법
KR20080070368A (ko) 레이저 어닐링을 이용한 엠아이엠 커패시터의 형성방법들
KR20040059966A (ko) 반도체 장치의 캐패시터 제조방법
KR20010058455A (ko) Ｎ/ｏ 구조의 커패시터를 갖는 반도체소자의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid