KR20080070368A - 레이저 어닐링을 이용한 엠아이엠 커패시터의 형성방법들 - Google Patents
레이저 어닐링을 이용한 엠아이엠 커패시터의 형성방법들 Download PDFInfo
- Publication number
- KR20080070368A KR20080070368A KR1020070008366A KR20070008366A KR20080070368A KR 20080070368 A KR20080070368 A KR 20080070368A KR 1020070008366 A KR1020070008366 A KR 1020070008366A KR 20070008366 A KR20070008366 A KR 20070008366A KR 20080070368 A KR20080070368 A KR 20080070368A
- Authority
- KR
- South Korea
- Prior art keywords
- lower electrode
- film
- layer
- forming
- node plug
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 11
- 239000002184 metal Substances 0.000 title claims abstract description 11
- 239000003990 capacitor Substances 0.000 title abstract description 23
- 238000005224 laser annealing Methods 0.000 title abstract description 12
- 239000010410 layer Substances 0.000 claims abstract description 91
- 239000011229 interlayer Substances 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 150000004767 nitrides Chemical class 0.000 claims abstract description 3
- 238000000465 moulding Methods 0.000 claims description 16
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 12
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 7
- 230000001678 irradiating effect Effects 0.000 claims description 7
- 229910052707 ruthenium Inorganic materials 0.000 claims description 7
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 5
- 229910000510 noble metal Inorganic materials 0.000 claims description 5
- 229910052741 iridium Inorganic materials 0.000 claims description 4
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910004121 SrRuO Inorganic materials 0.000 claims description 3
- 229910002367 SrTiO Inorganic materials 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 3
- LUXYLEKXHLMESQ-UHFFFAOYSA-N iridium(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ir+3].[Ir+3] LUXYLEKXHLMESQ-UHFFFAOYSA-N 0.000 claims description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 3
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 3
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims description 3
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 3
- 229910015801 BaSrTiO Inorganic materials 0.000 claims description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 2
- VGJFDWPKNAOGIE-UHFFFAOYSA-N [Ir]=O.[Sr] Chemical compound [Ir]=O.[Sr] VGJFDWPKNAOGIE-UHFFFAOYSA-N 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 2
- 238000013532 laser treatment Methods 0.000 claims 1
- 239000013078 crystal Substances 0.000 abstract description 14
- 238000005054 agglomeration Methods 0.000 abstract description 2
- 230000002776 aggregation Effects 0.000 abstract description 2
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 239000012212 insulator Substances 0.000 abstract 1
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 238000010406 interfacial reaction Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000005137 deposition process Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000001953 recrystallisation Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- NFHFRUOZVGFOOS-UHFFFAOYSA-N palladium;triphenylphosphane Chemical compound [Pd].C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1 NFHFRUOZVGFOOS-UHFFFAOYSA-N 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- JNCHUTSLSYTQEJ-UHFFFAOYSA-N CC[Zr](C)N Chemical compound CC[Zr](C)N JNCHUTSLSYTQEJ-UHFFFAOYSA-N 0.000 description 1
- GSNZYCWFGOPUQZ-UHFFFAOYSA-N C[Zr](N)C Chemical compound C[Zr](N)C GSNZYCWFGOPUQZ-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- JFWLFXVBLPDVDZ-UHFFFAOYSA-N [Ru]=O.[Sr] Chemical compound [Ru]=O.[Sr] JFWLFXVBLPDVDZ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 125000004213 tert-butoxy group Chemical group [H]C([H])([H])C(O*)(C([H])([H])[H])C([H])([H])[H] 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
레이저 어닐링을 이용한 엠아이엠 커패시터의 형성방법들을 제공한다. 이 커패시터의 형성방법들은 레이저 어닐링(laser annealing)에 의해 하부 및 상부 전극의 결정성을 향상시켜주는 방안과, 그리고 노드 플러그와 하부 전극 사이의 계면반응을 줄일 수 있는 방안을 제시한다. 이를 위해서, 반도체 기판 상에 층간 절연막 및 상기 층간 절연막을 관통하는 노드 플러그를 형성한다. 상기 노드 플러그 및 상기 층간 절연막을 덮는 하부 전극막을 형성한다. 상기 하부 전극막 상에 레이저 빔을 조사하여 상기 하부 전극막의 표면을 선택적으로 열처리한다. 상기 레이저 열처리된 하부 전극막을 패터닝하여 상기 노드 플러그를 덮는 하부 전극을 형성한다. 상기 하부 전극 상에 유전막 및 상부전극을 차례로 형성한다.
엠아이엠 커패시터, 레이저 어닐링, 유전막, 전극
Description
도 1은 본 발명에 따른 엠아이엠 커패시터를 가지는 반도체 장치를 설명하기 위한 평면도이다.
도 2 내지 도 6은 도 1의 A영역을 지나는 I-I' 절단선을 따라 취해서 엠아이엠 커패시터의 형성방법을 설명하기 위한 단면도들이다.
본 발명은 커패시터의 형성방법들에 관한 것으로, 상세하게는, 레이저 어닐링을 이용한 엠아이엠 커패시터의 형성방법들을 제공한다.
최근에, 셀 커패시터(cell capacitor)는 DRAM 셀의 디자인 룰(design rule)의 감소에 따라 점점 더 작은 면적으로 제조되고 있다. 그러나, 상기 셀 커패시터는 데이터 입출력 및 재생 특성을 제공하기 위해 최소한 25fF(femto Farad)의 셀 용량(cell capacitance)을 가질 것이 요구된다. 결국, 상기 셀 용량을 유지시키기 위해서, 셀 커패시터의 높이(Height)를 증가시키거나 유전막의 등가 산화막 두께(Toexq: Equivalent Oxide Thickness)를 감소시켜야 한다. 상기 셀 커패시터는 디자인 룰의 감소에 따라 높이를 증가시키기 어려우므로, 등가 산화막 두께를 감소시킬 것이 요구된다. 그러나, 상기 등가 산화막은 디자인 룰을 감소시킬수록 종래의 커패시터로 제조하기 어려운 두께를 가질 수 있다. 이에 따라, 엠아이엠(Metal-insulator-Metal; MIM) 커패시터에 대한 연구가 활발하게 진행되고 있다. 상기 엠아이엠 커패시터는 전극으로 루테늄(Ru) 및 유전막으로 SrTiO3막(STO)을 사용할 수 있다. 상기 엠아이엠 커패시터는 하부 전극과 반도체 기판 사이에 개재된 층간 절연막을 가질 수 있다. 이에 더하여, 상기 하부 전극은 층간 절연막을 관통하는 노드 플러그(node plug)를 통해 반도체 기판과 전기적으로 접속할 수도 있다. 그러나, 상기 루테늄 전극은 열처리(thermal process)시에 표면에 생성된 전극 결정의 덩어리(agglomeration)를 가질 수 있다. 상기 덩어리는 엠아이엠 커패시터의 누설전류(leakage current) 특성을 열화시킬 수 있다. 또한, 상기 열처리는 하부 전극과 플러그 사이의 계면반응을 증가시켜 커패시터의 동작특성에 문제를 발생시킬 수 있다.
본 발명이 이루고자 하는 기술적 과제는 상부 및 하부 전극의 결정성을 향상시키고 하부 전극 표면에서 전극의 결정 덩어리 발생을 개선하는 방안을 제공하고, 노드 플러그와 하부 전극사이의 계면반응을 줄일 수 있도록 레이저 어닐링을 이용한 엠아이엠 커패시터의 형성방법들을 제공하는데 있다.
상기 기술적 과제를 구현하기 위해서, 본 발명은 레이저 어닐링을 이용한 엠아이엠 커패시터의 형성방법을 제공한다.
이 엠아이엠 커패시터의 형성방법은 반도체 기판 상에 층간 절연막을 형성하는 것을 포함한다. 상기 층간 절연막을 관통하는 노드 플러그를 형성하고, 상기 노드 플러그 및 상기 층간 절연막을 덮는 하부 전극막을 형성한다. 상기 하부 전극막 상에 레이저 빔을 조사하여 상기 하부 전극막의 표면을 선택적으로 열처리한다. 상기 레이저 열처리된 하부 전극막을 패터닝하여 상기 노드 플러그를 덮는 하부 전극을 형성한다. 상기 하부 전극 상에 유전막 및 상부전극을 차례로 형성한다.
상기 하부 전극막을 형성하기 전에 상기 노드 플러그 및 상기 층간 절연막을 덮는 몰딩막을 형성할 수 있다. 상기 몰딩막을 패터닝하여 상기 노드 플러그를 노출시키는 개구부를 형성할 수 있다. 상기 하부 전극을 형성하는 것은 상기 레이저 열처리된 하부 전극막 상에 상기 개구부를 희생막으로 채우는 것을 포함한다. 상기 희생막 및 상기 하부 전극막을 평탄화시키어 상기 몰딩막을 노출시키고, 상기 평탄화된 희생막을 제거할 수 있다. 상기 상부 전극의 전면에 걸쳐서 레이저 빔을 조사하는 것을 더 포함할 수 있다.
상기 하부 전극 및 상기 상부 전극은 루테늄(Ru), 백금(Pt), 이리듐(Ir)을 포함하는 귀금속(noble metal)으로 형성될 수 있다. 상기 하부 전극 및 상기 상부 전극은 루테늄 옥사이드(RuO2), 이리듐 옥사이드(Ir2O3) 및 스트론튬 이리듐 옥사이드(SrRuO3)를 포함하는 금속 산화물(metal oxide)로 형성될 수 있다.
상기 유전막은 지르코늄 옥사이드(ZrO2)막, 하프늄 옥사이드(HfO2)막, 탄탈륨 옥사이드(Ta2O5)막, 타이타늄 옥사이드(TiO2)막, 에스티오(STO; SrTiO3)막, 비에스티(BST; BaSrTiO3)막 및 비제트티(BZT; BaZrO3)막 중 선택된 어느 하나일 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시 예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.
도 1은 본 발명에 따른 엠아이엠 커패시터를 가지는 반도체 장치를 설명하기 위한 평면도이다.
도 1을 참조하면, 반도체 장치(100)는 셀 어레이 영역(7)과 주변회로 영역(9)을 가지는 반도체 기판(5)을 포함한다. 상기 셀 어레이 영역(7)은 고밀도로 배치된 활성영역들을 가진다. 상기 셀 어레이 영역(7)의 활성영역들 각각은 트랜지스터들(transistors) 및 엠아이엠 커패시터들(MIM capacitors)을 가진다. 상기 주 변회로 영역(9)은 셀 어레이 영역(7)의 주변에서 셀 어레이 영역(7)을 둘러싸도록 위치한다. 상기 주변회로 `영역(9)은 셀 어레이 영역(7) 대비 상대적으로 저밀도로 배치된 활성영역들을 가질 수 있다. 상기 주변회로 영역(9)에도 반도체 소자들이 위치될 수 있다.
도 2 내지 도 6은 도 1의 A영역을 지나는 I-I' 절단선을 따라 취해서 엠아이엠 커패시터의 형성방법을 설명하기 위한 단면도들이다.
도 2를 참조하면, 셀 어레이 영역 및 주변회로 영역을 가지는 반도체 기판(5)을 준비한다. 상기 셀 어레이 영역의 반도체 기판(5) 상에 층간 절연막(15)을 형성한다. 상기 층간 절연막(15)은 실리콘 옥사이드막일 수 있다. 상기 층간 절연막(15)은 복수개의 절연막을 차례로 적층시키어 형성될 수 있고, 상기 반도체 기판(5)과 층간 절연막(15) 사이에 다른 물질막이 개재될 수도 있다. 상기 층간 절연막(15)을 관통하여 반도체 기판(5)을 노출시키는 노드 홀(node hole)을 형성한다. 상기 노드 홀은 식각공정(etching process)을 수행해서 반도체 소자(semiconductor element)가 형성된 영역 및/또는 활성영역을 노출시키도록 형성될 수 있다.
상기 노드 홀을 채워서 노드 플러그(node plug; 20)를 형성한다. 상기 노드 플러그(20)는 화학기상증착(CVD : chemical vapor deposition)과 같은 당업자에게 잘 알려진 공정을 통해서 형성될 수 있다. 상기 노드 플러그(20)는 텅스텐(W), 루테늄(Ru) 또는 이리듐(Ir)과 같은 금속으로 형성될 수 있다. 또한, 상기 노드 플러그(20)는 타이타늄 나이트라이드(TiN), 텅스텐 나이트라이드(WN) 또는 탄탈륨 나이트라이드(TaN)와 같은 금속 질화물로 형성될 수도 있다. 상기 노드 플러그(20) 및 층간 절연막(15)의 표면을 따라 평탄화 공정을 수행한다. 상기 평탄화 공정은 CMP(Chemical Mechanical Polishing)공정일 수 있다.
도 3을 참조하면, 상기 노드 플러그(20) 및 층간 절연막(15) 상에 몰딩막(25)을 형성한다. 상기 몰딩막(25)은 실리콘 질화물과 같은 물질을 사용해서 형성될 수 있다. 상기 몰딩막(25)을 관통하여 상기 노드 플러그(20)를 노출시키는 개구부(30)를 형성한다. 상기 개구부(30)는 노드 플러그(20)의 폭(width) 보다 넓은 폭을 가질 수 있다. 상기 몰딩막(25) 및 층간 절연막(15)의 표면을 따라 노드 플러그(20)와 전기적으로 접속하는 하부 전극막(35a)을 형성시킨다. 상기 하부 전극막(35a)은 도 1에서 설명한 셀 어레이 영역(7)에 형성될 수 있다. 상기 하부 전극막(35a)은 PVD(physical vapor deposition)법, CVD(chemical vapor deposition)법 또는 ALD(atomic layered deposition)법과 같은 증착공정(deposition process)을 사용해서 형성될 수 있다.
상기 증착공정(deposition process)을 수행해서 하부 전극막(35a)을 형성하는 경우에, 상기 하부 전극막(35a)은 몰딩막(25), 노드 플러그(20) 및 층간 절연막(15)의 표면을 따라 서로 다른 위치에서 작은 결정립들(crystal grains)이 성장되는 것으로부터 형성된다. 이 경우에, 상기 결정립들의 각각은 성장 위치에 따라 서로 다른 성장방향을 가질 수 있다. 상기 결정립들의 각각은 이웃한 다른 결정립과의 경계면인 결정립계(grain boundary)로 구분될 수 있다. 따라서, 상기 하부 전극막(35a)은 서로 다른 방향으로 성장된 결정립들을 가지는 다결정구조체(poly-crystalline structure)로 형성될 수 있다.
상기 하부 전극막(35a)은 루테늄(Ru), 백금(Pt) 및 이리듐(Ir)을 포함하는 귀금속(noble metal)으로 형성될 수 있다. 또한, 상기 하부 전극막(35a)은 루테늄 옥사이드(RuO2), 이리듐 옥사이드(Ir2O3) 및 스트론튬 루테늄 옥사이드(SrRuO3)를 포함하는 금속 산화물(metal oxide)로 형성될 수 있다. 이에 더하여, 상기 하부 전극막(35a)은 귀금속과 금속 산화물이 복수개의 층을 이루어 형성될 수도 있다. 상기 하부 전극막(35a)의 표면영역을 열처리하도록 상기 표면의 전면에 걸쳐서 레이저 빔(40a)을 조사한다. 상기 레이저 빔(40a)은 하부 전극막(35a)의 표면영역에 에너지가 전달되도록 상기 레이저 빔(40a)의 파장(wavelength)과 출력을 조절하여 조사될 수 있다. 상기 레이저 빔(40a)은 상기 하부 전극(35)을 어닐링(annealing)하도록 여러 번으로 조사될 수 있고, 도 1에서 도시한 주변회로 영역(9)에 조사될 수도 있다. 상기 레이저 빔(40a)은 상기 하부 전극막(35a)의 상부 및 하부면에 수직하게 조사될 수 있다. 이 경우에, 상기 하부 전극막(35a)은 열전도성(thermal conductivity)이 있는 귀금속(noble metal) 또는 금속 산화물(metal oxide)로 형성된다. 따라서, 상기 레이저 빔(40a)은 하부 전극막(35)의 측벽면까지 어닐하기 위한 충분한 에너지를 상기 측벽면에 전달할 수 있다.
상기 하부 전극막(35a)의 상부 및 하부면의 표면영역에 수직으로 레이저 빔(40a)을 조사하여 측벽면까지 어닐(anneal)하는 경우에, 상기 하부 전극막(35a)의 표면영역은 노(furnace)에서 어닐할 때 보다 낮은 온도에서 어닐될 수 있다. 따라서, 상기 하부 전극막(35a) 및 노드 플러그(25)의 계면반응은 레이저 어닐링 동 안 방지될 수 있다. 이와는 달리, 상기 레이저 빔(40a)은 하부 전극(35)의 측벽면에 직접 에너지를 전달하도록 상기 하부 전극막(35a)의 상부 및 하부면의 표면영역에 비스듬하게 조사될 수도 있다. 이 경우에, 상기 하부 전극막(35a) 및 노드 플러그(25)의 계면반응은 레이저 빔(40a)을 하부 전극막(35a)의 상부 및 하부면에 수직하게 조사하는 것보다 더 방지될 수 있다.
상기 하부 전극(35)이 루테늄(Ru) 또는 백금(Pt)으로 형성되는 경우에, 상기 레이저 빔(40a)은 600나노미터(nm)의 파장(wave length)으로 조사될 수 있다. 또한, 상기 레이저 빔(40a)은 1200mJ/cm2이하의 에너지로 하부 전극막(35a)의 표면영역에 조사될 수 있다. 상기 표면영역은 레이저 빔(40a)으로부터 에너지를 흡수하여 어닐링(annealing)되는 동안 재결정화 과정을 거친다. 좀 더 자세하게 설명하면, 상기 레이저 빔(40a)은 하부 전극막(35a)의 표면영역을 구성하는 원자들에 에너지를 전달한다. 상기 원자들로 구성된 결정립들의 각각은 레이저 에너지를 흡수하여 표면영역에서 재배치된 결정구조를 가질 수 있다. 결과적으로, 상기 표면영역은 레이저 빔(40a)의 조사에 의해 인접한 서로 다른 결정립들이 같은 결정방향을 가지는 재결정화 영역(37)으로 형성될 수 있다. 상기 표면영역은 레이저 어닐링 공정을 사용해서 재결정화 되는 동안 결정립계의 개수가 줄어들어 향상된 결정성을 가질 수 있다. 또한, 상기 레이저 어닐링은 하부 전극막(35a)의 온도를 상온 내지 500℃ 이하로 유지하면서 하부 전극막(35a)의 전면에 걸쳐서 레이저 빔(40a)을 조사하여 진행될 수도 있다.
상기 하부 전극막(35a)의 온도를 높여서 하부 전극막(35a)의 표면에 레이저 빔(40a)을 조사하는 경우에, 상기 레이저 빔(40a)은 상온에서 하부 전극막(35a)의 표면에 레이저 빔(40a)을 조사할 때보다 작은 에너지 강도(energy intensity)로 조사될 수 있다. 이에 더하여, 상기 레이저 빔(40a)이 하부 전극막(35a)의 표면에 조사되는 시간을 줄일 수도 있다. 따라서, 상기 노드 플러그(20) 및 하부 전극막(35a)의 계면반응(interface reaction)은 레이저 빔(40a)의 파장과 출력을 조절하여 표면영역에 레이저 빔(40a)을 조사하는 것으로부터 최소화될 수 있다. 그 결과, 상기 레이저 어닐링 공정은 노드 플러그(20) 및 하부 전극(35) 사이의 계면반응을 줄여 계면저항(interfacial resistance)의 증가를 방지할 수도 있다.
도 4 및 도 5를 참조하면, 상기 하부 전극막(35a)을 덮으면서 개구부(30)를 매립하는 희생막(43)을 형성한다. 상기 희생막(43)은 단차 피복성(step coverage)이 우수한 물질로 형성되고, 아울러 몰딩막(25) 및 하부 전극막(35a)보다 높은 식각률을 가지는 물질로 형성될 수 있다. 상기 희생막(43) 및 하부 전극막(35a)의 일부를 제거하여 몰딩막(25)의 상면(DL)을 노출시키는 평탄화 공정(planarization process)을 수행한다. 상기 평탄화 공정은 에치백(etch back)법 또는 CMP(Chemical Mechanical Polishing)법으로 수행될 수 있다. 상기 개구부(30)에 매립된 희생막(43)을 제거하도록 식각공정(etching process)을 수행한다. 상기 식각공정은 희석된 불산 용액(diluted HF solution)을 사용하는 습식 식각공정(wet etch process)일 수 있다. 이 경우에, 상기 몰딩막(25) 및 하부 전극막(35a)은 희생막(43)보다 낮은 식각 식각률을 가진다.
따라서, 상기 몰딩막(25) 및 하부 전극막(35a)은 희생막(53)을 식각하는 동안 식각 정지막으로 사용될 수 있다. 결과적으로, 상기 하부 전극막(35a)은 패터닝(patterning)되어 하부 전극(35)으로 형성되고, 상기 하부 전극(35)은 노드 플러그(20)를 통하여 반도체 기판(5)과 전기적으로 연결될 수 있다. 상기 몰딩막(25) 및 하부 전극(35)의 표면을 따라 유전막(45)을 형성한다. 상기 유전막(45)은 강유전체막(dielectrics layer) 또는 고유전율(High-k)을 가지는 막일 수 있다.
상기 유전막(45)은 CVD(chemical vapor deposition)법, ALD(atomic layered deposition)법 또는 MOCVD(metal organic CVD)법과 같은 증착공정(deposition process)으로 형성될 수 있다. 상기 증착공정은 350℃이하의 분위기 온도에서 수행될 수 있다. 이 경우에, 상기 레이저 어닐링 공정은 유전막(45)을 하부 전극(35)에 증착하기 전에 수행된다. 따라서, 상기 하부 전극(35)의 표면에서 결정 덩어리(crystal agglomeration)가 생성되는 것을 방지하여 하부 전극(35) 및 유전막(45)의 계면에서 발생하는 누설전류의 열화를 방지할 수 있다. 상기 유전막(45)은 지르코늄 옥사이드(ZrO2)막, 하프늄 옥사이드(HfO2)막, 탄탈륨 옥사이드(Ta2O5)막, STO막, BST막 및 BZO(BaZrO3)막 중에서 선택된 하나이거나 이들의 복수개일 수 있다. 상기 유전막(45)이 ZrO2막인 경우에, 증착공정의 반응소스는 Zr(OtBu)4, TEMAZ(Tetrakis Ethyl Methyl Amino Zirconium), TDMAZ(Tetrakis Di-Methyl Amino Zirconium) 및 TDEAZ(Tetrakis Di-Ethyl Amino Zirconium) 중 선택된 어느 하나일 수 있다.
다음으로 도 6을 참조하면, 상기 유전막(45) 상에 하부 전극(35)과 대응하는 상부 전극(50)을 형성한다. 상기 상부 전극(50)은 하부 전극(35)과 동일한 공정으로 형성될 수 있다. 이에 따라, 상기 상부 전극(50)은 하부 전극(35)에서와 마찬가지로 하나의 결정립 또는 복수개의 결정립들을 가질 수 있다. 또한, 상기 상부 전극(50)은 상기 하부 전극(35)과 동일한 물질을 사용해서 형성될 수 있다. 상기 상부 전극(50)의 표면영역에 레이저 빔(40b)을 조사한다. 상기 레이저 빔(40b)은 상부 전극(50) 및 하부 전극(35) 중 어느 하나의 전극에만 조사될 수 있다.
상기 레이저 빔(40b)을 상부 전극(50)에만 조사하는 경우에, 상기 레이저 빔(40b)은 상부 전극(50)의 표면영역 및 유전막(45)의 결정성을 상대적으로 향상시킬 수 있다. 상기 레이저 빔(40b)은 하부 전극(35)에 레이저 빔(40a)을 조사한 것과 동일한 조건에서 조사될 수 있다. 즉, 상기 레이저 빔(40b)은 하부 전극(35)에서와 마찬가지로 상부 전극(50)의 전면에 걸쳐서 표면영역을 따라 조사된다. 또한, 상기 레이저 빔(40b)은 하부 전극(35)에서와 마찬가지로 파장과 에너지를 조절하여 상기 상부 전극의 표면영역에 조사될 수 있다. 이에 따라, 상기 표면영역은 재결정화 과정(re-crystallization process)을 거치는 동안 서로 인접한 결정계들의 재배치로 인해 재결정화 영역(55)으로 형성될 수 있다. 결국, 상기 표면영역의 결정성은 하부 전극(35)의 표면영역에서와 마찬가지로 레이저 어닐링 공정을 통해서 향상될 수 있다.
상술한 바와 같이, 본 발명은 레이저 어닐링을 이용한 엠아이엠 커패시터의 형성방법들을 제공한다. 이를 통해서, 본 발명은 상부 및 하부 전극의 결정성을 향상시켜 표면에서 전극의 결정 덩어리 발생을 개선하고, 노드 플러그와 하부 전극사이의 계면반응을 줄이는 방안을 제시해준다.
Claims (7)
- 반도체 기판 상에 층간 절연막을 형성하고,상기 층간 절연막을 관통하는 노드 플러그(node plug)를 형성하고,상기 노드 플러그 및 상기 층간 절연막을 덮는 하부 전극막을 형성하고,상기 하부 전극막 상에 레이저 빔을 조사하여 상기 하부 전극막의 표면을 선택적으로 열처리하고,상기 레이저 열처리된 하부 전극막을 패터닝하여 상기 노드 플러그를 덮는 하부 전극을 형성하고,상기 하부 전극 상에 유전막 및 상부전극을 차례로 형성하는 것을 포함하는 엠아이엠 커패시터의 형성방법.
- 제 1 항에 있어서,상기 하부 전극막을 형성하기 전에 상기 노드 플러그 및 상기 층간 절연막을 덮는 몰딩막을 형성하고,상기 몰딩막을 패터닝하여 상기 노드 플러그를 노출시키는 개구부를 형성하는 것을 더 포함하되,상기 하부 전극을 형성하는 것은상기 레이저 열처리된 하부 전극막 상에 상기 개구부를 채우는 희생막을 형성하고,상기 희생막 및 상기 하부 전극막을 평탄화시키어 상기 몰딩막을 노출시키고,상기 평탄화된 희생막을 제거하는 것을 포함하는 엠아이엠 커패시터의 형성방법.
- 제 1 항에 있어서,상기 상부 전극의 전면에 걸쳐서 레이저 빔을 조사하는 것을 더 포함하는 것이 특징인 엠아이엠 커패시터의 형성방법.
- 제 1 항에 있어서,상기 노드 플러그(node plug)는 금속 또는 금속 질화물로 형성되는 것이 특징인 엠아이엠 커패시터의 형성방법.
- 제 1 항에 있어서,상기 하부 전극 및 상기 상부 전극은 루테늄(Ru), 백금(Pt), 이리듐(Ir)을 포함하는 귀금속(noble metal)으로 형성되는 것이 특징인 엠아이엠 커패시터의 형성방법.
- 제 1 항에 있어서,상기 하부 전극 및 상기 상부 전극은 루테늄 옥사이드(RuO2), 이리듐 옥사이드(Ir2O3) 및 스트론튬 이리듐 옥사이드(SrRuO3)를 포함하는 금속 산화물(metal oxide)로 형성되는 것이 특징인 엠아이엠 커패시터의 형성방법.
- 제 1 항에 있어서,상기 유전막은 지르코늄 옥사이드(ZrO2)막, 하프늄 옥사이드(HfO2)막, 탄탈륨 옥사이드(Ta2O5)막, 타이타늄 옥사이드(TiO2)막, 에스티오(STO; SrTiO3)막, 비에스티(BST; BaSrTiO3)막 및 비제트티(BZT; BaZrO3)막 중 선택된 어느 하나를 포함하는 것이 특징인 엠아이엠 커패시터의 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070008366A KR20080070368A (ko) | 2007-01-26 | 2007-01-26 | 레이저 어닐링을 이용한 엠아이엠 커패시터의 형성방법들 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070008366A KR20080070368A (ko) | 2007-01-26 | 2007-01-26 | 레이저 어닐링을 이용한 엠아이엠 커패시터의 형성방법들 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080070368A true KR20080070368A (ko) | 2008-07-30 |
Family
ID=39823141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070008366A KR20080070368A (ko) | 2007-01-26 | 2007-01-26 | 레이저 어닐링을 이용한 엠아이엠 커패시터의 형성방법들 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080070368A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102034394B1 (ko) * | 2018-09-17 | 2019-10-18 | 주식회사 코윈디에스티 | 레이저 화학기상증착을 이용한 미세 배선 형성 방법 |
-
2007
- 2007-01-26 KR KR1020070008366A patent/KR20080070368A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102034394B1 (ko) * | 2018-09-17 | 2019-10-18 | 주식회사 코윈디에스티 | 레이저 화학기상증착을 이용한 미세 배선 형성 방법 |
| WO2020059897A1 (ko) * | 2018-09-17 | 2020-03-26 | 주식회사 코윈디에스티 | 레이저 화학기상증착을 이용한 미세 배선 형성 방법 |
| TWI689620B (zh) * | 2018-09-17 | 2020-04-01 | 韓商Ｃｏｗｉｎｄｓｔ股份有限公司 | 使用雷射化學氣相沈積形成精細圖案之方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6096597A (en) | Method for fabricating an integrated circuit structure | |
| US7005695B1 (en) | Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region | |
| US8343844B2 (en) | Method for manufacturing capacitor of semiconductor device and capacitor of semiconductor device manufactured thereby | |
| JP4160638B2 (ja) | 半導体装置 | |
| KR101127741B1 (ko) | 마이크로일렉트로닉 장치용 전기 소자 및 그 형성 방법 | |
| US11705483B2 (en) | Capacitor structure and semiconductor devices having the same | |
| US7501675B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6503792B2 (en) | Method for fabricating a patterned metal-oxide-containing layer | |
| US20020061604A1 (en) | Method for fabricating a ferroelectric or paraelectric metal oxide-containing layer and a memory component therefrom | |
| KR100471163B1 (ko) | 커패시터들을 갖는 반도체소자의 제조방법 | |
| US6417101B2 (en) | Method for manufacturing semiconductor memory device incorporating therein copacitor | |
| KR100219506B1 (ko) | 반도체장치의 커패시터 제조방법 | |
| JP4109304B2 (ja) | 半導体装置およびその製造方法 | |
| KR20080070368A (ko) | 레이저 어닐링을 이용한 엠아이엠 커패시터의 형성방법들 | |
| JP5487140B2 (ja) | 半導体装置の製造方法 | |
| KR100614576B1 (ko) | 캐패시터 제조 방법 | |
| KR100968425B1 (ko) | 반도체 소자의 제조방법 | |
| KR20030003321A (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR20080114403A (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100875663B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR20000044555A (ko) | 반도체 메모리 소자의 캐패시터 제조 방법 | |
| KR20000043578A (ko) | 캐패시터 제조방법 | |
| KR100582404B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR100846368B1 (ko) | 메모리 소자 및 그 제조 방법 | |
| JP2012064631A (ja) | キャパシタの製造方法および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |