JPH08107066A - シリコン薄膜の結晶化方法 - Google Patents
シリコン薄膜の結晶化方法Info
- Publication number
- JPH08107066A JPH08107066A JP23985894A JP23985894A JPH08107066A JP H08107066 A JPH08107066 A JP H08107066A JP 23985894 A JP23985894 A JP 23985894A JP 23985894 A JP23985894 A JP 23985894A JP H08107066 A JPH08107066 A JP H08107066A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- film
- silicon nitride
- nitride film
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 シリコン薄膜の結晶化方法に関し、簡単な手
段を採ることで、多結晶シリコンの結晶粒を再現性良く
大きくすることを可能にする。 【構成】 ガラス基板１上に窒化シリコン膜２（或いは
パターニングされた窒化シリコン膜２）及びアモルファ
ス・シリコン膜の何れか一方を上にして積層形成する
か、或いは、アモルファス・シリコン膜の上下を窒化シ
リコン膜２で挟むように積層形成してからアニールを行
って前記アモルファス・シリコン膜を多結晶シリコン膜
３に変換し、前記窒化シリコン膜２に接する多結晶シリ
コン膜３に於ける結晶粒を大きくし、また、その細長形
の結晶粒に於ける方向を所望通りに制御する。
段を採ることで、多結晶シリコンの結晶粒を再現性良く
大きくすることを可能にする。 【構成】 ガラス基板１上に窒化シリコン膜２（或いは
パターニングされた窒化シリコン膜２）及びアモルファ
ス・シリコン膜の何れか一方を上にして積層形成する
か、或いは、アモルファス・シリコン膜の上下を窒化シ
リコン膜２で挟むように積層形成してからアニールを行
って前記アモルファス・シリコン膜を多結晶シリコン膜
３に変換し、前記窒化シリコン膜２に接する多結晶シリ
コン膜３に於ける結晶粒を大きくし、また、その細長形
の結晶粒に於ける方向を所望通りに制御する。
Description
【０００１】
【産業上の利用分野】本発明は、絶縁膜上のシリコン薄
膜を結晶化して大粒径の結晶粒を含むようにするのに好
適なシリコン薄膜の結晶化方法に関する。
膜を結晶化して大粒径の結晶粒を含むようにするのに好
適なシリコン薄膜の結晶化方法に関する。
【０００２】現在、薄膜トランジスタや微細ＭＯＳトラ
ンジスタを形成するのに絶縁膜上に形成したシリコン薄
膜を利用することが行われている。
ンジスタを形成するのに絶縁膜上に形成したシリコン薄
膜を利用することが行われている。
【０００３】その際、シリコン薄膜中の結晶粒を大粒径
化することができれば、トランジスタの特性が良くなる
ので、好ましいのであるが、従来の技術では、粒径を大
きくすることが困難であるので、この点を改善する必要
がある。
化することができれば、トランジスタの特性が良くなる
ので、好ましいのであるが、従来の技術では、粒径を大
きくすることが困難であるので、この点を改善する必要
がある。
【０００４】
【従来の技術】例えば、能動領域を多結晶シリコンで構
成した薄膜トランジスタの場合、多結晶シリコンの粒界
が少なく、且つ、欠陥が少なければ、キャリヤ移動度や
活性化率などの電気的性質が単結晶シリコンに近くなる
ので、薄膜トランジスタの特性を向上させることができ
る。
成した薄膜トランジスタの場合、多結晶シリコンの粒界
が少なく、且つ、欠陥が少なければ、キャリヤ移動度や
活性化率などの電気的性質が単結晶シリコンに近くなる
ので、薄膜トランジスタの特性を向上させることができ
る。
【０００５】また、ゲートを多結晶シリコンで構成した
ＭＯＳトランジスタの場合、多結晶シリコンの粒径が大
きければ、リーク電流の原因となる粒界が少ないことか
ら、下地である二酸化シリコン膜の絶縁不良に依る影響
を或程度軽減することができる。
ＭＯＳトランジスタの場合、多結晶シリコンの粒径が大
きければ、リーク電流の原因となる粒界が少ないことか
ら、下地である二酸化シリコン膜の絶縁不良に依る影響
を或程度軽減することができる。
【０００６】前記したようなことから、例えば、化学気
相堆積（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉ
ｔｉｏｎ：ＣＶＤ）法で形成したシリコン膜をイオン打
ち込みなどでアモルファス化し、適切な条件でアニール
することに依って、ＣＶＤ法で成長した多結晶シリコン
膜よりも大きな粒径をもつシリコン薄膜を得ようとする
努力がなされている。
相堆積（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉ
ｔｉｏｎ：ＣＶＤ）法で形成したシリコン膜をイオン打
ち込みなどでアモルファス化し、適切な条件でアニール
することに依って、ＣＶＤ法で成長した多結晶シリコン
膜よりも大きな粒径をもつシリコン薄膜を得ようとする
努力がなされている。
【０００７】また、基板にパターンを形成することで、
任意の場所で結晶粒が成長する確率を向上させることも
行われている。
任意の場所で結晶粒が成長する確率を向上させることも
行われている。
【０００８】
【発明が解決しようとする課題】従来の技術に依って得
られる結晶粒は、大きいものが得られず、また、大きい
結晶粒を形成する為の手段を採っても、必ずしも大きく
ならないなど、その制御性は良くない。また、大粒径化
する為に複雑な工程が必要となるのでは、好ましくない
のは勿論である。
られる結晶粒は、大きいものが得られず、また、大きい
結晶粒を形成する為の手段を採っても、必ずしも大きく
ならないなど、その制御性は良くない。また、大粒径化
する為に複雑な工程が必要となるのでは、好ましくない
のは勿論である。
【０００９】本発明は、簡単な手段を採ることで、多結
晶シリコンの結晶粒を再現性良く大きくすることを可能
にする。
晶シリコンの結晶粒を再現性良く大きくすることを可能
にする。
【００１０】
【課題を解決するための手段】一般に、アモルファス・
シリコンを再結晶化する場合、アモルファス・シリコン
膜中の残留応力に起因し、基板とアモルファス・シリコ
ン膜との界面に発生する結晶核が成長する形態を採って
進行するものと考えられ、そして、結晶核の発生密度を
低下させれば、比較的大きな結晶が成長する確率が増大
する。
シリコンを再結晶化する場合、アモルファス・シリコン
膜中の残留応力に起因し、基板とアモルファス・シリコ
ン膜との界面に発生する結晶核が成長する形態を採って
進行するものと考えられ、そして、結晶核の発生密度を
低下させれば、比較的大きな結晶が成長する確率が増大
する。
【００１１】また、シリコン結晶の成長について、成長
中に引っ張り応力を加えると格子間シリコンが、そし
て、圧縮応力を加えると空孔がそれぞれ導入されること
が知られている。つまり、再結晶化時に於いては、ガラ
ス基板（ＳｉＯ2 ）とシリコンとの熱膨張差に起因し、
基板とアモルファス・シリコンとの界面には、応力に起
因した過剰なシリコンが存在し、それが結晶核の発生原
因であると考えられている。
中に引っ張り応力を加えると格子間シリコンが、そし
て、圧縮応力を加えると空孔がそれぞれ導入されること
が知られている。つまり、再結晶化時に於いては、ガラ
ス基板（ＳｉＯ2 ）とシリコンとの熱膨張差に起因し、
基板とアモルファス・シリコンとの界面には、応力に起
因した過剰なシリコンが存在し、それが結晶核の発生原
因であると考えられている。
【００１２】本発明では、アモルファス・シリコン薄膜
の上或いは下に引っ張り応力をもつ窒化シリコン膜を形
成し、再結晶化アニールを行うことが基本になってい
る。
の上或いは下に引っ張り応力をもつ窒化シリコン膜を形
成し、再結晶化アニールを行うことが基本になってい
る。
【００１３】窒化シリコン膜は自身の引っ張り応力を緩
和する為、シリコンから格子間シリコンを吸収し、空孔
を提供する性質をもっているので、この性質を利用すれ
ば、アモルファス・シリコンの再結晶化時に界面に於け
る結晶核の発生を抑制して大きな結晶を成長させること
ができる。
和する為、シリコンから格子間シリコンを吸収し、空孔
を提供する性質をもっているので、この性質を利用すれ
ば、アモルファス・シリコンの再結晶化時に界面に於け
る結晶核の発生を抑制して大きな結晶を成長させること
ができる。
【００１４】また、アモルファス・シリコンの固相成長
は、＜１１１＞双晶成長の形態を採って進行するので、
成長が遅い（１１１）面に挟まれた双晶境界をもち、双
晶境界に垂直な＜１１２＞方向に延びた細長の結晶粒が
生成される性質がある。
は、＜１１１＞双晶成長の形態を採って進行するので、
成長が遅い（１１１）面に挟まれた双晶境界をもち、双
晶境界に垂直な＜１１２＞方向に延びた細長の結晶粒が
生成される性質がある。
【００１５】この為、基板上に結晶核発生が遅い窒化シ
リコン膜のストライプ・パターンを形成してから固相成
長を行うと、多結晶シリコンの細長形の結晶粒が前記窒
化シリコン膜のストライプ・パターンを横切る方向、即
ち、結晶粒の細長い方向とストライプ・パターンの短手
方向とが一致する状態に制御して生成させることができ
る。
リコン膜のストライプ・パターンを形成してから固相成
長を行うと、多結晶シリコンの細長形の結晶粒が前記窒
化シリコン膜のストライプ・パターンを横切る方向、即
ち、結晶粒の細長い方向とストライプ・パターンの短手
方向とが一致する状態に制御して生成させることができ
る。
【００１６】ところで、結晶化時に於けるシリコン膜と
二酸化シリコン膜との界面に於ける応力を緩和する為、
ガラス基板（二酸化シリコン膜）上に窒化シリコン膜を
形成することが知られている（要すれば、特開昭６２−
３０３１４号公報、特開平４−２７３４３１号公報、特
開平５−１５２３３４号公報などを参照）。
二酸化シリコン膜との界面に於ける応力を緩和する為、
ガラス基板（二酸化シリコン膜）上に窒化シリコン膜を
形成することが知られている（要すれば、特開昭６２−
３０３１４号公報、特開平４−２７３４３１号公報、特
開平５−１５２３３４号公報などを参照）。
【００１７】この公知技術は、応力に起因する欠陥やク
ラックの発生を抑制すること及びＣＶＤ窒化シリコン膜
からの水素拡散に依る欠陥の水素終端を目的とするもの
である。
ラックの発生を抑制すること及びＣＶＤ窒化シリコン膜
からの水素拡散に依る欠陥の水素終端を目的とするもの
である。
【００１８】本発明に於いては、窒化シリコン膜を用い
る理由は、応力を相殺する為ではなく、応力を加える為
であることに留意する必要がある。欠陥の抑制について
も、過剰な格子間シリコンに起因した欠陥を抑制できる
為、水素を含むＣＶＤ窒化シリコン膜に限らず、直接熱
窒化シリコン膜などを用いることも可能である。
る理由は、応力を相殺する為ではなく、応力を加える為
であることに留意する必要がある。欠陥の抑制について
も、過剰な格子間シリコンに起因した欠陥を抑制できる
為、水素を含むＣＶＤ窒化シリコン膜に限らず、直接熱
窒化シリコン膜などを用いることも可能である。
【００１９】また、アモルファス・シリコン膜上に結晶
核となる窒化シリコン膜や二酸化シリコン膜を分散配置
してから再結晶化アニールを行うことも知られている
（要すれば、特開平４−３６０５１８号公報を参照）。
核となる窒化シリコン膜や二酸化シリコン膜を分散配置
してから再結晶化アニールを行うことも知られている
（要すれば、特開平４−３６０５１８号公報を参照）。
【００２０】この公知技術では、結晶核が発生する領域
以外の領域で核が発生するのを抑制する工夫がなく、そ
して、核発生は応力が大きい基板・薄膜界面で起こるこ
とに対する考慮がされていない。
以外の領域で核が発生するのを抑制する工夫がなく、そ
して、核発生は応力が大きい基板・薄膜界面で起こるこ
とに対する考慮がされていない。
【００２１】本発明に於いては、結晶核が発生する領域
を特定することができるから、結晶の成長方向を制御す
ることが可能である。
を特定することができるから、結晶の成長方向を制御す
ることが可能である。
【００２２】前記したところから、本発明に依るシリコ
ン薄膜の結晶化方法に依れば、 （１）基板（例えばガラス基板１）上に窒化シリコン膜
（例えば窒化シリコン膜２）及びシリコン膜（例えばア
モルファス・シリコン膜など）を順に積層形成してから
アニールを行って前記シリコン膜を多結晶シリコン膜
（例えば多結晶シリコン膜３）に変換する工程が含まれ
てなることを特徴とするか、又は、
ン薄膜の結晶化方法に依れば、 （１）基板（例えばガラス基板１）上に窒化シリコン膜
（例えば窒化シリコン膜２）及びシリコン膜（例えばア
モルファス・シリコン膜など）を順に積層形成してから
アニールを行って前記シリコン膜を多結晶シリコン膜
（例えば多結晶シリコン膜３）に変換する工程が含まれ
てなることを特徴とするか、又は、
【００２３】（２）基板（例えばガラス基板１）上にシ
リコン膜（例えばアモルファス・シリコン膜）及び窒化
シリコン膜（例えば窒化シリコン膜２）を順に積層形成
してからアニールを行ってシリコン膜を多結晶シリコン
膜（例えば多結晶シリコン膜３）に変換する工程が含ま
れてなることを特徴とするか、又は、
リコン膜（例えばアモルファス・シリコン膜）及び窒化
シリコン膜（例えば窒化シリコン膜２）を順に積層形成
してからアニールを行ってシリコン膜を多結晶シリコン
膜（例えば多結晶シリコン膜３）に変換する工程が含ま
れてなることを特徴とするか、又は、
【００２４】（３）基板（例えばガラス基板１）上に窒
化シリコン膜（例えば窒化シリコン膜２）及びシリコン
膜（例えばアモルファス・シリコン膜）及び窒化シリコ
ン膜（例えば窒化シリコン膜２）を順に積層形成してか
らアニールを行って前記シリコン膜を多結晶シリコン膜
に変換する工程が含まれてなることを特徴とするか、又
は、
化シリコン膜（例えば窒化シリコン膜２）及びシリコン
膜（例えばアモルファス・シリコン膜）及び窒化シリコ
ン膜（例えば窒化シリコン膜２）を順に積層形成してか
らアニールを行って前記シリコン膜を多結晶シリコン膜
に変換する工程が含まれてなることを特徴とするか、又
は、
【００２５】（４）前記（１）或いは（２）或いは
（３）に於いて、窒化シリコン膜をパターニングする工
程と、前記窒化シリコン膜に接するシリコン膜の結晶化
が他の部分のシリコン膜の結晶化に比較して遅くなる条
件でアニールを行うことに依って窒化シリコン膜がない
部分から窒化シリコン膜上の部分に向かって多結晶シリ
コンの結晶粒を固相成長させる工程が含まれてなること
を特徴とするか、又は、
（３）に於いて、窒化シリコン膜をパターニングする工
程と、前記窒化シリコン膜に接するシリコン膜の結晶化
が他の部分のシリコン膜の結晶化に比較して遅くなる条
件でアニールを行うことに依って窒化シリコン膜がない
部分から窒化シリコン膜上の部分に向かって多結晶シリ
コンの結晶粒を固相成長させる工程が含まれてなること
を特徴とするか、又は、
【００２６】（５）前記（４）に於いて、作り込むべき
シリコン薄膜ＭＩＳトランジスタの設計を基にしてソー
ス及びドレイン間を横切る粒界の発生を抑制できる形状
及び寸法に窒化シリコン膜をパターニングすることを特
徴とするか、又は、
シリコン薄膜ＭＩＳトランジスタの設計を基にしてソー
ス及びドレイン間を横切る粒界の発生を抑制できる形状
及び寸法に窒化シリコン膜をパターニングすることを特
徴とするか、又は、
【００２７】（６）前記（４）に於いて、作り込むべき
多結晶シリコン・ゲートＭＩＳトランジスタの設計を基
にして多結晶シリコン・ゲートを構成する多結晶シリコ
ンの粒界が素子分離絶縁膜端近傍或いはドレイン側のゲ
ート端近傍に発生することを抑制できる形状及び寸法に
窒化シリコン膜をパターニングすることを特徴とする
か、又は、
多結晶シリコン・ゲートＭＩＳトランジスタの設計を基
にして多結晶シリコン・ゲートを構成する多結晶シリコ
ンの粒界が素子分離絶縁膜端近傍或いはドレイン側のゲ
ート端近傍に発生することを抑制できる形状及び寸法に
窒化シリコン膜をパターニングすることを特徴とする
か、又は、
【００２８】（７）前記（４）に於いて、作り込むべき
多結晶シリコン膜を導体とする回路をもつ半導体装置の
設計を基にして前記半導体装置に於ける信号や電流の伝
搬方向が＜１１１＞方向と一致する形状及び寸法に窒化
シリコン膜をパターニングすることを特徴とするか、又
は、
多結晶シリコン膜を導体とする回路をもつ半導体装置の
設計を基にして前記半導体装置に於ける信号や電流の伝
搬方向が＜１１１＞方向と一致する形状及び寸法に窒化
シリコン膜をパターニングすることを特徴とするか、又
は、
【００２９】（８）前記（１）或いは（２）或いは
（３）或いは（４）或いは（５）或いは（６）或いは
（７）に於いて、窒化シリコン膜へ空孔が導入される効
率を向上する為の過剰な窒素を含有する窒化シリコン膜
を用いることを特徴とする。
（３）或いは（４）或いは（５）或いは（６）或いは
（７）に於いて、窒化シリコン膜へ空孔が導入される効
率を向上する為の過剰な窒素を含有する窒化シリコン膜
を用いることを特徴とする。
【００３０】
【作用】前記手段を採ることに依り、シリコン薄膜の再
結晶化時に結晶核の発生を抑制して大きな結晶を成長さ
せることができ、また、その結晶粒の方向を制御するこ
とが可能であるから、例えばシリコン薄膜ＭＩＳトラン
ジスタを形成する際、結晶粒がソースからドレインの方
向に延び、チャネル領域には粒界が存在しないようにで
き、また、多結晶シリコン・ゲートＭＩＳトランジスタ
を形成する際、多結晶シリコン・ゲートをなすシリコン
薄膜に於ける粒界がドレイン側や素子分離絶縁膜端を回
避できるようにしたり、多結晶シリコン膜を導体とする
回路を形成する際、信号や電流の伝搬方向が＜１１１＞
方向となるようにするなど任意に制御できるから、シリ
コン薄膜を必要とする半導体装置の性能向上に結び付け
ることができる。
結晶化時に結晶核の発生を抑制して大きな結晶を成長さ
せることができ、また、その結晶粒の方向を制御するこ
とが可能であるから、例えばシリコン薄膜ＭＩＳトラン
ジスタを形成する際、結晶粒がソースからドレインの方
向に延び、チャネル領域には粒界が存在しないようにで
き、また、多結晶シリコン・ゲートＭＩＳトランジスタ
を形成する際、多結晶シリコン・ゲートをなすシリコン
薄膜に於ける粒界がドレイン側や素子分離絶縁膜端を回
避できるようにしたり、多結晶シリコン膜を導体とする
回路を形成する際、信号や電流の伝搬方向が＜１１１＞
方向となるようにするなど任意に制御できるから、シリ
コン薄膜を必要とする半導体装置の性能向上に結び付け
ることができる。
【００３１】
【実施例】図１及び図２は本発明に於ける第一実施例の
プロセスを解説する為の工程要所に於ける基体を表す要
部切断側面図であり、以下、これ等の図を参照しつつ説
明する。
プロセスを解説する為の工程要所に於ける基体を表す要
部切断側面図であり、以下、これ等の図を参照しつつ説
明する。
【００３２】図１の（Ａ）参照 １（Ａ）−（１） ＣＶＤ法を適用することに依って、ガラス基板１上に厚
さが例えば５０〔ｎｍ〕乃至６０〔ｎｍ〕である窒化シ
リコン膜２を堆積する。
さが例えば５０〔ｎｍ〕乃至６０〔ｎｍ〕である窒化シ
リコン膜２を堆積する。
【００３３】窒化シリコン膜２は、原料ガスとして、ジ
クロルシラン及びアンモニアを用い、成長温度を例えば
８００〔℃〕程度として熱堆積させる。この際、原料ガ
スの流量比を変えることで、窒化シリコン膜２の組成を
簡単に変えることができ、組成を窒素過剰に制御すると
窒化シリコン膜２の引っ張り応力を強くすることができ
る。
クロルシラン及びアンモニアを用い、成長温度を例えば
８００〔℃〕程度として熱堆積させる。この際、原料ガ
スの流量比を変えることで、窒化シリコン膜２の組成を
簡単に変えることができ、組成を窒素過剰に制御すると
窒化シリコン膜２の引っ張り応力を強くすることができ
る。
【００３４】図１の（Ｂ）参照 １（Ｂ）−（１） 熱ＣＶＤ（ｔｈｅｒｍａｌ ＣＶＤ）法を適用すること
に依って、窒化シリコン膜２上に厚さが例えば１００
〔ｎｍ〕乃至２００〔ｎｍ〕であるアモルファス・シリ
コン膜を堆積する。
に依って、窒化シリコン膜２上に厚さが例えば１００
〔ｎｍ〕乃至２００〔ｎｍ〕であるアモルファス・シリ
コン膜を堆積する。
【００３５】アモルファス・シリコン膜は、原料ガスと
して、ジシラン（Ｓｉ2 Ｈ6 ）を用い、成長温度を例え
ば５００〔℃〕程度として堆積させる。
して、ジシラン（Ｓｉ2 Ｈ6 ）を用い、成長温度を例え
ば５００〔℃〕程度として堆積させる。
【００３６】図２参照 ２−（１） 温度を例えば６００〔℃〕〜９００〔℃〕として結晶化
アニールを行って、アモルファス・シリコン膜を多結晶
シリコン膜３に変換する。
アニールを行って、アモルファス・シリコン膜を多結晶
シリコン膜３に変換する。
【００３７】この場合、窒化シリコン膜２側から空孔が
アモルファス・シリコン膜側に拡散し、アモルファス・
シリコン膜側からシリコンが窒化シリコン膜２に拡散す
ることで、界面付近に於ける結晶核の発生が抑制される
ので、得られる多結晶シリコン膜３の粒径は大きなもの
となる。
アモルファス・シリコン膜側に拡散し、アモルファス・
シリコン膜側からシリコンが窒化シリコン膜２に拡散す
ることで、界面付近に於ける結晶核の発生が抑制される
ので、得られる多結晶シリコン膜３の粒径は大きなもの
となる。
【００３８】図３及び図４は本発明の第二実施例のプロ
セスを解説する為の工程要所に於ける基体を表す要部切
断側面図であり、以下、これ等の図を参照しつつ説明す
る。
セスを解説する為の工程要所に於ける基体を表す要部切
断側面図であり、以下、これ等の図を参照しつつ説明す
る。
【００３９】図３の（Ａ）参照 ３（Ａ）−（１） ＣＶＤ法を適用することに依って、ガラス基板１上に厚
さが例えば５０〔ｎｍ〕乃至６０〔ｎｍ〕である窒化シ
リコン膜２を堆積する。
さが例えば５０〔ｎｍ〕乃至６０〔ｎｍ〕である窒化シ
リコン膜２を堆積する。
【００４０】図３の（Ｂ）参照 ３（Ｂ）−（１） リソグラフィ技術に於けるレジスト・プロセス、及び、
エッチング・ガスを例えば（ＣＦ4 ＋Ｏ2 ）ガスとする
ドライ・エッチング法を適用することに依り、窒化シリ
コン膜２のパターニングを行って、能動領域となるべき
部分に在るものを残し、他を除去する。
エッチング・ガスを例えば（ＣＦ4 ＋Ｏ2 ）ガスとする
ドライ・エッチング法を適用することに依り、窒化シリ
コン膜２のパターニングを行って、能動領域となるべき
部分に在るものを残し、他を除去する。
【００４１】図４の（Ａ）参照 ４（Ａ）−（１） 熱ＣＶＤ法を適用することに依り、窒化シリコン膜２上
に厚さ例えば１００〔ｎｍ〕乃至２００〔ｎｍ〕である
アモルファス・シリコン膜を堆積する。このアモルファ
ス・シリコン膜の堆積には、第一実施例と全く同じ技法
を適用して良い。
に厚さ例えば１００〔ｎｍ〕乃至２００〔ｎｍ〕である
アモルファス・シリコン膜を堆積する。このアモルファ
ス・シリコン膜の堆積には、第一実施例と全く同じ技法
を適用して良い。
【００４２】図４の（Ｂ）参照 ４（Ｂ）−（１） 温度を例えば６００〔℃〕〜９００〔℃〕として結晶化
アニールを行って、アモルファス・シリコン膜を多結晶
シリコン膜３に変換する。窒化シリコン膜２上では、結
晶核の発生が抑制されるので、結晶化は窒化シリコン膜
２が除去されて表出されたガラス基板１に接しているア
モルファス・シリコン膜の部分から始まって窒化シリコ
ン膜２上に延び、そこでは結晶粒が大きくなる。
アニールを行って、アモルファス・シリコン膜を多結晶
シリコン膜３に変換する。窒化シリコン膜２上では、結
晶核の発生が抑制されるので、結晶化は窒化シリコン膜
２が除去されて表出されたガラス基板１に接しているア
モルファス・シリコン膜の部分から始まって窒化シリコ
ン膜２上に延び、そこでは結晶粒が大きくなる。
【００４３】本発明に依って、シリコン薄膜ＭＩＳトラ
ンジスタを作り込む為の多結晶シリコン膜を得ようとす
る場合には、シリコン薄膜の結晶化を行う段階で、予め
シリコン薄膜ＭＩＳトランジスタの設計事項を想定して
窒化シリコン膜の形状や寸法などを選択し、結晶粒がソ
ースからドレインの方向に延び、チャネル領域には粒界
が存在しないようにすると良い。
ンジスタを作り込む為の多結晶シリコン膜を得ようとす
る場合には、シリコン薄膜の結晶化を行う段階で、予め
シリコン薄膜ＭＩＳトランジスタの設計事項を想定して
窒化シリコン膜の形状や寸法などを選択し、結晶粒がソ
ースからドレインの方向に延び、チャネル領域には粒界
が存在しないようにすると良い。
【００４４】また、前記同様の手段で、多結晶シリコン
・ゲートＭＩＳトランジスタを製造する際、絶縁不良な
どが発生し易い素子分離絶縁膜端近傍やドレイン側のゲ
ート端近傍に粒界が存在しないように結晶粒を制御する
と良い。
・ゲートＭＩＳトランジスタを製造する際、絶縁不良な
どが発生し易い素子分離絶縁膜端近傍やドレイン側のゲ
ート端近傍に粒界が存在しないように結晶粒を制御する
と良い。
【００４５】多結晶シリコン・ゲートＭＩＳトランジス
タの場合、ゲート絶縁膜に窒化シリコン膜や酸化窒化シ
リコン膜を用いていれば、能動領域となる結晶粒を制御
することは容易である。
タの場合、ゲート絶縁膜に窒化シリコン膜や酸化窒化シ
リコン膜を用いていれば、能動領域となる結晶粒を制御
することは容易である。
【００４６】然しながら、ゲート絶縁膜に二酸化シリコ
ン膜を用いている場合、本発明を適用することは困難で
ある。
ン膜を用いている場合、本発明を適用することは困難で
ある。
【００４７】そのような場合には、アモルファス・シリ
コン膜上に窒化シリコン膜を形成することで、成長核の
発生を抑制すると良い。
コン膜上に窒化シリコン膜を形成することで、成長核の
発生を抑制すると良い。
【００４８】例えば、図１乃至図４に見られる窒化シリ
コン膜２をアモルファス・シリコン膜上に形成し、昇温
が表面側から起こるレーザ・アニール法或いはラピッド
・サーマル・アニール法などを適用する。
コン膜２をアモルファス・シリコン膜上に形成し、昇温
が表面側から起こるレーザ・アニール法或いはラピッド
・サーマル・アニール法などを適用する。
【００４９】
【発明の効果】本発明に依るシリコン薄膜の結晶化方法
に於いては、基板上に窒化シリコン膜及びシリコン膜の
少なくとも一部が接するように形成してからアニールを
行って前記シリコン膜を多結晶シリコン膜に変換するよ
うにしている。
に於いては、基板上に窒化シリコン膜及びシリコン膜の
少なくとも一部が接するように形成してからアニールを
行って前記シリコン膜を多結晶シリコン膜に変換するよ
うにしている。
【００５０】前記構成を採ることに依り、シリコン薄膜
の再結晶化時に結晶核の発生を抑制して大きな結晶を成
長させることができ、また、その結晶粒の方向を制御す
ることが可能であるから、例えばシリコン薄膜ＭＩＳト
ランジスタを製造する際、結晶粒がソースからドレイン
の方向に延び、チャネル領域には粒界が存在しないよう
にでき、また、多結晶シリコン・ゲートＭＩＳトランジ
スタを製造する際、多結晶シリコン・ゲートをなすシリ
コン薄膜に於ける粒界がドレイン側や素子分離絶縁膜端
を回避できるようにしたり、多結晶シリコン膜を導体と
する回路を形成する際、信号や電流の伝搬方向が＜１１
１＞方向となるようにするなど任意に制御できるから、
シリコン薄膜を必要とする半導体装置の性能向上に結び
付けることができる。
の再結晶化時に結晶核の発生を抑制して大きな結晶を成
長させることができ、また、その結晶粒の方向を制御す
ることが可能であるから、例えばシリコン薄膜ＭＩＳト
ランジスタを製造する際、結晶粒がソースからドレイン
の方向に延び、チャネル領域には粒界が存在しないよう
にでき、また、多結晶シリコン・ゲートＭＩＳトランジ
スタを製造する際、多結晶シリコン・ゲートをなすシリ
コン薄膜に於ける粒界がドレイン側や素子分離絶縁膜端
を回避できるようにしたり、多結晶シリコン膜を導体と
する回路を形成する際、信号や電流の伝搬方向が＜１１
１＞方向となるようにするなど任意に制御できるから、
シリコン薄膜を必要とする半導体装置の性能向上に結び
付けることができる。
【図１】本発明に於ける第一実施例のプロセスを解説す
る為の工程要所に於ける基体を表す要部切断側面図であ
る。
る為の工程要所に於ける基体を表す要部切断側面図であ
る。
【図２】本発明に於ける第一実施例のプロセスを解説す
る為の工程要所に於ける基体を表す要部切断側面図であ
る。
る為の工程要所に於ける基体を表す要部切断側面図であ
る。
【図３】本発明の第二実施例のプロセスを解説する為の
工程要所に於ける基体を表す要部切断側面図である。
工程要所に於ける基体を表す要部切断側面図である。
【図４】本発明の第二実施例のプロセスを解説する為の
工程要所に於ける基体を表す要部切断側面図である。
工程要所に於ける基体を表す要部切断側面図である。
１ ガラス基板 ２ 窒化シリコン膜 ３ 多結晶シリコン膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/12 Ｒ 29/786 21/336
Claims (8)
- 【請求項１】基板上に窒化シリコン膜及びシリコン膜を
順に積層形成してからアニールを行って前記シリコン膜
を多結晶シリコン膜に変換する工程が含まれてなること
を特徴とするシリコン薄膜の結晶化方法。 - 【請求項２】基板上にシリコン膜及び窒化シリコン膜を
順に積層形成してからアニールを行ってシリコン膜を多
結晶シリコン膜に変換する工程が含まれてなることを特
徴とするシリコン薄膜の結晶化方法。 - 【請求項３】基板上に窒化シリコン膜及びシリコン膜及
び窒化シリコン膜を順に積層形成してからアニールを行
って前記シリコン膜を多結晶シリコン膜に変換する工程
が含まれてなることを特徴とするシリコン薄膜の結晶化
方法。 - 【請求項４】窒化シリコン膜をパターニングする工程
と、 前記窒化シリコン膜に接するシリコン膜の結晶化が他の
部分のシリコン膜の結晶化に比較して遅くなる条件でア
ニールを行うことに依って窒化シリコン膜がない部分か
ら窒化シリコン膜上の部分に向かって多結晶シリコンの
結晶粒を固相成長させる工程が含まれてなることを特徴
とする請求項１或いは２或いは３記載のシリコン薄膜の
結晶化方法。 - 【請求項５】作り込むべきシリコン薄膜ＭＩＳトランジ
スタの設計を基にしてソース及びドレイン間を横切る粒
界の発生を抑制できる形状及び寸法に窒化シリコン膜を
パターニングすることを特徴とする請求項４記載のシリ
コン薄膜の結晶化方法。 - 【請求項６】作り込むべき多結晶シリコン・ゲートＭＩ
Ｓトランジスタの設計を基にして多結晶シリコン・ゲー
トを構成する多結晶シリコンの粒界が素子分離絶縁膜端
近傍或いはドレイン側のゲート端近傍に発生することを
抑制できる形状及び寸法に窒化シリコン膜をパターニン
グすることを特徴とする請求項４記載のシリコン薄膜の
結晶化方法。 - 【請求項７】作り込むべき多結晶シリコン膜を導体とす
る回路をもつ半導体装置の設計を基にして前記半導体装
置に於ける信号や電流の伝搬方向が＜１１１＞方向と一
致する形状及び寸法に窒化シリコン膜をパターニングす
ることを特徴とする請求項４記載のシリコン薄膜の結晶
化方法。 - 【請求項８】窒化シリコン膜へ空孔が導入される効率を
向上する為の過剰な窒素を含有する窒化シリコン膜を用
いることを特徴とする請求項１或いは２或いは３或いは
４或いは５或いは６或いは７記載のシリコン薄膜の結晶
化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23985894A JPH08107066A (ja) | 1994-10-04 | 1994-10-04 | シリコン薄膜の結晶化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23985894A JPH08107066A (ja) | 1994-10-04 | 1994-10-04 | シリコン薄膜の結晶化方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08107066A true JPH08107066A (ja) | 1996-04-23 |
Family
ID=17050933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23985894A Withdrawn JPH08107066A (ja) | 1994-10-04 | 1994-10-04 | シリコン薄膜の結晶化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08107066A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6528397B1 (en) | 1997-12-17 | 2003-03-04 | Matsushita Electric Industrial Co., Ltd. | Semiconductor thin film, method of producing the same, apparatus for producing the same, semiconductor device and method of producing the same |
-
1994
- 1994-10-04 JP JP23985894A patent/JPH08107066A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6528397B1 (en) | 1997-12-17 | 2003-03-04 | Matsushita Electric Industrial Co., Ltd. | Semiconductor thin film, method of producing the same, apparatus for producing the same, semiconductor device and method of producing the same |
| US6806498B2 (en) | 1997-12-17 | 2004-10-19 | Matsushita Electric Industrial Co., Ltd. | Semiconductor thin film, method and apparatus for producing the same, and semiconductor device and method of producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6403497B1 (en) | Method of manufacturing semiconductor device by two stage heating of deposited noncrystalline semiconductor | |
| KR100516339B1 (ko) | 반도체 장치 및 그 제조 공정 | |
| US7528424B2 (en) | Integrated circuitry | |
| JP2012231165A (ja) | シリコン−オン−インシュレーター構造及びバルク基板に対するＳｉＧｅの堆積 | |
| US5322807A (en) | Method of making thin film transistors including recrystallization and high pressure oxidation | |
| JP3240719B2 (ja) | 半導体薄膜結晶の成長方法 | |
| JPH08107066A (ja) | シリコン薄膜の結晶化方法 | |
| JPH06232402A (ja) | 薄膜半導体装置の製造方法 | |
| KR100695144B1 (ko) | 단결정 실리콘 기판 및 그 제조방법 | |
| JPH09139360A (ja) | 半導体素子の金属配線形成方法 | |
| US7169714B2 (en) | Method and structure for graded gate oxides on vertical and non-planar surfaces | |
| JP3157280B2 (ja) | 半導体装置の製造方法 | |
| KR960004902B1 (ko) | 다결정 실리콘 박막 제조방법 | |
| JPH05102035A (ja) | 半導体結晶の成長方法 | |
| JP2001102555A (ja) | 半導体装置、薄膜トランジスタ及びそれらの製造方法 | |
| JP2592984B2 (ja) | シリコン薄膜の製造方法 | |
| JPH0547660A (ja) | 半導体薄膜の固相成長方法 | |
| JP2807296B2 (ja) | 半導体単結晶層の製造方法 | |
| JP3216318B2 (ja) | 半導体結晶の成長方法 | |
| JPH05335234A (ja) | 半導体基板の製造方法 | |
| JPH06196704A (ja) | 薄膜半導体装置 | |
| JPH0845837A (ja) | 多結晶半導体膜の製造方法 | |
| JPH08316305A (ja) | 半導体基板およびその製造方法 | |
| JPH1064816A (ja) | 半導体装置の製造方法 | |
| JPH03132074A (ja) | 薄膜の製造方法及び薄膜トランジスターの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020115 |