JPH0955377A

JPH0955377A - 素子分離方法

Info

Publication number: JPH0955377A
Application number: JP20448795A
Authority: JP
Inventors: Tetsuo Gocho; 哲雄牛膓
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1995-08-10
Filing date: 1995-08-10
Publication date: 1997-02-25

Abstract

(57)【要約】【課題】ポリシリコン・パッドＬＯＣＯＳ法における
フィールド酸化膜６のエッジ・プロファイルを改善し、
接合リークを低減させる。【解決手段】Ｓｉ基板１の選択酸化マスクＭ１を構成
するポリシリコン膜パターン３ａが選択酸化中に再結晶
化を起こさない様、ポリシリコン膜３に予め選択酸化温
度以上の温度を経るような熱履歴を与えておく。すなわ
ち、選択酸化を１１００℃で行うのであれば、少なくと
も１１００℃の温度でポリシリコン膜３を成膜するか、
あるいは低温にて成膜したポリシリコン膜もしくはアモ
ルファス・シリコン膜を少なくとも１１００℃の温度で
アニールする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体デバイスの製
造に適用される素子分離方法に関し、特に素子分離領域
のエッジ・プロファイルを改善する方法に関する。

【０００２】

【従来の技術】シリコン（Ｓｉ）基板上において多数の
素子形成領域を互いに電気的に分離するための素子分離
領域、いわゆるフィールド酸化膜（ＳｉＯｘ）を形成す
る素子分離技術は、半導体デバイス製造の基礎となるプ
ロセス技術のひとつである。たとえば、大容量メモリ・
デバイスにおいては、フィールド酸化膜の幅（すなわち
素子分離幅）が実質的にメモル・セルの寸法、ひいては
集積度を決定する要因となっている。また、フィールド
酸化膜は、そのエッジ部における電界集中、あるいはそ
の形成時に生じた基板残留ストレスに起因する接合リー
ク電流等、回路特性にも大きな影響を与える。したがっ
て素子分離技術は、寸法、形状、回路特性等のあらゆる
観点から検討される必要がある。

【０００３】素子分離方法としては、従来よりＬＯＣＯ
Ｓ（LOCal Oxidation of Silicon）法が広く用いられて
いる。これは、Ｓｉ基板上に薄いパッド酸化膜（ＳｉＯ
ｘ）を介して選択的に窒化シリコン膜からなるマスクを
形成した状態で、該Ｓｉ基板の熱酸化を行い、フィール
ド酸化膜（ＳｉＯｘ）を形成する方法である。上記パッ
ド酸化膜は、Ｓｉ基板と窒化シリコン膜（ＳｉＮ）との
間の応力を緩和するために設けられている。

【０００４】しかし、ＬＯＣＯＳ法ではこのパッド酸化
膜が存在するために、フィールド酸化膜のエッジが窒化
シリコン膜の下へ入り込んで遷移領域が形成され、素子
形成領域とフィールド酸化膜との間の境界が不明瞭とな
る。この遷移領域は、その断面形状にちなんでバーズ・
ビーク（鳥の嘴）と呼ばれている。大容量メモリ・デバ
イスでは、フィールド酸化膜にも最小加工寸法が適用さ
れているので、バーズ・ビークによりフィールド酸化膜
の寸法変換差が拡大することは、高集積化の妨げとな
る。また、ＭＯＳトランジスタのドレイン電流を予測し
難くする原因ともなる。

【０００５】バーズビーク長を縮小するには、パッド酸
化膜の膜厚とフィールド酸化量の低減が有効であること
が一般に知られている。しかしながら、これらの対策で
はストレスによる結晶欠陥をシリコン基板内に発生させ
易く、リーク電流を増大させてたとえばＤＲＡＭのデー
タ保持時間を劣化させる等の問題を生ずる。

【０００６】かかる問題を解決するための改良法のひと
つとして、ポリシリコン・パッドＬＯＣＯＳ法（ＰＰＬ
法）が提案されている。ＰＰＬ法とは、上記パッド酸化
膜と窒化シリコン膜との間にさらにポリシリコン膜を挟
んだ選択酸化マスクを用いる方法であり、ＳＲＡＭやＡ
ＳＩＣ用メモリ等の半導体デバイスの製造に既に導入さ
れている。この方法を、図１０ないし図１４を参照しな
がら説明する。

【０００７】図１０は、Ｓｉ基板２１上に薄いパッド酸
化膜２２（ＳｉＯｘ）を介してポリシリコン膜２３（ｐ
ｏｌｙＳｉ）を積層した状態を示す。このポリシリコン
膜２３は、たとえばＳｉＨ₄ を原料ガスとして６００℃
近傍の基板加熱温度にてＬＰＣＶＤを行うことにより成
膜される。このポリシリコン膜２３の上に、さらに図１
１に示されるような窒化シリコン膜２４（ＳｉＮ）を積
層する。続いて、図１２に示されるように、レジスト・
パターン２５（ＰＲ）をマスクとして上記窒化シリコン
膜２４とポリシリコン膜２３とパッド酸化膜２２とをパ
ターニングする。このようにして形成された窒化シリコ
ン膜パターン２４ａ、ポリシリコン膜パターン２３ａ、
およびパッド酸化膜パターン２２ａの三者が選択酸化マ
スクＭ２を構成する。

【０００８】この選択酸化マスクＭ２を介してシリコン
基板２１の選択酸化を行うと、図１３に示されるような
フィールド酸化膜２６（ＳｉＯｘ）が形成される。この
フィールド酸化膜２６のエッジ部には、上下２段に分か
れたバーズビーク２７_U ，２７_L が形成される。かかる
ＰＰＬ法で形成されるバーズビーク２７_U ，２７_L は、
ＬＯＣＯＳ法で形成されるものに比べて長さが短い。な
お、この選択酸化は、９５０℃程度の温度でも進行する
が、近年では更なるバーズビークの抑制を目的として１
１００℃以上の高温領域で行われることもある。

【０００９】

【発明が解決しようとする課題】ところで、Ｓｉ基板の
酸化反応が反応律速領域から拡散律速領域へ移行する臨
界点は１０００〜１０５０℃付近にあり、前述の高温領
域における選択酸化ではＳｉ−ＳｉＯｘ界面における粘
性流動が促進されてバーズビークが縮小されるものと考
えられている。しかし、かかる高温領域では同時にポリ
シリコンの再結晶化も進行し、図１３に示される段階で
は、ポリシリコン膜パターン２３ａは大粒径ポリシリコ
ン膜パターン２３ｂに変化する。

【００１０】かかる再結晶化は、フィールド酸化膜２６
のエッジ・プロファイルに影響を及ぼす。図１４は、選
択酸化マスクＭ２を除去した後の基体の状態を示してお
り、（ａ）は断面図、（ｂ）は斜視図である。この斜視
図に示されるように、フィールド酸化膜２６のエッジ・
プロファイルには不規則な凹凸が生じ易い。これは、ポ
リシリコン膜パターン２３ｂの内部で結晶粒の面方位が
一定しておらず、かつ、該ポリシリコン膜パターン２３
ｂのエッジ部におけるフィールド酸化膜２６の成長速度
がこの面方位に依存して局部的に変動するためである。
この凹凸は、ポリシリコン膜パターン２３ｂの結晶粒が
大きく成長するほど顕著となる。また、この結晶粒の成
長は、成膜時の温度と選択酸化時の温度の差が大きいほ
ど顕著となる。

【００１１】上述のような凹凸は、ナロー・チャネル耐
性、パンチスルー耐性、接合リーク耐性を劣化させる原
因となるので、今後より一層の微細化，高集積化が進行
した半導体デバイスにおいてはその解消が不可欠であ
る。そこで本発明は、ＰＰＬ法においても、ポリシリコ
ン膜の再結晶化に起因するフィールド酸化膜のエッジ・
プロファイルの劣化を抑制することが可能な素子分離方
法を提供することを目的とする。

【００１２】

【課題を解決するための手段】本発明の素子分離方法
は、上述の目的を達成するために提案されるものであ
り、ＰＰＬ法において選択酸化マスクの構成材料として
用いられるポリシリコン膜の選択酸化中の再結晶化を防
止するために、前記選択酸化時の基板加熱温度と少なく
とも同じ温度を経るような熱履歴を、選択酸化前にポリ
シリコン膜に対して与えるものである。

【００１３】かかる熱履歴は、選択酸化より以前であれ
ば、（ａ）前記ポリシリコン膜の成膜時、（ｂ）前記ポ
リシリコン膜の成膜後、のいずれの段階で与えても良
い。上記（ａ）の場合の具体的手段としては、選択酸化
時の基板加熱温度、もしくはそれ以上の温度でポリシリ
コン膜の気相成長を行うことが挙げられる。このとき、
ポリシリコン膜の表面モホロジーを改善するために、予
め下地膜としてアモルファス・シリコン膜をパッド酸化
膜の上に形成しておくことが、特に好適である。一方、
上記（ｂ）の具体的手段としては、従来と同等の低温領
域で多結晶状ないし非晶質状のシリコン膜を成膜した
後、選択酸化時の基板加熱温度、もしくはそれ以上の温
度でアニールを行うことが挙げられる。

【００１４】

【発明の実施の形態】選択酸化時の基板加熱温度、もし
くはそれ以上の温度で成膜されたポリシリコン膜、ある
いは低温成膜後であっても同様の温度でのアニールを一
旦経た多結晶状ないし非晶質状のシリコン膜は、後工程
における選択酸化がその温度以下で行われる限り、選択
酸化中に再結晶化を起こすことがない。したがって、本
発明によれば、エッジ・プロファイルの滑らかな素子分
離領域（フィールド酸化膜）を形成し、これによりナロ
ー・チャネル耐性、パンチスルー耐性、接合リーク耐性
等、半導体デバイスの回路特性を改善することができ
る。

【００１５】なお、本発明はシリコン基板の選択酸化中
におけるポリシリコン膜の再結晶化を防止するものであ
るから、ポリシリコン膜に対しては選択酸化時の基板加
熱温度と同じ温度で熱履歴が与えられれば実用上は十分
である。しかし、これよりも高い温度を採用する場合、
その温度の上限はシリコン基板の耐熱温度により自ずと
制限される。

【００１６】

【実施例】以下、本発明の具体的な実施例について説明
する。

【００１７】実施例１本実施例では、選択酸化マスクを構成するポリシリコン
膜のＣＶＤ成膜温度と選択酸化温度とを、共に１１００
℃とした。本発明のプロセスを、図１ないし図５を参照
しながら説明する。

【００１８】まず、図１に示されるように、Ｓｉ基板１
上に厚さ約５ｎｍのパッド酸化膜２（ＳｉＯｘ）と、厚
さ約４８ｎｍのポリシリコン膜３（ｐｏｌｙＳｉ）とを
順次積層した。ここで、上記パッド酸化膜２は、たとえ
ば８５０℃でパイロジェニック酸化を行うことにより形
成した。また、上記ポリシリコン膜３はＬＰＣＶＤ法に
より、一例としてＳｉＨ₄ 流量１００ＳＣＣＭＨｅ流量２０００ＳＣＣＭ圧力３０Ｐａ基板加熱温度１１００ ℃ なる条件で成膜した。上記基板加熱温度は、従来の一般
的なポリシリコン膜の成膜温度（６００℃近傍）よりも
はるかに高く、この時点でかなりの程度まで結晶粒成長
が完了している。

【００１９】次に、図２に示されるように、上記ポリシ
リコン膜３の上に厚さ約１００ｎｍ窒化シリコン膜４
（ＳｉＮ）を成膜した。この窒化シリコン膜４の成膜条
件は、従来からの典型的な条件で良く、たとえば次のよ
うなＬＰＣＶＤ条件ＳｉＨ₂ Ｃｌ₂ 流量５０ＳＣＣＭＮＨ₃ 流量２００ＳＣＣＭ圧力７０Ｐａ基板加熱温度７６０ ℃ を採用した。

【００２０】次に、図３に示されるように、上記窒化シ
リコン膜４の上に通常のフォトリソグラフィ技術により
レジスト・パターン５（ＰＲ）を形成した。このレジス
ト・パターンの開口幅はたとえば０．４μｍとした。続
いて、上記レジスト・パターン５をマスクとして上記窒
化シリコン膜４、ポリシリコン膜３、パッド酸化膜２を
一括してドライエッチングした。このエッチングは、マ
グネトロンＲＩＥ装置を用い、たとえば下記の条件ｃ−Ｃ₄ Ｆ₈ 流量５ＳＣＣＭＯ₂ 流量４ＳＣＣＭＡｒ流量１００ＳＣＣＭ圧力２．７ＰａＲＦパワー１０００Ｗ（１３．５６ＭＨｚ）基板加熱温度３０ ℃ で行った。これにより、窒化シリコン膜パターン４ａ、
ポリシリコン膜パターン３ａ、パッド酸化膜パターン２
ａからなる選択酸化マスクＭ１を形成した。

【００２１】次に、この選択酸化マスクＭ１を介してＳ
ｉ基板１の選択酸化を行い、図４に示されるようなフィ
ールド酸化膜６（ＳｉＯｘ）を形成した。このフィール
ド酸化膜６には、上下２段にバーズビーク７_U ，７_L が
発生しているが、これらバーズビーク７_U ，７_L の長さ
は、従来のＬＯＣＯＳ法で発生するものよりもはるかに
短い。上記フィールド酸化膜６の幅、すなわち素子分離
幅は、約０．５μｍであった。

【００２２】次に、熱リン酸溶液処理を行って窒化シリ
コン膜パターン４ａを除去し、水酸化カリウム溶液処理
を行ってポリシリコン膜パターン３ａを除去し、さらに
希フッ酸溶液処理を行ってパッド酸化膜パターン２ａを
除去した。このようにして選択酸化マスクＭ１を除去し
た段階における基体の断面図を図５（ａ）に、また斜視
図を図５（ｂ）に示す。特に図５（ｂ）より明らかなよ
うに、フィールド酸化膜６のエッジ・プロファイルは滑
らかであり、従来問題となっていたような凹凸は観察さ
れなかった。これは、ポリシリコン成膜時と選択酸化時
の基板加熱温度を等しくしたために、選択酸化時におけ
るポリシリコン膜パターン３ａの再結晶化を抑制するこ
とができたからである。

【００２３】このようにして形成されたフィールド酸化
膜６はまた、従来のＰＰＬ法により形成された素子分離
長の等しいフィールド酸化膜に比べ、回路特性の向上を
もたらした。たとえば、このフィールド酸化膜６を挟む
両側の素子形成領域に１０²¹/cm³ のオーダーで砒素
（Ａｓ）を含むｎ⁺ 型の不純物拡散領域を形成し、該フ
ィールド酸化膜６の直下には１０¹⁸／ｃｍ³ のオーダー
でホウ素（Ｂ）を含むｐ⁺ のチャネル・ストップ領域を
形成して接合リーク電流を測定したところ、結果は良好
であり、単位ペリフェリ長あたりのリーク電流は従来の
１００ＦＡ／μｍに比べ、１ＦＡ／μｍに改善された。

【００２４】実施例２前述の実施例１では、パッド酸化膜２上に直接に高温プ
ロセスにてポリシリコン膜３を形成したが、本実施例で
はポリシリコン膜の成膜前に薄いアモルファス・シリコ
ン膜を成膜した。

【００２５】すなわち、図６に示されるように、パッド
酸化膜２の上にはまず、厚さ約４ｎｍのアモルファス・
シリコン膜８（ａ−Ｓｉ：Ｈ）をＬＰＣＶＤにより成膜
した。このときの成膜条件は、たとえばＳｉＨ₄ 流量５００ＳＣＣＭＨｅ流量３０ＳＣＣＭ圧力２６６Ｐａ基板加熱温度５５０ ℃ とした。

【００２６】次に、実施例１で上述したごとく、１１０
０℃におけるＬＰＣＶＤを行い、図７に示されるごと
く、厚さ約４４ｎｍのポリシリコン膜９を形成した。こ
のとき、アモルファス・シリコンの結晶化も同時に進行
してポリシリコンに変化するため、最終的にはパッド酸
化膜２の上にポリシリコン膜９の単層膜が形成されるこ
とになる。このようにして形成されたポリシリコン膜９
の表面モホロジーは、高温プロセスによりパッド酸化膜
２上に直接形成された実施例１のポリシリコン膜３のそ
れに比べて改善されていた。

【００２７】この後の窒化シリコン膜の成膜工程、パタ
ーニングによる選択酸化マスクの形成工程、選択酸化工
程は、すべて実施例１で上述したとおりである。本実施
例では、ポリシリコン膜９のＬＰＣＶＤ温度とシリコン
基板１の選択酸化温度とが等しいため、選択酸化時にお
けるポリシリコン膜９の再結晶化が抑制され、エッジ・
プロファイルが良好で、回路特性の向上をもたらすフィ
ールド酸化膜を形成することができた。

【００２８】実施例３本実施例では、低温領域で成膜したポリシリコン膜を、
選択酸化前に高温領域にてアニールした。

【００２９】すなわち、図８に示されるように、パッド
酸化膜２の上にはまず、厚さ約４８ｎｍのポリシリコン
膜１０（ｐｏｌｙＳｉ）をＬＰＣＶＤにより成膜した。
このときの成膜条件は従来のＰＰＬ法と同じであり、た
とえばＳｉＨ₄ 流量５００ＳＣＣＭＨｅ流量３０ＳＣＣＭ圧力２６６Ｐａ基板加熱温度６１０ ℃ とした。このポリシリコン膜１０は、結晶粒径が比較的
小さい。

【００３０】次に、たとえばＮ₂ 雰囲気中、１１００
℃，３０分間のアニールを行った。この結果、図９に示
されるように、ポリシリコン膜１０は大粒径のポリシリ
コン膜１１に変化した。この大粒径のポリシリコン膜１
１は、実施例１において最初から高温プロセスで成膜さ
れたポリシリコン膜３に比べて粒径が大きく、また表面
モホロジーも改善されていた。

【００３１】この後の窒化シリコン膜の成膜工程、パタ
ーニングによる選択酸化マスクの形成工程、選択酸化工
程は、すべて実施例１で上述したとおりである。本実施
例では、選択酸化前にポリシリコン膜１０が同じ温度に
おけるアニールを経て大粒径化されているため、選択酸
化時における再結晶化が抑制された。この結果、エッジ
・プロファイルが良好で、回路特性の向上をもたらすフ
ィールド酸化膜を形成することができた。

【００３２】以上、３例の実施例を挙げて説明したが、
本発明はこれらの実施例に何ら限定されるものではな
い。たとえば、上述の実施例３では、低温成膜された小
粒径のポリシリコン膜を高温アニールにより大粒径のポ
リシリコン膜に変化させたが、アモルファス・シリコン
膜を高温アニールにより大粒径のポリシリコン膜に変化
させても良い。この他、各膜の厚さ、成膜条件、エッチ
ング条件等の細部は適宜変更・選択が可能である。

【００３３】

【発明の効果】以上の説明からも明らかなように、本発
明によれば、ＰＰＬ法で問題となっていたポリシリコン
膜の再結晶化に起因するフィールド酸化膜のエッジ・プ
ロファイルを改善することができる。したがって、バー
ズビークを縮小できるＰＰＬ法の本来のメリットに加
え、素子形成領域に形成される半導体デバイスの回路特
性を向上させることができる。本発明は、半導体デバイ
スの微細化、高集積化、高信頼化に大きく貢献するもの
である。

【図面の簡単な説明】

【図１】本発明を適用したＰＰＬ法のプロセス例におい
て、Ｓｉ基板上にパッド酸化膜を介してポリシリコン膜
を高温成膜した状態を示す模式的断面図である。

【図２】図１のポリシリコン膜上に窒化シリコン膜を成
膜した状態を示す模式的断面図である。

【図３】図２の窒化シリコン膜およびポリシリコン膜を
パターニングして選択酸化マスクを形成した状態を示す
模式的断面図である。

【図４】図３のＳｉ基板の選択酸化を行って素子分離領
域を形成した状態を示す模式的断面図である。

【図５】選択酸化マスクを除去した状態を示す図であっ
て、（ａ）はその模式的断面図、（ｂ）はその斜視図で
ある。

【図６】本発明を適用したＰＰＬ法の他のプロセス例に
おいて、アモルファス・シリコン膜の成膜工程を示す模
式的断面図である。

【図７】図６のアモルファス・シリコン膜上にポリシリ
コン膜の高温成膜を行い、全体をポリシリコン膜とした
状態を示す模式的断面図である。

【図８】本発明を適用したＰＰＬ法のさらに他のプロセ
ス例において、ポリシリコン膜の低温成膜を行った状態
を示す模式的断面図である。

【図９】図８のポリシリコン膜の大粒径化アニールを行
った状態を示す模式的断面図である。

【図１０】従来のＰＰＬ法において、Ｓｉ基板上にパッ
ド酸化膜を介してポリシリコン膜を低温成膜した状態を
示す模式的断面図である。

【図１１】図１０のポリシリコン膜上に窒化シリコン膜
を成膜した状態を示す模式的断面図である。

【図１２】図１１の窒化シリコン膜およびポリシリコン
膜をパターニングして選択酸化マスクを形成した状態を
示す模式的断面図である。

【図１３】図１２のＳｉ基板の選択酸化を行って素子分
離領域を形成した状態を示す模式的断面図である。

【図１４】選択酸化マスクを除去し、フィールド酸化膜
のエッジ・プロファイルに不規則な凹凸が観察される状
態を示す図であって、（ａ）はその模式的断面図、
（ｂ）はその斜視図である。

【符号の説明】

１Ｓｉ基板２パッド酸化膜３，９，１１（高温プロセスを経た）ポリシリコン膜４窒化シリコン膜６フィールド酸化膜７_U ，７_L バーズビーク８アモルファス・シリコン膜１０（低温成膜された）ポリシリコン膜Ｍ１選択酸化マスク

Claims

【特許請求の範囲】

【請求項１】酸化シリコン膜とポリシリコン膜と窒化
シリコン膜とがこの順に積層されてなる複合膜をマスク
としてシリコン基板の選択酸化を行うことにより素子分
離領域を形成する素子分離方法であって、前記選択酸化時の基板加熱温度と少なくとも同じ温度を
経るような熱履歴を、該選択酸化前の前記ポリシリコン
膜に対して与える素子分離方法。
【請求項２】前記ポリシリコン膜を、前記選択酸化時
の基板加熱温度と少なくとも同じ温度にて気相成長を行
うことにより前記酸化シリコン膜上に成膜する請求項１
記載の素子分離方法。
【請求項３】前記ポリシリコン膜の成膜前に、前記酸
化シリコン膜上に予めアモルファス・シリコン膜を成膜
しておく請求項２記載の素子分離方法。
【請求項４】前記ポリシリコン膜は、前記選択酸化時
の基板加熱温度よりも低い温度にて前記酸化シリコン膜
上に成膜した多結晶状ないし非晶質状のシリコン膜を、
該基板加熱温度と少なくとも同じ温度にてアニールする
ことにより形成する請求項１記載の素子分離方法。