JPH0524978A - Ｓｉ基板上のＧａＡｓエピタキシヤル層の有機金属化学蒸着法によるデルタードーピング層形成方法 - Google Patents
Ｓｉ基板上のＧａＡｓエピタキシヤル層の有機金属化学蒸着法によるデルタードーピング層形成方法Info
- Publication number
- JPH0524978A JPH0524978A JP3192166A JP19216691A JPH0524978A JP H0524978 A JPH0524978 A JP H0524978A JP 3192166 A JP3192166 A JP 3192166A JP 19216691 A JP19216691 A JP 19216691A JP H0524978 A JPH0524978 A JP H0524978A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- delta
- gaas
- substrate
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 28
- 229910052751 metal Inorganic materials 0.000 title description 3
- 239000002184 metal Substances 0.000 title description 3
- 238000000151 deposition Methods 0.000 title 1
- 239000000126 substance Substances 0.000 title 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 5
- 239000002019 doping agent Substances 0.000 abstract description 8
- 230000000694 effects Effects 0.000 abstract description 4
- 239000006185 dispersion Substances 0.000 abstract 1
- 230000007704 transition Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 11
- 238000010438 heat treatment Methods 0.000 description 7
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000000644 propagated effect Effects 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H01L21/205—
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【目的】ＭＯＣＶＤ法を利用して良好なＧａＡｓデルタ
ードーピング層をＳｉ基板上に形成することを目的とす
る。 【構成】Ｓｉ基板上にＭＯＣＶＤ法を利用しＧａＡｓデ
ルタードーピングを形成するに際し、Ｓｉ基板上に３μ
ｍ以上の厚さの緩衝層を形成した後に、700〜750 ℃の
成長温度でＧａＡｓデルタードーピング層を形成するよ
うにする。これにより、ＧａＡｓ／Ｓｉ界面で発生した
多くの転位によりドーパンドの熱拡散が加速するのを防
止することができ、ＧａＡｓデルタードーピング層の特
性を向上させる効果が生じる。
ードーピング層をＳｉ基板上に形成することを目的とす
る。 【構成】Ｓｉ基板上にＭＯＣＶＤ法を利用しＧａＡｓデ
ルタードーピングを形成するに際し、Ｓｉ基板上に３μ
ｍ以上の厚さの緩衝層を形成した後に、700〜750 ℃の
成長温度でＧａＡｓデルタードーピング層を形成するよ
うにする。これにより、ＧａＡｓ／Ｓｉ界面で発生した
多くの転位によりドーパンドの熱拡散が加速するのを防
止することができ、ＧａＡｓデルタードーピング層の特
性を向上させる効果が生じる。
Description
【０００１】
【産業上の利用分野】本発明は、Ｓｉ（シリコン）基板
上に成長したＧａＡｓエピタキシャル層に有機金属化学
蒸着（ＭＯＣＶＤ：metal organic chemical vapor dep
osition)法を用いて高温でデルタードーピング層を形成
する方法に関する。
上に成長したＧａＡｓエピタキシャル層に有機金属化学
蒸着（ＭＯＣＶＤ：metal organic chemical vapor dep
osition)法を用いて高温でデルタードーピング層を形成
する方法に関する。
【０００２】
【従来の技術】一般的に、Ｓｉ基板は価格が低廉で大面
積の低欠陥基板を容易に製作することができることか
ら、このようなＳｉ基板上にＧａＡｓエピタキシャル層
を成長させた場合には、Ｓｉ基板自体が持っている長所
とＧａＡｓの優秀な電気, 光学的特性の結合を通じ多様
な半導体素子を低廉に開発することができるために、最
近、Ｓｉ基板上にＧａＡｓエピタキシャル層を成長させ
る技術に関する研究が活発に行われている。
積の低欠陥基板を容易に製作することができることか
ら、このようなＳｉ基板上にＧａＡｓエピタキシャル層
を成長させた場合には、Ｓｉ基板自体が持っている長所
とＧａＡｓの優秀な電気, 光学的特性の結合を通じ多様
な半導体素子を低廉に開発することができるために、最
近、Ｓｉ基板上にＧａＡｓエピタキシャル層を成長させ
る技術に関する研究が活発に行われている。
【０００３】特に、大面積のＳｉ基板製作が可能である
点を利用しその上にＧａＡｓソーラセル（solar cell)
構造をエピタキシャル層に成長させた場合、大面積タン
デムソーラセル(tandem solar cell) の製造が可能であ
り、ＦＥＴ（field effect transistor)構造を成長させ
た場合にはＧａＡｓＦＥＴを１つの基板上に大量製造す
ることができ、又、シリコン基板に形成されたメモリ素
子とＧａＡｓ光電素子が結合した集積回路の製作が可能
である。
点を利用しその上にＧａＡｓソーラセル（solar cell)
構造をエピタキシャル層に成長させた場合、大面積タン
デムソーラセル(tandem solar cell) の製造が可能であ
り、ＦＥＴ（field effect transistor)構造を成長させ
た場合にはＧａＡｓＦＥＴを１つの基板上に大量製造す
ることができ、又、シリコン基板に形成されたメモリ素
子とＧａＡｓ光電素子が結合した集積回路の製作が可能
である。
【０００４】ところで、ＳｉとＧａＡｓ間には格子不整
合及び熱膨張係数の差異のような物質特性の差異に起因
しＳｉ基板の表面で生成した多くの転位がＧａＡｓエピ
タキシャル層に伝播するから、Ｓｉ基板上に高品質のＧ
ａＡｓエピタキシャル層を成長させるには困難が伴って
いる。これに加えて非極性であるＳｉの上に極性を帯び
るＧａＡｓが成長するに因って発生するアンチフェイズ
ドメイン（antiphase domain) も又大きな問題点として
作用している。
合及び熱膨張係数の差異のような物質特性の差異に起因
しＳｉ基板の表面で生成した多くの転位がＧａＡｓエピ
タキシャル層に伝播するから、Ｓｉ基板上に高品質のＧ
ａＡｓエピタキシャル層を成長させるには困難が伴って
いる。これに加えて非極性であるＳｉの上に極性を帯び
るＧａＡｓが成長するに因って発生するアンチフェイズ
ドメイン（antiphase domain) も又大きな問題点として
作用している。
【０００５】Ｓｉ基板上にＧａＡｓエピタキシャル層を
成長させる時発生する上記の問題点を解消するための方
法として、最近〈０１１〉方向に２〜３°傾いた（１０
０）Ｓｉ基板を使用する一方、２段階成長法を利用し比
較的高品質のＧａＡｓエピタキシャル層を成長させるの
に成功したが、同様に106 〜108cm -2程度の密度を持つ
転位が表面に存在しＧａＡｓ−ｏｎ−Ｓｉ技術の実用素
子製造に大きな困難がある。
成長させる時発生する上記の問題点を解消するための方
法として、最近〈０１１〉方向に２〜３°傾いた（１０
０）Ｓｉ基板を使用する一方、２段階成長法を利用し比
較的高品質のＧａＡｓエピタキシャル層を成長させるの
に成功したが、同様に106 〜108cm -2程度の密度を持つ
転位が表面に存在しＧａＡｓ−ｏｎ−Ｓｉ技術の実用素
子製造に大きな困難がある。
【０００６】一方、従来の３次元的ドーピング概念に反
し２次元的ドーピング概念であるデルタードーピング
（delta-doping) に関する研究が最近知られている［E.
F.Schubert, J. Vac. Sci. Technol. A8, 2980 (1990)
］。デルタードーピングは、Ｓｉ基板上にＧａＡｓエ
ピタキシャル層を成長させるに於いて、ＧａＡｓの成長
途中に成長を中止したまま結晶成長装置内部にドーパン
ド（dopant) を流入させ原子層厚さのドーピング平面を
形成させた後、その上に更にＧａＡｓエピタキシャル層
の成長を継続する方法であり、この時、ドーパンドによ
る強い電場によりポテンシャル井戸(potential well)が
形成されこのポテンシャル井戸に高濃度の電子層を濃縮
させることができる。
し２次元的ドーピング概念であるデルタードーピング
（delta-doping) に関する研究が最近知られている［E.
F.Schubert, J. Vac. Sci. Technol. A8, 2980 (1990)
］。デルタードーピングは、Ｓｉ基板上にＧａＡｓエ
ピタキシャル層を成長させるに於いて、ＧａＡｓの成長
途中に成長を中止したまま結晶成長装置内部にドーパン
ド（dopant) を流入させ原子層厚さのドーピング平面を
形成させた後、その上に更にＧａＡｓエピタキシャル層
の成長を継続する方法であり、この時、ドーパンドによ
る強い電場によりポテンシャル井戸(potential well)が
形成されこのポテンシャル井戸に高濃度の電子層を濃縮
させることができる。
【０００７】このようなデルタードーピング技術を利用
すれば従来の素子特性を非常に向上させることができ、
又、従来には存在しなかった新しい素子を製造できる。
その一例としてＦＥＴでドーピングした活性層をデルタ
ードーピングする場合デルターＦＥＴが得られ、このデ
ルターＦＥＴは、ソース−ドレイン飽和電流（Ｉdss：s
ource-drain saturation current), 相互コンダクタン
ス（Ｇm ：transcond-uctance)及び逆方向降伏電圧（re
verse breakdown voltage)の面で既存のＦＥＴに比べ高
く現れる等の優秀な特性を表すものと知られている。
すれば従来の素子特性を非常に向上させることができ、
又、従来には存在しなかった新しい素子を製造できる。
その一例としてＦＥＴでドーピングした活性層をデルタ
ードーピングする場合デルターＦＥＴが得られ、このデ
ルターＦＥＴは、ソース−ドレイン飽和電流（Ｉdss：s
ource-drain saturation current), 相互コンダクタン
ス（Ｇm ：transcond-uctance)及び逆方向降伏電圧（re
verse breakdown voltage)の面で既存のＦＥＴに比べ高
く現れる等の優秀な特性を表すものと知られている。
【０００８】
【発明が解決しようとする課題】ところで、このような
デルタードーピングに関する研究は主に分子線エピタキ
シー（ＭＢＥ：molecular beamepitaxy) 法で行われて
いたが、ＭＢＥ法では成長温度は550 ℃より低くもので
あり、万一、成長温度が550 ℃以上になる場合には、成
長中に熱によるドーパンドの拡散によりデルタードーピ
ング層が拡散しその特性を顕著に悪化させる結果を招来
するので、成長温度が比較的高い( 即ち、550 ℃以上)
試料には不可能であるとの問題点がある。
デルタードーピングに関する研究は主に分子線エピタキ
シー（ＭＢＥ：molecular beamepitaxy) 法で行われて
いたが、ＭＢＥ法では成長温度は550 ℃より低くもので
あり、万一、成長温度が550 ℃以上になる場合には、成
長中に熱によるドーパンドの拡散によりデルタードーピ
ング層が拡散しその特性を顕著に悪化させる結果を招来
するので、成長温度が比較的高い( 即ち、550 ℃以上)
試料には不可能であるとの問題点がある。
【０００９】従って、上述のＭＢＥ法の場合に照らして
見て、正常成長温度が650 〜750 ℃であるＭＯＣＶＤ法
の場合は、従来では良好なデルタードーピング層が形成
できないものと予想されていた。本発明は上記の事情に
鑑みなされたもので、ＭＯＣＶＤ法によっても良好なデ
ルタードーピング層が形成できるデルタードーピング層
形成方法を提供することを目的とする。
見て、正常成長温度が650 〜750 ℃であるＭＯＣＶＤ法
の場合は、従来では良好なデルタードーピング層が形成
できないものと予想されていた。本発明は上記の事情に
鑑みなされたもので、ＭＯＣＶＤ法によっても良好なデ
ルタードーピング層が形成できるデルタードーピング層
形成方法を提供することを目的とする。
【００１０】
【課題を解決するための手段及び作用】このため本発明
のＳｉ基板上のＧａＡｓエピタキシャル層のＭＯＣＶＤ
法によるデルタードーピング層形成方法では、Ｓｉ基板
上にＧａＡｓエピタキシャル層を緩衝層とし少なくとも
３μｍ以上の厚さに成長させた後、該緩衝層の上に有機
金属化学蒸着法により700 〜750 ℃の成長温度でデルタ
ードーピング層を形成するようにした。
のＳｉ基板上のＧａＡｓエピタキシャル層のＭＯＣＶＤ
法によるデルタードーピング層形成方法では、Ｓｉ基板
上にＧａＡｓエピタキシャル層を緩衝層とし少なくとも
３μｍ以上の厚さに成長させた後、該緩衝層の上に有機
金属化学蒸着法により700 〜750 ℃の成長温度でデルタ
ードーピング層を形成するようにした。
【００１１】かかる本発明のデルタードーピング形成方
法によれば、デルタードーピング層形成の前段階工程と
してＳｉ基板上に形成される３μｍ以上の厚さの緩衝層
により、転位に起因するドーパンド拡散加速効果を抑制
できるので良好な特性を有するＧａＡｓデルタードーピ
ング層が形成できるようになる。
法によれば、デルタードーピング層形成の前段階工程と
してＳｉ基板上に形成される３μｍ以上の厚さの緩衝層
により、転位に起因するドーパンド拡散加速効果を抑制
できるので良好な特性を有するＧａＡｓデルタードーピ
ング層が形成できるようになる。
【００１２】
【実施例】以下に、本発明方法によりＳｉ基板上に成長
したＧａＡｓエピタキシャル層にデルタードーピング層
を形成する過程を、実施例に基づき具体的に説明する。
まず、〈０１１〉方向に３°傾いた（１００）面のＳｉ
基板をＨＦに漬けＳｉ基板の表面に存在する酸化膜を除
去した後、Ｓｉ基板を大気圧下のＭＯＣＶＤ装置の反応
管内に装入する。
したＧａＡｓエピタキシャル層にデルタードーピング層
を形成する過程を、実施例に基づき具体的に説明する。
まず、〈０１１〉方向に３°傾いた（１００）面のＳｉ
基板をＨＦに漬けＳｉ基板の表面に存在する酸化膜を除
去した後、Ｓｉ基板を大気圧下のＭＯＣＶＤ装置の反応
管内に装入する。
【００１３】次に反応管内部を水素とＡｓＨ3 の雰囲気
で維持した状態でＳｉ基板上にある揮発性不純物及び酸
化層を除去するための工程として基板を900 〜950 ℃の
温度に上昇させ15〜20分間熱処理を遂行する。上記熱処
理工程が完了した後、公知の２段階成長法でＧａＡｓエ
ピタキシャル層を成長させる。
で維持した状態でＳｉ基板上にある揮発性不純物及び酸
化層を除去するための工程として基板を900 〜950 ℃の
温度に上昇させ15〜20分間熱処理を遂行する。上記熱処
理工程が完了した後、公知の２段階成長法でＧａＡｓエ
ピタキシャル層を成長させる。
【００１４】即ち、Ｓｉ基板の温度を450 ℃に低くした
状態でＴＭＧ（trimethyl gallium)を反応管内部に流入
させＧａＡｓエピタキシャル層を200 Å程度成長させる
が、この時成長したエピタキシャル層は成長温度が低い
ため多結晶状態になる。このような多結晶状態を単結晶
状態に変化させるために、成長を中断したままＳｉ基板
の温度を700 ℃程度に上昇させ15〜20分間アニーリング
（annealing)する再結晶化過程を遂行した後に、700 〜
750 ℃でＧａＡｓエピタキシャル層の成長を継続する。
状態でＴＭＧ（trimethyl gallium)を反応管内部に流入
させＧａＡｓエピタキシャル層を200 Å程度成長させる
が、この時成長したエピタキシャル層は成長温度が低い
ため多結晶状態になる。このような多結晶状態を単結晶
状態に変化させるために、成長を中断したままＳｉ基板
の温度を700 ℃程度に上昇させ15〜20分間アニーリング
（annealing)する再結晶化過程を遂行した後に、700 〜
750 ℃でＧａＡｓエピタキシャル層の成長を継続する。
【００１５】この時、ＡｓＨ3 ／ＴＭＧ比率は30であ
り、総移送水素量は５slpmであり、ＴＭＧモル分率は４
×10-5に維持した。Ｓｉ基板上に成長するＧａＡｓエピ
タキシャル層は、以後の工程であるデルタードーピング
層形成のための緩衝層として作用するようになるが、こ
の緩衝層の厚さは３μｍ以上とするのが望ましい。
り、総移送水素量は５slpmであり、ＴＭＧモル分率は４
×10-5に維持した。Ｓｉ基板上に成長するＧａＡｓエピ
タキシャル層は、以後の工程であるデルタードーピング
層形成のための緩衝層として作用するようになるが、こ
の緩衝層の厚さは３μｍ以上とするのが望ましい。
【００１６】緩衝層が所定厚さに成長すれば反応管内の
ＴＭＧを外部に排出しＧａＡｓエピタキシャル層の成長
を約12秒間中止した後、ＳｉＨ4 を５×10-7のモル分率
で12秒間流入しＧａＡｓエピタキシャル層表面にデルタ
ードーピング層を形成する。次に、約12秒間に亘り残余
ＳｉＨ4 を反応管から除去した後にデルタードーピング
層上に再びＧａＡｓエピタキシャル層を覆い層として10
0 Å程度成長させる。
ＴＭＧを外部に排出しＧａＡｓエピタキシャル層の成長
を約12秒間中止した後、ＳｉＨ4 を５×10-7のモル分率
で12秒間流入しＧａＡｓエピタキシャル層表面にデルタ
ードーピング層を形成する。次に、約12秒間に亘り残余
ＳｉＨ4 を反応管から除去した後にデルタードーピング
層上に再びＧａＡｓエピタキシャル層を覆い層として10
0 Å程度成長させる。
【００１７】この様なデルタードーピング層形成及びＧ
ａＡｓエピタキシャル層成長の温度は700 〜750 ℃の間
で行う。このようにＭＯＣＶＤ法に依りエピタキシャル
層内に形成されたデルタードーピング層の特性を知るた
めに、Ｃ−Ｖプロファイル(capacitance−voltage pro-
file) 測定を行った結果を図１に示す。
ａＡｓエピタキシャル層成長の温度は700 〜750 ℃の間
で行う。このようにＭＯＣＶＤ法に依りエピタキシャル
層内に形成されたデルタードーピング層の特性を知るた
めに、Ｃ−Ｖプロファイル(capacitance−voltage pro-
file) 測定を行った結果を図１に示す。
【００１８】図１は本発明の方法によりデルタードーピ
ングを遂行するにおいて、デルタードーピング層形成の
前段階工程としてＳｉ基板とＧａＡｓデルタードーピン
グ層の間に形成する緩衝層の厚さがデルタードーピング
層に及ぼす影響を知るために、緩衝層の厚さを各々1.1
μｍ，1.7 μｍ及び3.3 μｍに変化させＣ−Ｖプロファ
イル測定を行った結果を示してある。この時の成長温度
Ｔｓは700 ℃に維持した。
ングを遂行するにおいて、デルタードーピング層形成の
前段階工程としてＳｉ基板とＧａＡｓデルタードーピン
グ層の間に形成する緩衝層の厚さがデルタードーピング
層に及ぼす影響を知るために、緩衝層の厚さを各々1.1
μｍ，1.7 μｍ及び3.3 μｍに変化させＣ−Ｖプロファ
イル測定を行った結果を示してある。この時の成長温度
Ｔｓは700 ℃に維持した。
【００１９】図１から明らかなように、緩衝層の厚さが
3.3 μｍである時にＣ−Ｖプロファイル半値巾（full w
idth at half maximum) は59Åであるのに比べ、緩衝層
の厚さが1.1 μｍである時は半値巾は350 Åで、緩衝層
の厚さが薄い程Ｃ−Ｖプロファイル半値巾は急激に増大
する。更に述べれば、緩衝層の厚さが薄い場合デルター
ドーピング層の特性が顕著に低下するのを知ることがで
きるが、これは緩衝層の厚さが薄い程ＧａＡｓ／Ｓｉ界
面に存在する多くの転位がＧａＡｓエピタキシャル層に
伝播し、反対に緩衝層の厚さが増大する程Ｓｉ基板の表
面からＧａＡｓエピタキシャル層に伝播する転位の数が
相対的に減少するからである。
3.3 μｍである時にＣ−Ｖプロファイル半値巾（full w
idth at half maximum) は59Åであるのに比べ、緩衝層
の厚さが1.1 μｍである時は半値巾は350 Åで、緩衝層
の厚さが薄い程Ｃ−Ｖプロファイル半値巾は急激に増大
する。更に述べれば、緩衝層の厚さが薄い場合デルター
ドーピング層の特性が顕著に低下するのを知ることがで
きるが、これは緩衝層の厚さが薄い程ＧａＡｓ／Ｓｉ界
面に存在する多くの転位がＧａＡｓエピタキシャル層に
伝播し、反対に緩衝層の厚さが増大する程Ｓｉ基板の表
面からＧａＡｓエピタキシャル層に伝播する転位の数が
相対的に減少するからである。
【００２０】これにより、形成されるデルタードーピン
グ層が周囲の転位密度，濃度に大きな影響を受けるのを
知ることができるが、緩衝層の厚さが薄い時には周囲に
転位が多く存在しデルタードーピング層形成後、デルタ
ードーピング層にあるイオン化したドーパンドＳｉの熱
拡散がこれら転位により加速されデルタードーピング層
の特性が悪くなる。
グ層が周囲の転位密度，濃度に大きな影響を受けるのを
知ることができるが、緩衝層の厚さが薄い時には周囲に
転位が多く存在しデルタードーピング層形成後、デルタ
ードーピング層にあるイオン化したドーパンドＳｉの熱
拡散がこれら転位により加速されデルタードーピング層
の特性が悪くなる。
【００２１】このように、デルタードーピング層のドー
パンド拡散が周囲にある転位により加速される現象は、
転位がドーパンド拡散のチャンネルを提供するからであ
る。しかし、図１に示すように緩衝層の厚さが３μｍ以
上の厚さを維持する場合には、Ｃ−Ｖプロファイル半値
巾が59Åと殆ど理想的な状態に近接するようになるか
ら、３μｍ以上の厚い緩衝層をＳｉ基板とデルタードー
ピング層の間に挿入形成する場合には、良好なデルター
ドーピング層を形成できるので、これを利用し実用性の
ある多様な形態の素子を製作することができる。
パンド拡散が周囲にある転位により加速される現象は、
転位がドーパンド拡散のチャンネルを提供するからであ
る。しかし、図１に示すように緩衝層の厚さが３μｍ以
上の厚さを維持する場合には、Ｃ−Ｖプロファイル半値
巾が59Åと殆ど理想的な状態に近接するようになるか
ら、３μｍ以上の厚い緩衝層をＳｉ基板とデルタードー
ピング層の間に挿入形成する場合には、良好なデルター
ドーピング層を形成できるので、これを利用し実用性の
ある多様な形態の素子を製作することができる。
【００２２】次に、図２は本実施例方法により製作され
た3.3 μｍの厚さの緩衝層を持つ試料に対し、800 ，90
0 ，950 ，1000℃の温度で熱処理（ＲＴＡ：rapid ther
malannealing)した時、デルタードーピング層内のＳｉ
ドーパンド拡散挙動を現したＣ−Ｖプロファイルで、図
示されたように熱処理温度が上昇するに従い半値巾が59
ÅであるＣ−Ｖプロファイルが、熱拡散に依り急速に広
くなるのを知ることができる。
た3.3 μｍの厚さの緩衝層を持つ試料に対し、800 ，90
0 ，950 ，1000℃の温度で熱処理（ＲＴＡ：rapid ther
malannealing)した時、デルタードーピング層内のＳｉ
ドーパンド拡散挙動を現したＣ−Ｖプロファイルで、図
示されたように熱処理温度が上昇するに従い半値巾が59
ÅであるＣ−Ｖプロファイルが、熱拡散に依り急速に広
くなるのを知ることができる。
【００２３】図２に示す熱処理温度に従う半値巾の変化
から拡散係数を求めこれを図示すれば図３の実線で示す
通りである。尚、図３で点線はＥ．Ｆ．Ｓｃｈｕｂｅｒ
ｔ等が従来のＭＢＥ法でＧａＡｓ基板上に成長したＧａ
Ａｓデルタードーピング試料から得る結果を示したもの
である。Ｓｉ基板上に成長したＧａＡｓエピタキシャル
層のデルタードーピング特性は緩衝層の厚さが３μｍ未
満になる場合、その特性が低下するのを上記の各測定結
果から知ることができる。
から拡散係数を求めこれを図示すれば図３の実線で示す
通りである。尚、図３で点線はＥ．Ｆ．Ｓｃｈｕｂｅｒ
ｔ等が従来のＭＢＥ法でＧａＡｓ基板上に成長したＧａ
Ａｓデルタードーピング試料から得る結果を示したもの
である。Ｓｉ基板上に成長したＧａＡｓエピタキシャル
層のデルタードーピング特性は緩衝層の厚さが３μｍ未
満になる場合、その特性が低下するのを上記の各測定結
果から知ることができる。
【００２４】従って、良好なデルタードーピング特性を
得るためには、転位に依る不純物拡散加速効果を排除し
なければならず、このためには３μｍ以上の緩衝層形成
が必要であることを知ることができる。
得るためには、転位に依る不純物拡散加速効果を排除し
なければならず、このためには３μｍ以上の緩衝層形成
が必要であることを知ることができる。
【００２５】
【発明の効果】以上説明したように本発明によれば、有
機金属化学蒸着法を通じＳｉ基板上に先ず３μｍ以上の
緩衝層を形成した後、その上に700 〜750 ℃の高温成長
温度でＧａＡｓデルタードーピング層を形成する方式を
取ることにより、ＧａＡｓデルタードーピング層内のド
ーパンドの熱拡散がＧａＡｓ／Ｓｉ界面で発生した転位
に起因して加速するのを防止することができる効果があ
る。
機金属化学蒸着法を通じＳｉ基板上に先ず３μｍ以上の
緩衝層を形成した後、その上に700 〜750 ℃の高温成長
温度でＧａＡｓデルタードーピング層を形成する方式を
取ることにより、ＧａＡｓデルタードーピング層内のド
ーパンドの熱拡散がＧａＡｓ／Ｓｉ界面で発生した転位
に起因して加速するのを防止することができる効果があ
る。
【図１】本発明方法によるデルタードーピング層の緩衝
層の厚さ変化に伴うＣ−Ｖプロファイルの変化を示した
図
層の厚さ変化に伴うＣ−Ｖプロファイルの変化を示した
図
【図２】3.3 μｍ厚さの緩衝層を持つ試料のデルタード
ーピング層の熱処理温度変化に伴うＣ−Ｖプロファイル
の変化を示した図
ーピング層の熱処理温度変化に伴うＣ−Ｖプロファイル
の変化を示した図
【図３】熱処理温度変化に伴う拡散係数の変化を示した
図
図
Claims (1)
- 【特許請求の範囲】 【請求項１】Ｓｉ基板上にＧａＡｓエピタキシャル層を
緩衝層とし少なくとも３μｍ以上の厚さに成長させた
後、該緩衝層の上に有機金属化学蒸着法により700 〜75
0 ℃の成長温度でデルタードーピング層を形成すること
を特徴とするＳｉ基板上のＧａＡｓエピタキシャル層の
有機金属化学蒸着法によるデルタードーピング層形成方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR11523/1991 | 1991-07-08 | ||
| KR1019910011523A KR950002178B1 (ko) | 1991-07-08 | 1991-07-08 | 실리콘기판상에 성장된 GaAs에피택셜층의 유기금속화학증착법에 의한 델타-도핑형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0524978A true JPH0524978A (ja) | 1993-02-02 |
| JPH0672080B2 JPH0672080B2 (ja) | 1994-09-14 |
Family
ID=19316903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3192166A Expired - Lifetime JPH0672080B2 (ja) | 1991-07-08 | 1991-07-31 | Ｓｉ基板上のＧａＡｓエピタキシャル層の有機金属化学蒸着法によるデルタードーピング層形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0672080B2 (ja) |
| KR (1) | KR950002178B1 (ja) |
-
1991
- 1991-07-08 KR KR1019910011523A patent/KR950002178B1/ko not_active IP Right Cessation
- 1991-07-31 JP JP3192166A patent/JPH0672080B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR950002178B1 (ko) | 1995-03-14 |
| KR930003245A (ko) | 1993-02-24 |
| JPH0672080B2 (ja) | 1994-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3083802B2 (ja) | ＵＨＶ−ＣＶＤによるＳｉ及びＳｉＧｅ皮膜中の断続的「デルタ状」ドーピング | |
| JP4249184B2 (ja) | 窒化物半導体成長用基板 | |
| KR0142191B1 (ko) | 헤테로에피택셜 구조물 및 이의 형성 방법 | |
| JP4446424B2 (ja) | 緩和ＳｉＧｅ基板の製造方法 | |
| US7528424B2 (en) | Integrated circuitry | |
| US7357838B2 (en) | Relaxed silicon germanium substrate with low defect density | |
| JP2007505477A (ja) | シリコン−オン−インシュレーター構造及びバルク基板に対するＳｉＧｅの堆積 | |
| US6495409B1 (en) | MOS transistor having aluminum nitride gate structure and method of manufacturing same | |
| JP2019528571A (ja) | イオン注入を用いた高抵抗窒化物バッファ層の半導体材料成長 | |
| JP2764049B2 (ja) | 化合物半導体装置の製造方法、化合物半導体装置及び電界効果トランジスタ | |
| US20060003556A1 (en) | Method of growing semi-insulating GaN layer | |
| JP3438116B2 (ja) | 化合物半導体装置及びその製造方法 | |
| US6188090B1 (en) | Semiconductor device having a heteroepitaxial substrate | |
| JPH02260628A (ja) | 半導体デバイスの製造方法 | |
| JPWO2002099890A1 (ja) | 半導体層及びその形成方法、並びに半導体装置及びその製造方法 | |
| EP2190006A1 (en) | Compound semiconductor substrate, process for producing compound semiconductor substrate, and semiconductor device | |
| JPH0524978A (ja) | Ｓｉ基板上のＧａＡｓエピタキシヤル層の有機金属化学蒸着法によるデルタードーピング層形成方法 | |
| US5281551A (en) | Method for delta-doping in GaAs epitaxial layer grown on silicon substrate by metalorganic chemical vapor deposition | |
| JP4421830B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体装置の製造方法 | |
| JP3273037B2 (ja) | ヘテロ構造半導体多層薄膜の製造方法 | |
| JP3487393B2 (ja) | ヘテロエピタキシャル半導体基板の形成方法、かかるヘテロエピタキシャル半導体基板を有する化合物半導体装置、およびその製造方法 | |
| JP3592922B2 (ja) | 化合物半導体基板 | |
| KR100518561B1 (ko) | 단결정 실리콘층에의 저메인 가스 전처리를 포함하는바이폴라 소자 제조 방법 및 이에 의한 바이폴라 소자 | |
| JPH09306844A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2705374B2 (ja) | Ｉｉｉ−ｖ化合物半導体上のｉｖ族元素半導体形成方法 |