KR20060106171A - 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법 - Google Patents

다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법 Download PDF

Info

Publication number
KR20060106171A
KR20060106171A KR1020050028629A KR20050028629A KR20060106171A KR 20060106171 A KR20060106171 A KR 20060106171A KR 1020050028629 A KR1020050028629 A KR 1020050028629A KR 20050028629 A KR20050028629 A KR 20050028629A KR 20060106171 A KR20060106171 A KR 20060106171A
Authority
KR
South Korea
Prior art keywords
thin film
silicon thin
laser beam
polycrystalline silicon
energy density
Prior art date
Application number
KR1020050028629A
Other languages
English (en)
Inventor
정세진
정의진
김동범
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050028629A priority Critical patent/KR20060106171A/ko
Priority to TW094132677A priority patent/TWI390734B/zh
Priority to US11/234,609 priority patent/US7557050B2/en
Priority to CN2005101192796A priority patent/CN1848365B/zh
Priority to JP2005320302A priority patent/JP2006295117A/ja
Publication of KR20060106171A publication Critical patent/KR20060106171A/ko
Priority to US12/490,236 priority patent/US20090275178A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

전기적인 특성을 향상시킨 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막 트랜지스터의 제조방법이 개시되어 있다. 기판의 제1 가장자리 영역에 형성된 비정질 실리콘 박막의 일부에 레이저의 폭 방향으로 사각 형상의 일정한 에너지 밀도 분포도를 나타내는 레이저 빔을 조사한다. 레이저 빔에 의해 액화된 비정질 실리콘 박막 내에서 실리콘 그레인을 성장시켜, 액화된 비정질 실리콘 박막을 결정화시킨다. 실리콘 그레인의 크기를 증가시켜 다결정 실리콘 박막을 형성하기 위해 제1 방향으로 일정 간격 만큼 이동시키면서 사각 형상의 에너지 밀도 분포도를 나타내는 레이저 빔을 조사한다. 이와 같이, 사각 형상에 가까운 에너지 밀도 분포 분포도를 나타내는 레이저 빔을 기판에 반복적으로 조사함으로써, 전기적인 특성이 향상된 다결정 실리콘 박막을 형성할 수 있다.

Description

다결정 실리콘 박막의 제조방법 및 이를 갖는 박막 트랜지스터의 제조방법{METHOD FOR MAKING A POLY CRYSTALLINE SILICON THIN FILM AND THIN FILM TRANSISTOR MAKING METHOD FOR HAVING THE SAME}
도 1은 본 발명의 일 실시예에 따른 다결정 실리콘 박막을 제조하기 위한 제조장치를 도시한 단면도이다.
도 2는 도 1에서 도시된 다결정 실리콘 박막의 제조방법을 나타낸 개념도이다.
도 3은 도 1에서 도시된 A부분을 확대해서 도시한 단면도이다.
도 4a 내지 도 4f는 도 2에서 도시된 제조방법에 의해 다결정 실리콘 박막이 성장하는 과정을 설명하기 위해 도시된 단면도들이다.
도 5a 내지 도 5c는 도 2에서 도시된 제조방법에 의해 다결정 실리콘 박막이 성장하는 과정을 설명하기 위해 도시된 평면도들이다.
도 6은 도 2에서 도시된 제조방법에 의해 완성된 다결정 실리콘 박막을 개략적으로 도시한 평면도이다.
도 7은 도 1의 레이저에서 발생된 레이저 빔을 Ⅰ-Ⅰ'선을 따른 에너지 밀도의 분포를 나타낸 그래프이다.
도 8은 도 7의 B부분을 확대해서 도시한 그래프이다.
도 9a 내지 도 9d는 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조방법의 단계들을 세부적으로 도시한 공정도들이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 레이저 20 : XY 스테이지
100 : 기판 110 : 투명 기판
120 : 산화층 130 : 비정질 실리콘 박막
132 : 고상 비정질 실리콘 박막 134 : 액상 실리콘
140 : 다결정 실리콘 박막 142 : 실리콘 그레인
144 : 실리콘 그레인 경계 146 : 돌출부
200 : 레이저 빔 210 : 경사부
220 : 정상부 300 : 박막 트랜지스터
310 : 기판 320 : 산화층
330 : 다결정 실리콘 패턴 340 : 제1 절연막
350 : 제2 절연막 360 : 보호층
370 : 화소 전극 G : 게이트 전극
S : 소스 전극 D : 드레인 전극
본 발명은 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막 트랜지스터의 제조방법에 관한 것으로, 더욱 상세하게는 전기적인 특성을 향상시킨 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막 트랜지스터의 제조방법에 관한 것이다.
종래의 액정 표시장치(Liquid Crystal Display; LCD)는 스위칭(switching) 소자로 비정질 실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor; a-Si TFT)를 채용해 왔으나, 최근에는 고화질의 표시품질이 요구됨에 따라 동작속도가 빠른 다결정 실리콘 박막 트랜지스터(Poly Crystalline Silicon Thin Film Transistor; poly-Si TFT)를 많이 채용하고 있다.
상기 다결정 실리콘 박막 트랜지스터(poly-Si TFT)에서 다결정 실리콘 박막을 형성하는 방법은 다결정 실리콘 박막을 직접 기판 상에 형성하는 방법과, 비정질 실리콘 박막을 기판 상에 형성시킨 후 상기 비정질 실리콘 박막을 열처리하여 다결정 실리콘 박막을 형성하는 방법 등이 있다.
일반적으로 상기 액정 표시장치(LCD)에 사용되는 유리기판은 600도씨 이상이 되는 일반적인 열처리 공정에서 변형이 일어날 수 있기 때문에, 상기 비정질 실리콘 박막을 열처리하는 방법으로는 엑시머 레이저(Excimer Laser)로 이용한 방법이 사용된다. 이러한 엑시머 레이저에 의한 열처리 방법(Excimer Laser Annealing, ELA)은 높은 에너지를 갖는 레이저 빔(beam)을 상기 비정질 실리콘 박막에 조사하는 것으로, 수십 나노초(ns)의 순간적인 가열에 의해 상기 비정질 실리콘 박막이 결정화되어 상기 유리기판에 손상을 주지 않는 장점을 갖는다.
또한, 상기 엑시머 레이저에 의한 열처리 방법(Excimer Laser Annealing, ELA)은 상기 비정질 실리콘 박막을 액체 상태로 용융시킨 후 고체로 고상(solid phase)화될 때, 실리콘 원자들을 우수한 결정성을 갖는 그레인(grain) 형태로 재배열시키기 때문에, 비교적 높은 전기 이동도를 갖는 실리콘 박막을 형성시킨다. 즉, 상기 엑시머 레이저에 의한 열처리 방법(ELA)으로 형성된 상기 다결정 실리콘 박막 트랜지스터는 스위치－온(on) 상태일 때 높은 전기 이동도를 갖는다.
이때, 상기 레이저 빔의 에너지 밀도의 분포는 상기 실리콘 그레인이 성장하는 데 있어서 중대한 영향을 미친다. 일례로, 상기 레이저 빔의 에너지 밀도의 분포가 불균일 할 경우, 상기 온도의 불균일에 의해 미세한 실리콘 그레인들이 생성하여 보다 큰 크기를 갖는 실리콘 그레인의 생성을 방해하는 문제점이 있다.
이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 레이저 빔의 에너지 밀도의 분포를 한정하여 전기적인 특성을 향상시킨 다결정 실리콘 박막의 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 상기한 다결정 실리콘 박막의 제조방법을 포함하는 박막 트랜지스터의 제조방법을 제공하는 것이다.
상기한 본 발명의 목적을 달성하기 위하여 일 실시예에 따른 다결정 실리콘 박막의 제조방법은 기판의 제1 가장자리 영역에 형성된 비정질 실리콘 박막의 일부에 레이저의 폭 방향으로 사각 형상의 에너지 밀도 분포도를 나타내는 레이저 빔을 조사하는 단계와, 상기 레이저 빔에 의해 액화된 비정질 실리콘 박막 내에서 실리콘 그레인을 성장시켜, 액화된 비정질 실리콘 박막을 결정화시키는 단계와, 상기 실리콘 그레인의 크기를 증가시켜 다결정 실리콘 박막을 형성하기 위해 제1 방향으로 일정 간격 만큼 이동시키면서 상기 사각 형상의 에너지 밀도 분포도를 나타내는 레이저 빔을 조사하는 단계를 포함한다.
상기한 본 발명의 다른 목적을 달성하기 위하여 일 실시예에 따른 박막 트랜지스터의 제조방법은 비정질 실리콘 박막을 기판 상에 형성하는 단계와, 레이저에서 발생된 레이저 빔을 이용하여 상기 비정질 실리콘 박막을 다결정 실리콘 박막으로 변경시키는 단계와, 상기 다결정 실리콘 박막의 일부를 식각하여 다결정 실리콘 패턴을 형성하는 단계와, 상기 다결정 실리콘 패턴을 보호하는 제1 절연막을 형성하는 단계와, 상기 제1 절연막 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극 및 제1 절연막을 덮는 제2 절연막을 형성하는 단계와, 상기 제1 절연막 및 제2 절연막의 일부를 식각하여 콘택홀을 형성하는 단계와, 상기 콘택홀을 통해 상기 다결정 실리콘 패턴과 전기적으로 연결된 소스 전극 및 드레인 전극을 형성하는 단계를 포함한다.
이러한 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막 트랜지스터의 제조방법에 의하면, 사각 형상에 가까운 에너지 밀도의 분포를 갖는 레이저 빔을 기판에 반복적으로 조사함으로써, 실리콘 그레인의 크기를 안정적으로 증가시켜 전기적인 특성이 향상된 다결정 실리콘 박막을 형성할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하고자 한다.
<다결정 실리콘 박막 제조방법의 실시예>
도 1은 본 발명의 실시예에 따른 다결정 실리콘 박막을 제조하기 위한 제조장치를 도시한 단면도이고, 도 2는 도 1에 도시된 다결정 실리콘 박막의 제조방법을 나타낸 개념도이고, 도 3은 도 1에 도시된 A부분을 확대해서 도시한 단면도이다.
도 1 내지 도 3을 참조하면, 다결정 실리콘 박막(140)을 제조하기 위한 제조장치는 레이저(10), XY-스테이지(20), 기판(100)을 포함한다.
상기 레이저(laser, 10)는 레이저 빔(200)을 단속적으로 발생시켜 상기 레이저 빔(200)을 상기 기판에 조사한다. 상기 레이저(10)는 단파장, 고출력 및 고효율의 레이저 빔을 발생시키는 엑시머(excimer) 레이저인 것이 바람직하다. 상기 엑시머 레이저는 예를 들어, 비활성 기체, 비활성기체 할로겐화물, 할로겐화 수은, 비활성기체 산화합물 및 다원자 엑시머를 포함한다. 이때, 상기 비활성 기체에는 Ar2, Kr2, Xe2 등이 있고, 상기 비활성기체 할로겐화물에는 ArF, ArCl, KrF, KrCl, XeF, XeCl 등이 있고, 상기 할로겐화 수은은 HgCl, HgBr, HgI 등이 있으며, 상기 비활성기체 산화합물은 ArO, KrO, XeO 등이 있고, 상기 다원자 엑시머는 Kr2F, Xe2F 등이 있다.
상기 엑시머 레이저에서 발생된 레이저 빔의 파장은 200 nm 내지 400 nm 의 범위를 갖고, 바람직하게 상기 레이저 빔의 파장은 250 nm 또는 308 nm 이다. 상기 레이저 빔의 주파수는 300 Hz 내지 6000 Hz 의 범위를 갖고, 바람직하게 4000 Hz 내지 6000 Hz 의 범위를 갖는다.
상기 XY-스테이지(XY-stage, 20)는 상기 기판(100)을 지지하며, 상기 기판 (100)을 일정한 간격을 갖도록 조금씩 반복적으로 이동시킨다. 예를 들어, 상기 XY-스테이지(20)는 상기 기판(100)을 일정한 간격을 갖으며 오른쪽에서 왼쪽으로 조금씩 이동시킨다.
상기 XY-스테이지(20)가 상기 기판(100)을 조금씩 반복적으로 이동시킬 때마다, 상기 레이저(10)에서 발생된 상기 레이저 빔(200)은 상대적으로 상기 기판(100)의 제1 단부(102)에서 상기 기판(100)의 제2 단부(104)로 조금씩 이동되면서 상기 기판(100)에 조사된다. 이때, 상기 기판(100)의 제1 단부(102)는 상기 기판(100)의 좌측 단부를 말하며, 상기 기판(100)의 제2 단부(104)는 상기 기판(100)의 우측 단부를 말한다. 이와 다르게, 상기 XY-스테이지(20)는 상기 기판(100)을 일정한 간격을 갖으며 왼쪽에서 오른쪽으로 조금씩 이동시킬 수도 있다.
상기 기판(100)은 상기 XY-스테이지(20) 상에 배치되며, 투명 기판(110), 산화층(120) 및 비정질 실리콘 박막(130)을 포함한다. 상기 기판(100)의 사이즈는 용도에 따라 다르지만, 일례로 470mm X 360mm의 크기를 갖는다.
상기 투명 기판(110)은 상기 XY-스테이지(20) 상에 배치되며, 광이 통과하도록 유리 또는 석영으로 형성된다. 상기 산화층(120)은 상기 투명 기판(110) 상에 형성되며, 상기 투명 기판(110)과 상기 비정질 실리콘 박막(130) 사이의 계면 특성을 향상시킨다. 상기 비정질 실리콘 박막(130)은 화학 증착 방법(Chemical Vapor Deposition)에 의해 상기 산화층(120) 상에 형성되며, 비정질 실리콘(amorphous silicon, a-Si)으로 이루어진다.
상기 레이저(10)에서 발생된 상기 레이저 빔(200)은 상기 비정질 실리콘 박 막(130)으로 조사되어 상기 비정질 실리콘 박막(130)의 일부를 순간적으로 용융시킨다. 용융된 상기 비정질 실리콘 박막(130)은 급속히 고상 결정화(solid phase crystallization)를 일으키고, 그 결과 다결정 실리콘(poly crystalline silicon, p-Si)으로 구성된 다결정 실리콘 박막(140)이 형성된다.
도 4a 내지 도 4f는 도 2에서 도시된 제조방법에 의해 다결정 실리콘 박막이 성장하는 과정을 설명하기 위해 도시된 단면도들이다. 구체적으로, 도 4a는 레이저 빔에 의해 비정질 실리콘 박막의 일부가 액화되는 과정을 나타낸 것이고, 도 4b는 액화된 실리콘이 양 측면으로 성장하는 과정을 나타낸 것이고, 도 4c는 액화된 실리콘의 측면 성장에 의해 중앙에 돌출부가 형성되는 과정을 나타낸 것이고, 도 4d는 레이저 빔을 다시 조사하여 돌출부를 액화시키는 과정을 나타낸 것이고, 도 4e는 액화된 실리콘이 다시 양 측면으로 성장하는 과정을 나타낸 것이고, 도 4f는 액화된 실리콘의 측면 성장에 의해 중앙에 다시 돌출부가 형성되는 과정을 나타낸 것이다.
도 4a를 참조하면, 우선 상기 비정질 실리콘 박막(130)이 형성된 기판(100)과 상기 레이저 빔(200)을 발생시키는 레이저(10)를 마련한다. 상기 기판(100)은 상기 XY-스테이지(20) 상에 배치되며, 상기 레이저 빔(200)은 좁은 폭과 긴 길이를 갖는 빔인 것이 바람직하다.
이어서, 상기 레이저(10)에서 발생된 상기 레이저 빔(200)은 상기 기판(100)의 제1 단부(102)에 형성된 상기 비정질 실리콘 박막(130)의 일부에 조사된다. 상기 레이저 빔(200)이 조사된 상기 비정질 실리콘 박막(130)의 일부는 액화되어 액 상(liquid phase) 실리콘(134)으로 상(phase)의 변형을 일으키고, 그 이외의 다른 부분은 액화되지 않고 고상 비정질 실리콘 박막(132)으로 유지된다.
이때, 상기 레이저 빔(200)은 한 번의 조사에 의해 상기 비정질 실리콘 박막(134)을 액화시킬 수 있는 에너지 밀도를 갖는 것이 바람직하지만, 이와 다르게 상기 레이저 빔(200)은 수 차례 상기 비정질 실리콘 박막(130)에 조사되어 상기 비정질 실리콘 박막(130)을 액화시킬 수도 있다.
도 4b를 참조하면, 이어서 상기 액상 실리콘(134)은 액화되지 않은 양 측면의 상기 고상 비정질 실리콘 박막(132)으로부터 마주보는 방향으로 성장하면서 고상 결정화가 이루어진다. 이때, 상기 고상 비정질 실리콘 박막(132)은 상기 액상 실리콘(134)이 성장하기 위한 실리콘 그레인(grain)의 핵으로 작용한다. 즉, 상기 고상 비정질 실리콘 박막(132)이 상기 실리콘 그레인이 성장하는 데 있어서 핵으로 작용함에 따라, 상기 액상 실리콘(134)은 양 측면으로부터 상기 레이저 빔(200)의 폭의 반만큼 측면 성장(lateral growth)이 이루어진다.
도 4c를 참조하면, 상기 액상 실리콘(134)이 양 측면으로부터 측면 성장(lateral growth)을 함에 따라, 양 측면의 중앙에는 소정의 높이를 갖는 돌출부(146)가 형성된다. 상기 돌출부(146)는 상기 액상 실리콘(134)의 측면 성장이 양 측면의 중앙에서 만남에 따라 형성되는 것으로, 상기 다결정 실리콘 박막(140)의 전기 이동도(electrical mobility)를 감소시킨다. 따라서, 상기 돌출부(146)는 높은 전기 이동도를 요구하는 실리콘 박막에서는 제거되는 것이 바람직하다.
도 4d를 참조하면, 상기 레이저 빔(200)을 상기 기판(100)의 제1 단부(102) 에서 제2 단부(104)로 소정의 간격 이동시켜 다시 상기 기판(100)에 조사함으로써, 상기 돌출부(146)를 액화시켜 제거한다. 즉, 상기 레이저 빔(200)이 상기 기판(100)에 다시 조사됨에 따라, 상기 돌출부(146)가 액화될 뿐만 아니라 상기 다결정 실리콘 박막의 일부 및 상기 비결정실 실리콘 박막의 일부도 액화되어, 다시 상기 액상 실리콘(134)을 형성한다. 이때, 상기 레이저 빔(200)의 이동 간격은 상기 돌출부(146)를 완전히 액화시킬 수 있는 거리를 갖는 것이 바람직하다.
도 4e를 참조하면, 다시 액화되어 형성된 상기 액상 실리콘(134)은 양 측면의 상기 고상 비정질 실리콘 박막(132)으로부터 마주보는 방향으로 성장하면서 다시 고상 결정화가 이루어진다. 이러한 두 번째 고상 결정화가 이루어질 때, 상기 액상 실리콘(134)의 중앙으로부터 좌측에 배치된 상기 다결정 실리콘 박막(142)은 상기 액상 실리콘(134)을 흡수하면서 우측으로 더욱 길게 성장하는 반면, 상기 액상 실리콘(134)의 중앙으로부터 우측에 배치된 상기 비정질 실리콘 박막(132)은 좌측으로 상기 레이저 빔(200)의 폭의 반만큼 성장한다.
도 4f를 참조하면, 상기 액상 실리콘(134)이 다시 양 측면으로부터 측면 성장(lateral growth)을 함에 따라, 양 측면의 중앙에는 소정의 높이를 갖는 돌출부(146)가 다시 형성된다.
이와 같이, 상기 돌출부(146)가 다시 형성되면, 상기 레이저 빔(200)이 또 다시 소정 간격 이동되어 조사하여 상기 돌출부(146)를 액화시키고, 액화된 상기 액상 실리콘(134)은 또 다시 측면 성장을 일어나는 과정을 반복 수행함에 따라, 보다 높은 전기 이동도를 갖는 상기 다결정 실시콘 박막(140)을 형성할 수 있다.
도 5a 내지 도 5c는 도 2에서 도시된 제조방법에 의해 다결정 실리콘 박막이 성장하는 과정을 설명하기 위해 도시된 평면도들이다. 구체적으로, 도 5a는 레이저 빔이 첫 번째로 조사될 때의 다결정 실리콘 박막을 단순화하여 나타낸 것이고, 도 5b는 레이저 빔이 두 번째로 조사될 때의 다결정 실리콘 박막을 단순화하여 나타낸 것이며, 도 5c는 레이저 빔이 세 번째로 조사될 때의 다결정 실리콘 박막을 단순화하여 나타낸 것이다.
도 5a를 참조하면, 상기 레이저(10)에서 발생된 레이저 빔(200)이 첫 번째로 상기 비정질 실리콘 박막(130)의 일부에 조사된다. 상기 레이저 빔(200)이 조사된 상기 비정질 실리콘 박막(130)의 일부는 순간적으로 용융되어 상기 액상 실리콘(134)으로 변화되고, 상기 액상 실리콘(134)은 액화되지 않은 양 측면의 상기 고상 실리콘 박막(132)으로부터 측면 성장이 일어난다.
상기 액상 실리콘(134)의 측면 성장이 일어날 때, 양 측면에 있는 상기 고상 실리콘 박막(132)은 성장을 위한 핵으로 작용한다. 상기 실리콘의 핵이 상기 액상 실리콘(134)을 흡수하면서 성장함에 따라, 복수개의 실리콘 그레인(silicon grain, 142)들이 생성된다. 상기 실리콘 그레인(142)들은 상기 액상 실리콘(134)을 흡수하면서 더욱 성장하게 되어 서로 만나게 되고, 상기 실리콘 그레인(142)들이 서로 만나면서 상기 실리콘 그레인(142)들의 사이에는 실리콘 그레인 경계(silicon grain boundary, 144)들이 형성된다.
상기 실리콘 그레인(142)들이 측면 성장을 함에 따라, 양 측면의 중앙에서는 소정의 높이를 갖는 돌출부(144)가 형성된다. 상기 돌출부(144)는 상기 레이저 빔 (200)의 폭의 반에 해당하는 양 측면의 중앙을 따라 거의 일직선으로 형성된다.
도 5b를 참조하면, 상기 레이저 빔(200)은 소정의 간격을 이동하여 상기 다결정 실리콘 박막(140)의 일부 및 상기 비정질 실리콘 박막(130)의 일부에 두 번째로 조사된다. 이때, 상기 레이저 빔(200)의 제1 이동 폭(D1)은 상기 돌출부(146)를 액화하여 제거할 수 있도록 상기 레이저 빔(200)의 단축 방향으로 폭의 반 이하의 간격을 갖는 것이 바람직하다. 예를 들어, 상기 레이저 빔(200)의 이동 폭(D1)은 1 um 내지 4 um의 범위를 갖는다.
또한, 상기 레이저 빔(200)이 상기 비정질 실리콘 박막(130)에 과도하게 조사가 되는 경우, 상기 비정질 실리콘 박막(130)이 상기 레이저 빔(200)에 의해 벗겨지는 형상이 일어날 수 있다. 상기 비정질 실리콘 박막(130)이 벗겨지는 현상을 방지하기 위해, 첫 번째 조사된 상기 레이저 빔(200)과 두 번째 조사된 레이저 빔(200)이 겹치는 면적은 상기 레이저 빔(200)의 전체 면적의 90% 이하인 것이 바람직하다.
상기 레이저 빔(200)이 두 번째 조사됨에 따라, 상기 돌출부(144), 상기 다결정 실리콘 박막(140)의 일부 및 상기 비정질 실리콘 박막(130)의 일부가 용해되어 상기 액상 실리콘(134)이 다시 형성된다. 상기 액상 실리콘(134)의 왼쪽 측면에는 상기 레이저 빔(200)의 첫 번째 조사때 형성된 상기 다결정 실리콘 박막(140)이 있고, 상기 액상 실리콘(134)의 오른쪽 측면에는 기존의 상기 고상 비정질 실리콘 박막(132)이 있다.
이때, 상기 다결정 실리콘 박막(140) 내에 있는 상기 실리콘 그레인(142)들 은 상기 액상 실리콘(134)을 흡수하면서 오른쪽으로 더욱 길게 성장하고, 상기 고상 비정질 실리콘 박막(132)도 상기 액상 실리콘(134)을 흡수하여 왼쪽으로 새로운 실리콘 그레인(142)들을 형성하면서 성장한다. 상기 실리콘 그레인(142)들이 측면 성장을 함에 따라, 양 측면의 중앙에서는 소정의 높이를 갖는 새로운 돌출부(146)가 형성된다.
도 5c를 참조하면, 상기 레이저 빔(200)은 소정의 간격을 다시 이동하여, 상기 다결정 실리콘 박막(140)의 일부 및 상기 비정질 실리콘 박막(130)의 일부에 세 번째로 조사된다. 이때, 상기 레이저 빔(200)의 제2 이동 폭(D2)은 상기 제1 이동 폭(D2)과 동일한 크기를 갖는 것이 바람직하며, 상기 새로운 돌출부(146)가 용융되어 제거되도록 상기 레이저 빔(200)의 폭의 반 이하의 간격을 갖는다.
상기 레이저 빔(200)이 세 번째 조사됨에 따라, 상기 다결정 실리콘 박막(140)의 일부 및 상기 비정질 실리콘 박막(130)의 일부가 용해되어 상기 액상 실리콘(134)이 또 다시 형성된다. 이때, 상기 액상 실리콘(134)의 왼쪽 측면에 있는 상기 다결정 실리콘 박막(140)의 상기 실리콘 그레인(142)들은 상기 액상 실리콘(134)을 흡수하면서 오른쪽으로 더욱 더 길게 성장하고, 상기 액상 실리콘(134)의 오른쪽 측면에 있는 상기 고상 비정질 실리콘 박막(132)은 상기 액상 실리콘(134)을 흡수하여 왼쪽으로 새로운 실리콘 그레인(134)들을 형성하면서 성장한다. 이러한 실리콘 그레인(142)들이 측면 성장을 함에 따라, 양 측면의 중앙에서는 소정의 높이를 갖는 또 다른 새로운 돌출부(146)가 형성된다.
이와 같이, 상기 돌출부(146)의 생성 및 소멸을 반복하면서 상기 실리콘 그 레인(142)들이 측면 성장을 함에 따라, 보다 높은 전기 이동도를 갖는 상기 다결정 실시콘 박막(140)을 형성할 수 있다.
도 6은 도 2에서 도시된 제조방법에 의해 완성된 다결정 실리콘 박막을 개략적으로 도시한 평면도이다.
도 6을 참조하면, 상기 제조방법에 의해 완성된 다결정 실리콘 박막(140)은 복수개의 실리콘 그레인(142)들 및 복수개의 실리콘 그레인 경계(144)들로 이루어진다.
상기 실리콘 그레인(142)들은 각각 왼쪽에서 오른쪽으로 또는 왼쪽에서 오른쪽으로 평행하게 성장된 형상들을 갖는다. 상기 실리콘 그레인 경계(144)들도 상기 실리콘 그레인(142)들의 형상에 의해 평행한 방향으로 형성된다. 따라서, 상기 다결정 실리콘 박막(140)은 왼쪽에서 오른쪽으로 또는 오른쪽에서 왼쪽으로 높은 전기 이동도를 갖는 반면, 위에서 아래로 또는 아래에서 위로는 낮은 전기 이동도를 갖는다. 이와 같이, 상기 다결정 실리콘 박막(140)이 상하로 낮은 전기 이동도를 갖는 이유는 왼쪽에서 오른쪽으로 평행하게 형성된 상기 실리콘 그레인 경계(144)들에 의해 전자(electron) 및 전공(hole) 등의 이동이 방해되기 때문이다.
도 7은 도 1의 레이저에서 발생된 레이저 빔을 Ⅰ-Ⅰ'선을 따른 에너지 밀도의 분포를 나타낸 그래프이고, 도 8은 도 7의 B부분을 확대해서 도시한 그래프이다.
도 7 및 도 8을 참조하면, 상기 레이저(10)에서 발생된 상기 레이저 빔(200)은 사각 형상의 에너지 밀도의 분포를 갖고, 상기 레이저 빔(200)의 에너지 밀도의 분포에 따라 경사부(210)와 정상부(220)로 나누어진다. 즉, 상기 레이저 빔(200)을 단축 방향으로 잘랐을 때 상기 레이저 빔(200)의 에너지 밀도의 분포는 경사진 에너지 밀도 분포를 갖는 경사부(210)와, 비교적 일정한 에너지 밀도 분포를 갖는 정상부(220)로 이루어진다. 이때, 상기 경사부(210)는 상기 정상부(220)를 사이에 두고 양 측면에 형성된다.
상기 레이저 빔(200)의 장축 방향으로의 길이는 상기 기판(100)의 어느 한 변의 길이와 동일하게 형성되는 것이 바람직하다. 예를 들어, 상기 기판(100)의 사이즈가 470mm X 360mm의 크기를 가질 경우, 상기 레이저 빔(200)의 장축 방향으로의 길이는 470mm 이거나 360mm 일 수 있다.
상기 레이저 빔(200)의 단축 방향으로의 폭(L)은 일반적으로 상기 레이저 빔(200)의 확산되는 성질에 의해 3 um 이하로 형성되는 것이 어렵다. 또한, 상기 레이저 빔(200)의 폭(L)이 크게 형성될 경우, 상기 레이저 빔(200)은 넓은 폭을 갖는 상기 액상 실리콘(134)을 형성시킨다. 이와 같이, 상기 액상 실리콘(134)이 넓은 폭을 가질 경우, 상기 액상 실리콘(134)은 측면 성장뿐만 아니라 상기 액상 실리콘(134) 내부에서 미세 결정에 의해 성장이 일어날 수 있다. 따라서, 상기 레이저 빔(200)의 폭(L)은 3 um 내지 10 um의 길이를 갖는 것이 바람직하다.
상기 정상부(220)에서의 상기 레이저 빔(200)의 에너지 밀도는 400 mJ/cm2 내지 1000 mJ/cm2의 범위를 갖는 것이 바람직하다. 상기 레이저 빔(200)의 에너지 밀도가 400 mJ/cm2 이하로 가질 경우, 상기 레이저 빔(200)은 상기 비정질 실리콘 박막(130)을 용융시키지 못할 수 있기 때문이며, 상기 레이저 빔(200)의 에너지 밀도가 1000 mJ/cm2 이상으로 가질 경우, 상기 레이저 빔(200)은 상기 비정질 실리콘 박막(130)을 과도하게 용융시켜 상기 비정질 실리콘 박막(130)을 벗겨내는 문제점을 초래할 수 있기 때문이다.
상기 경사부(210)의 기울기(S)는 10um 이하이고, 바람직하게 3um 이하이다. 이때, 상기 경사부(210)의 기울기(S)는 상기 경사부(210)에서의 상기 레이저 빔(200)의 에너지 밀도의 경사진 정도를 말하며, 상기 경사부(210)에서의 상기 레이저 빔(200)의 에너지 밀도가 상기 레이저 빔(200)의 최대 에너지 밀도에 대하여 10%에서 90%으로 증가하거나 감소할 때, 상기 레이저 빔(200)의 위치의 변화가 얼마인가에 의해 측정된다. 상기 경사부(210)의 기울기(S)가 10um 이상일 경우, 위치에 따른 상기 레이저 빔(200)의 에너지 밀도의 균일도가 감소되어, 상기 액상 실리콘(134)의 측면 성장이 방해될 수 있다.
상기 정상부(220)에서의 상기 레이저 빔(200)의 에너지 밀도가 변동하는 폭(F)은 상기 레이저 빔(200)의 최대 에너지 밀도에 대하여 5% 이하인 것이 바람직하다. 즉, 상기 최대 에너지 밀도에 대하여 90% 이상의 레이저 빔(200)에 있어서, 상기 레이저 빔(200)의 최대 에너지 밀도를 갖는 최대점(222)과 최소 에너지 밀도를 갖는 최소점(224) 사이의 차이가 5%인 것이 바람직하다. 상기 정상부(210)의 에너지 밀도의 변동 폭(S)이 5% 이상일 경우, 상기 정상부(220)의 에너지 밀도의 균일도가 감소되어, 상기 액상 실리콘(134)의 측면 성장이 방해될 뿐만 아니라 상기 액 상 실리콘(134) 내의 저온부분에서 미세한 결정이 성장할 수도 있다.
본 실시예에 따르면, 상기 레이저 빔(200)이 소정의 간격 이동되며 반복적으로 상기 비정질 실리콘 박막(130)에 조사됨으로써, 상기 실리콘 그레인(142)들의 크기가 증가된 상기 다결정 실리콘 박막(140)을 형성할 수 있다.
또한, 사각 형상에 가까운 에너지 밀도의 분포를 갖는 레이저 빔을 기판에 반복적으로 조사함으로써, 실리콘 그레인의 크기를 안정적으로 증가시켜 전기적인 특성이 향상된 다결정 실리콘 박막을 형성할 수 있다.
<박막 트랜지스터 제조방법의 실시예>
도 9a 내지 도 9d는 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조방법의 단계들을 세부적으로 도시한 공정도들이다. 구체적으로, 도 9a는 기판 상에 다결정 실리콘 패턴이 형성된 과정을 나타낸 것이고, 도 9b는 다결정 실리콘 패턴 상에 제1 절연막과 드레인 전극이 형성된 과정을 나타낸 것이고, 도 9c는 드레인 전극 상에 제2 절연막과 콘택홀이 형성된 과정을 나타낸 것이고, 도 9d는 콘택홀을 통해 소스 전극과 드레인 전극이 형성된 과정을 나타낸 것이다.
도 9a를 참조하면, 박막 트랜지스터 제조방법은 우선, 투명한 기판(310) 상에 산화층(320)을 형성시키고, 이어서 상기 산화층(320) 상에 비정질 실리콘 박막을 형성시킨다.
상기 비정질 실리콘 박막은 레이저 빔에 의해 다결정 실리콘 박막으로 변경된다. 상기 다결정 실리콘 박막을 형성하는 과정을 구체적으로 설명하면, 우선 상기 비정질 실리콘 박막이 형성된 기판(310)과, 상기 레이저 빔을 발생시키는 레이 저를 마련한다. 상기 레이저 빔은 긴 길이와 좁은 폭을 갖는 것이 바람직하다. 이어서, 상기 레이저 빔을 상기 기판(310)의 제1 단부에 형성된 비정질 실리콘 박막의 일부에 조사하여, 상기 비정질 실리콘 박막의 일부를 액화시킨다. 액화된 상기 비정질 실리콘 박막 내에서 실리콘 그레인을 성장시켜, 액화된 상기 비정질 실리콘 박막을 고상 결정화시킨다. 상기 레이저 빔을 상기 제1 단부에서 상기 제1 단부와 대향하는 제2 단부로 소정의 간격 이동시켜 반복적으로 조사함으로써, 상기 실리콘 그레인의 크기를 증가시켜 다결정 실리콘 박막을 형성한다.
상기 레이저 빔에 의해 형성된 상기 다결정 실리콘 박막은 플라즈마 식각 등에 의해 상기 다결정 실리콘 박막의 일부가 제거되어, 다결정 실리콘 패턴(330)이 형성된다.
도 9b를 참조하면, 상기 다결정 실리콘 패턴(330)을 덮어 상기 다결정 실리콘 패턴(330)을 보호하는 제1 절연막(340)을 형성한다. 상기 제1 절연막(340)은 일례로, PECVD(Plasma Enhanced Chemical Vapor Deposition) 등에 의해 형성될 수 있다.
이어서, 상기 제1 절연막(340) 상에 게이트 전극(G)을 형성한다. 상기 게이트 전극(G)은 상기 다결정 실리콘 패턴(330)의 중앙에 배치되는 것이 바람직하다. 상기 게이트 전극(G)은 일례로, 금속 물질이 증착된 후 식각되어 형성된다.
도 9c를 참조하면, 상기 게이트 전극(G) 및 상기 제1 절연막(340)을 덮는 제2 절연막(350)을 형성한다. 상기 제2 절연막(350)은 PECVD 등에 의해 형성될 수 있고, 상기 제2 절연막(350)의 두께는 상기 박막 트랜지스터(300)의 신뢰성 향상 및 크로스토크 방지를 위해 일정한 두께 이상을 갖는 것이 바람직하다. 일례로, 상기 제2 절연막(350)의 두께는 6000 Å이상을 갖는다.
이어서, 상기 제1 절연막(340)의 일부 및 상기 제2 절연막(350)의 일부를 식각하여 콘택홀을 형성한다. 상기 콘택홀은 상기 게이트 전극(G)의 좌측으로 소정 거리 이격되어 형성된 제1 콘택홀(352) 및 상기 게이트 전극(G)의 우측으로 소정 거리 이격되어 형성된 제2 콘택홀(354)을 포함한다.
도 9d를 참조하면, 상기 콘택홀을 통해 상기 다결정 실리콘 패턴(340)과 전기적으로 연결된 소스 전극(S) 및 드레인 전극(D)을 형성한다. 이때, 상기 소스 전극(S)은 상기 제1 콘택홀(352)을 통해 상기 다결정 실리콘 패턴(340)과 전기적으로 연결되고, 상기 드레인 전극(D)은 상기 제2 콘택홀(354)을 통해 상기 다결정 실리콘 패턴(340)과 전기적으로 연결된다.
이어서, 상기 소스 전극(S)과 상기 드레인 전극(D)을 덮어 보호하는 보호층(360)이 상기 제2 절연막(350) 상에 형성된다. 상기 제2 절연막(350) 상에 형성된 후, 상기 제2 절연막(350)의 일부를 식각하여 화소 콘택홀(362)을 형성한다. 상기 보호층(360) 상에 투명한 화소 전극(370)이 형성되어 상기 화소 콘택홀(362)에 의해 상기 드레인 전극(D)과 전기적으로 연결된다.
본 실시예에 따르면, 상기 레이저 빔에 의해 높은 전기 이동도을 갖는 상기 다결정 실리콘 패턴(340)을 형성함으로써, 보다 높은 전기적인 특성을 갖는 상기 박막 트랜지스터(300)를 제조할 수 있다.
도 9a 내지 도 9d에서 도시된 상기 박막 트랜지스터(300)는 탑 게이트(top gate) 방식의 박막 트랜지스터를 일례로 설명하였으나, 바텀 게이트(bottom gate) 방식의 박막 트랜지스터에서도 적용될 수 있다.
이와 같은 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막 트랜지스터의 제조방법에 따르면, 사각 형상에 가까운 에너지 밀도의 분포를 갖는 레이저 빔을 기판에 반복적으로 조사함으로써, 실리콘 그레인의 크기를 안정적으로 증가시켜 전기적인 특성이 향상된 다결정 실리콘 박막을 형성할 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (9)

  1. 기판의 제1 가장자리 영역에 형성된 비정질 실리콘 박막의 일부에 레이저의 폭 방향으로 사각 형상의 일정한 에너지 밀도 분포도를 나타내는 레이저 빔을 조사하는 단계;
    상기 레이저 빔에 의해 액화된 비정질 실리콘 박막 내에서 실리콘 그레인을 성장시켜, 상기 비정질 실리콘 박막을 결정화시키는 단계; 및
    상기 실리콘 그레인의 크기를 증가시켜 다결정 실리콘 박막을 형성하기 위해 제1 방향으로 일정 간격 만큼 이동시키면서 상기 사각 형상의 일정한 에너지 밀도를 나타내는 레이저 빔을 조사하는 단계를 포함하는 것을 특징으로 하는 다결정 실리콘 박막의 제조방법.
  2. 제1항에 있어서, 상기 에너지 밀도 분포도는
    양쪽에 형성되며 경사진 에너지 밀도 분포를 갖는 경사부와,
    상기 경사부의 사이에 형성되며 비교적 일정한 에너지 밀도의 분포를 갖는 정상부로 이루어지는 것을 특징으로 하는 다결정 실리콘 박막의 제조방법.
  3. 제2항에 있어서, 상기 정상부에서의 에너지 밀도는 400 mJ/cm2 내지 1000 mJ/cm2의 범위를 갖는 것을 특징으로 하는 다결정 실리콘 박막의 제조방법.
  4. 제2항에 있어서, 상기 경사부에서의 레이저 빔의 폭은 10um 이하인 것을 특징으로 하는 다결정 실리콘 박막의 제조방법.
  5. 제2항에 있어서, 상기 정상부에서의 에너지 밀도의 변동폭은 5% 이하인 것을 특징으로 하는 다결정 실리콘 박막의 제조방법.
  6. 제1항에 있어서, 상기 레이저 빔은 긴 길이와 좁은 폭을 갖고,
    상기 레이저 빔의 폭은 3 um 내지 10 um의 길이를 갖는 것을 특징으로 하는 다결정 실리콘 박막의 제조방법.
  7. 제1항에 있어서, 상기 레이저 빔은 긴 길이와 좁은 폭을 갖고,
    상기 레이저 빔의 길이는 상기 기판의 어느 한 변의 길이와 동일한 것을 특징으로 하는 다결정 실리콘 박막의 제조방법.
  8. 비정질 실리콘 박막을 기판 상에 형성하는 단계;
    레이저의 폭 방향으로 사각 형상의 일정한 에너지 밀도 분포도를 나타내는 레이저 빔을 이용하여 상기 비정질 실리콘 박막을 다결정 실리콘 박막으로 변경시키는 단계;
    상기 다결정 실리콘 박막의 일부를 식각하여 다결정 실리콘 패턴을 형성하는 단계;
    상기 다결정 실리콘 패턴을 보호하는 제1 절연막을 형성하는 단계;
    상기 제1 절연막 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극 및 제1 절연막을 덮는 제2 절연막을 형성하는 단계;
    상기 제1 절연막 및 제2 절연막의 일부를 식각하여 콘택홀을 형성하는 단계; 및
    상기 콘택홀을 통해 상기 다결정 실리콘 패턴과 전기적으로 연결된 소스 전극 및 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  9. 제8항에 있어서, 상기 다결정 실리콘 박막으로 변경시키는 단계는
    상기 기판의 제1 가장자리 영역에 형성된 비정질 실리콘 박막의 일부에 레이저의 폭 방향으로 사각 형상의 일정한 에너지 밀도 분포도를 나타내는 레이저 빔을 조사하는 단계;
    상기 레이저 빔에 의해 액화된 비정질 실리콘 박막 내에서 실리콘 그레인을 성장시켜, 액화된 비정질 실리콘 박막을 결정화시키는 단계; 및
    상기 실리콘 그레인의 크기를 증가시켜 다결정 실리콘 박막을 형성하기 위해 제1 방향으로 일정 간격 만큼 이동시키면서 상기 사각 형상의 일정한 에너지 밀도 분포도를 나타내는 레이저 빔을 조사하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
KR1020050028629A 2005-04-06 2005-04-06 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법 KR20060106171A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020050028629A KR20060106171A (ko) 2005-04-06 2005-04-06 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법
TW094132677A TWI390734B (zh) 2005-04-06 2005-09-21 製造多晶矽薄膜之方法及製造具有多晶矽薄膜之薄膜電晶體之方法
US11/234,609 US7557050B2 (en) 2005-04-06 2005-09-23 Method of manufacturing polysilicon thin film and method of manufacturing thin film transistor having the same
CN2005101192796A CN1848365B (zh) 2005-04-06 2005-11-01 多晶硅薄膜制造方法和具有其的薄膜晶体管的制造方法
JP2005320302A JP2006295117A (ja) 2005-04-06 2005-11-04 多結晶シリコン薄膜の製造方法、及びこれを有する薄膜トランジスタの製造方法
US12/490,236 US20090275178A1 (en) 2005-04-06 2009-06-23 Method of manufacturing polysilicon thin film and method of manufacturing thin film transistor having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050028629A KR20060106171A (ko) 2005-04-06 2005-04-06 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법

Publications (1)

Publication Number Publication Date
KR20060106171A true KR20060106171A (ko) 2006-10-12

Family

ID=37626924

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050028629A KR20060106171A (ko) 2005-04-06 2005-04-06 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR20060106171A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210002215A (ko) * 2019-06-27 2021-01-07 세메스 주식회사 기판 처리 장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210002215A (ko) * 2019-06-27 2021-01-07 세메스 주식회사 기판 처리 장치 및 방법

Similar Documents

Publication Publication Date Title
TWI402989B (zh) 形成多晶矽薄膜之方法及使用該方法以製造薄膜電晶體之方法
US6602765B2 (en) Fabrication method of thin-film semiconductor device
KR100507553B1 (ko) 결정성 반도체막, 그의 제조방법, 반도체장치 및 그의제조방법
KR20010033202A (ko) 반도체박막의 제조방법과 그 제조장치 및 반도체소자와 그제조방법
JP4637410B2 (ja) 半導体基板の製造方法及び半導体装置
CN106783536B (zh) 激光退火设备、多晶硅薄膜和薄膜晶体管的制备方法
WO2011141949A1 (ja) 結晶性半導体膜の製造方法、結晶性半導体膜付き基板、薄膜トランジスタ
KR20030069779A (ko) 박막트랜지스터 및 그 제조방법
US20090275178A1 (en) Method of manufacturing polysilicon thin film and method of manufacturing thin film transistor having the same
JP4169073B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
KR20060106170A (ko) 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법
US7541615B2 (en) Display device including thin film transistors
JP4169072B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
KR100611040B1 (ko) 레이저 열처리 장치
KR101137734B1 (ko) 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법
JP4165305B2 (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
KR20060106171A (ko) 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법
WO2013030885A1 (ja) 薄膜形成基板の製造方法及び薄膜基板
US20060172469A1 (en) Method of fabricating a polycrystalline silicon thin film transistor
KR20030015617A (ko) 결정질 실리콘의 제조방법
KR100579176B1 (ko) 반도체 소자 및 그 형성 방법
JP2004260145A (ja) 結晶膜の製造方法
JP2004140175A (ja) 結晶質半導体膜の製造方法およびそれを用いた半導体素子の製造方法
JP2006190897A (ja) 半導体デバイス、その製造方法および製造装置
JP2007042980A (ja) 結晶質半導体膜およびその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid