JP2006190897A - 半導体デバイス、その製造方法および製造装置 - Google Patents

半導体デバイス、その製造方法および製造装置 Download PDF

Info

Publication number
JP2006190897A
JP2006190897A JP2005002865A JP2005002865A JP2006190897A JP 2006190897 A JP2006190897 A JP 2006190897A JP 2005002865 A JP2005002865 A JP 2005002865A JP 2005002865 A JP2005002865 A JP 2005002865A JP 2006190897 A JP2006190897 A JP 2006190897A
Authority
JP
Japan
Prior art keywords
laser
semiconductor device
crystal
irradiation
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005002865A
Other languages
English (en)
Inventor
Junichiro Nakayama
純一郎 中山
Ikumi Kashiwagi
郁未 柏木
Tetsuya Inui
哲也 乾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005002865A priority Critical patent/JP2006190897A/ja
Priority to US11/794,874 priority patent/US20080237593A1/en
Priority to PCT/JP2006/300053 priority patent/WO2006073165A1/ja
Publication of JP2006190897A publication Critical patent/JP2006190897A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H10P14/3814—Continuous wave laser beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H10P14/381—Beam shaping, e.g. using a mask
    • H10P14/3812—Shape of mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2921—Materials being crystalline insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2922—Materials being non-crystalline insulating materials, e.g. glass or polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3456—Polycrystalline
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H10P14/3816—Pulsed laser beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/382—Scanning of a beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon

Landscapes

  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 ＳＬＳ法においてレーザ照射を繰り返した最後の領域における表面突起高さ（リッジ）を低減させることができる半導体デバイスの製造方法、製造装置およびそれらによって製造された半導体デバイスを提供する。
【解決手段】 基板上に半導体膜が形成された半導体デバイスであって、該半導体膜は横方向成長結晶を有し、かつ、該横方向成長結晶の端部において表面突起高さが前記半導体膜の膜厚より低いことを特徴とする半導体デバイス、および当該半導体デバイスを製造する方法、製造装置。
【選択図】 図１

Description

本発明は、レーザを用いて非晶質半導体材料を結晶化させた半導体デバイスおよびその製造方法、製造装置に関するものである。
薄膜材料の上に半導体デバイスを形成した薄膜トランジスタ（ＴＦＴ）は、アクティブマトリクス液晶表示装置における表示部ならびに画素コントローラなどに用いられており、薄膜材料としては非晶質材料が主に用いられている。さらに、ＴＦＴを高速駆動させるために、従来非晶質半導体膜が用いられていたチャネル領域を結晶化することにより、材料特性を向上させることが行われている。これは結晶という原子配列のそろった部分におけるキャリアの移動度が、非晶質部分におけるそれより数百倍大きくなるためである。しかし多結晶の場合は、結晶粒界においてキャリアの散乱が生じるため、より結晶粒を大きくしチャネル領域において単結晶となることが望まれる。
結晶化にはいくつかの方法が提案されているが、パルスレーザを用いると短時間に大きなエネルギを投入できるため、低温でのプロセスが可能となることから、開発が進められている。その中で、結晶の横方向成長方法およびこれを利用する逐次横方向結晶化方法（ＳＬＳ：Ｓｅｑｕｅｎｔｉａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ）と呼ばれる方法がある。
横方向成長により形成された結晶を、図８を用いて説明する。図８は結晶の横方向成長法を用いて結晶化させた膜の正面図であり、図８（ａ）は小さい幅のマスクを用いた場合の結晶であり、図８（ｂ）は大きい幅のマスクを用いた場合の結晶である。結晶の横方向成長法では、非晶質半導体膜にマスクを用いてレーザビームをパルス照射し、この領域を完全に溶融させる。その後冷却されることにより溶融した半導体膜は再凝固するが、この際凝固しなかった固体部との境界付近から横方向に結晶長さＬ１の特有の結晶化が起こる。図８（ａ）に示すようにマスクの幅がある程度狭いと、この横方向結晶７１，７２がパターンの中央部で衝突し、突起状の表面ラフネス（以下「リッジ」と呼ぶ）が形成される。これは、液体状のシリコンが凝固する際に体積が増えることが原因であり、凝固することにより増えた体積の分だけ、上方へ突起が形成される。図８（ｂ）に示すようにマスクの幅がある程度広いと、横方向の結晶化が進む途中でパターンの中央部付近からも冷却が始まり、下方向から上方向への微結晶化が起こる。これに横方向の結晶化は阻害されることとなり、リッジ７３を形成して止まる。これらの横方向結晶７１，７２は、完全溶融した端からリッジ７３までの長さを持つ大きな一つの単結晶であり、この方向をＴＦＴチャネル方向にとると、キャリアの流れに垂直な粒界は存在しないため良好な特性を得ることができる。
ＳＬＳ法はさらに結晶長を伸ばすための方法であり、下記特許文献１に示すように、この結晶を種として横方向結晶化を続けることができる。ＳＬＳ法により形成された結晶を図９を用いて説明する。図９は、ＳＬＳ法を用いて結晶化させた膜の正面図である。まず、図９（ａ）のように矩形マスクやレーザに対してサンプル（非晶質半導体膜）を距離Ｌ２だけ移動させ（シフトさせ）て、レーザ照射することによって、シフトさせたレーザ照射部分８３が完全に溶融し再凝固する。この際、図９（ｂ）に示すように、一つ前の結晶粒を種として引き継ぐため、結晶長さＬ２＋結晶長さＬ３の大きな単結晶を得ることができる。さらに、図９（ｃ）および図９（ｄ）に示すように、このシフトとレーザ照射を繰り返すことによって、所望の長さの単結晶を得ることができる。
この際、サンプルを適当な量シフトさせることにより、横方向の結晶化において形成される直前のリッジを消去することができる。発生したリッジをカバーする領域に次のレーザを照射させることによって、再度完全溶融するためこのリッジは消え、横方向結晶成長した分だけ進んだ位置に新たなリッジが形成される。したがって、ＴＦＴチャネル部が形成される最終的な結晶領域には、リッジと呼ばれる突起状の表面ラフネス（表面突起高さ）は存在せず、フラットな表面が得られる。
しかしながら、上記ＳＬＳ法においても、レーザ照射を繰り返した最後の領域におけるリッジは残るため、その後のデバイス作製プロセスにとって問題となる。たとえば、半導体膜のリッジ部を含む領域上に、ゲート部、コンタクト部ほかの膜を堆積する場合、膜厚が制限となるだけでなく、特性が劣化する可能性が大きく、さらには将来的な微細化の観点からも障害となる。
このようなＳＬＳ法の最後の領域におけるリッジ高さを低減させるため、たとえば特許文献２には、減衰器を用いたレーザビーム強度変調が提案されている。特許文献２に記載されたレーザビーム強度変調を適用すると、半導体膜を部分的に溶融させるため横方向結晶化が起こらず、リッジを消去することができる。しかし、そのためには、減衰器やその駆動システムなど、新たな機器が必要となる。またレーザの照射周波数が高い生産システムにおいては、これらの減衰器を高速に動作させる必要があり、その実現は困難なものとなる。
また特許文献３には、ＳＬＳ法により結晶化した領域におけるリッジ高さを低減させるため、回折限界以下のマスクを通過した光を照射する手法が記載されている。しかしながら、この方法では、結晶化した全領域に光が照射されるため、突起は減少するが表面の凹凸が大きくなりＴＦＴの特性の低下を招く危険性がある。また結晶化の方向を一方向に限定する必要がある。
特許第３２０４９８６号公報 特表２００３−５０９８４５号公報 特開２００３−３０９０８０号公報
本発明は、上記課題を解決するためになされたものであって、ＳＬＳ法においてレーザ照射を繰り返した最後の領域における表面突起高さ（リッジ）を低減させることができる新規な半導体デバイスの製造方法、製造装置およびそれらによって製造された半導体デバイスを提供することを目的とする。
本発明の半導体デバイスは、基板上に半導体膜が形成されてなる基本構造を備え、該半導体膜は横方向成長結晶を有し、かつ、該横方向成長結晶の端部において表面突起高さが前記半導体膜の膜厚より低いことを特徴とする。
ここにおいて、前記横方向成長結晶は、前記半導体膜にレーザ照射することにより結晶成長された結晶であることが好ましい。
さらに、前記横方向成長結晶は、前記レーザ照射を、レーザ照射により横方向に結晶成長した部分を引き継ぐように半導体膜の面方向に段階的に移動して、前記部分の結晶を引き継ぐことにより、結晶成長が拡大された領域であることが好ましい。
また、本発明の半導体デバイスは、横方向結晶成長の端部における表面突起高さが、回折限界以下のスリットもしくはパターンを通過した光を利用することにより、前記横方向成長結晶を形成するための前記レーザのエネルギよりも低いエネルギを有するレーザを照射することにより、半導体膜の膜厚よりも低くされたものであることが好ましい。
さらに、本発明の半導体デバイスは、前記前記横方向成長結晶を形成するための前記レーザのエネルギよりも低いエネルギを有するレーザを、以下の（１）〜（３）のいずれかのように用いて作製されたものであるのが、より好ましい。
（１）半導体デバイスに段階的にレーザ照射する際の最終照射において用いる、
（２）半導体デバイスに段階的にレーザ照射する際の最終照射から数段階前の照射より用いる、
（３）半導体デバイスに段階的にレーザ照射する際の最終照射の位置において用いる。
また本発明は、基板上に形成された半導体膜にレーザを照射して該半導体膜において横方向に結晶成長させるステップと、前記横方向に結晶成長させたレーザより低いエネルギのレーザを照射して前記横方向の成長結晶の端部における表面突起高さを前記半導体膜の膜厚よりも低くするステップとを含む、半導体デバイスの製造方法を提供する。
本発明の半導体デバイスの製造方法においては、前記半導体膜において横方向に結晶成長させるレーザ照射を、結晶成長した半導体膜の部分を引き継ぐように段階的に移動させて行うことが、好ましい。
本発明の半導体デバイスの製造方法においても、前記前記横方向成長結晶を形成するための前記レーザのエネルギよりも低いエネルギを有するレーザを、以下の（１）〜（３）のいずれかのように用いることが、より好ましい。
（１）半導体デバイスに段階的にレーザ照射する際の最終照射において用いる、
（２）半導体デバイスに段階的にレーザ照射する際の最終照射から数段階前の照射より用いる、
（３）半導体デバイスに段階的にレーザ照射する際の最終照射の位置において用いる。
さらに、本発明の半導体デバイスの製造方法においては、前記横方向に結晶成長させたレーザより低いエネルギのレーザ照射を行うために、回折限界以下のスリットもしくはパターンを有するマスクを利用してエネルギ照射量を制御することが、好ましい。
また、本発明は、上述した本発明の半導体デバイスの製造方法に好適に用いられる半導体デバイス製造装置も提供する。かかる本発明の半導体デバイスの製造装置は、第一のレーザ発振器と、第二のレーザ発振器と、これら２つのレーザ発振器を制御するコントローラとを含むことを特徴とする。
かかる本発明の半導体デバイス製造装置において、第二のレーザ発振器から発生するレーザのエネルギは、第一のレーザ発振器から発生するレーザのエネルギよりも低いことが好ましい。
また、第一のレーザ発振器から発生するレーザの波長が、半導体膜に吸収されやすい波長であり、第二のレーザ発振器から発生するレーザの波長が、基板または溶融状態の半導体膜に吸収されやすい波長であることがより好ましい。
また、本発明は、基板上に形成された半導体膜にレーザを照射して該半導体膜において横方向に結晶成長させ、前記横方向に結晶成長させたレーザより低いエネルギのレーザを照射して前記横方向の成長結晶の端部における表面突起高さを前記半導体膜の膜厚よりも低くする半導体デバイスの製造方法において、横方向に結晶成長させたレーザより低いエネルギのレーザ照射を行うために用いられる、回折限界以下のスリットもしくはパターンを有することを特徴とするマスクも提供する。
本発明はさらに、基板上に形成された半導体膜にレーザを照射して該半導体膜において横方向に結晶成長させ、前記横方向に結晶成長させたレーザより低いエネルギのレーザを照射して前記横方向の成長結晶の端部における表面突起高さを前記半導体膜の膜厚よりも低くする半導体デバイスの製造方法において、横方向に結晶成長させたレーザより低いエネルギのレーザ照射を行うために用いられる、回折限界以下のスリットもしくはパターンを有するマスクを備えることを特徴とする製造装置をも提供する。
本発明の半導体デバイスの製造方法および半導体デバイスの半導体装置によって、従来とは異なり、減衰器やその駆動システムなどの機器を要することがなく、また、表面の凹凸が大きくなるようなこともなく、結晶化の端部における表面突起高さが半導体膜の膜厚より低くされた半導体デバイスを提供することができる。このような半導体デバイスによれば、従来と比較して、ＴＦＴ特性が改善されるという効果がある。より具体的には、閾値電圧の低減、閾値電圧のばらつきの低減、サブスレショルド係数の低減に効果がある。また、プロセス上の観点からも、結晶化の端部における突起がなくなることで、ゲート酸化膜の膜厚を薄膜化することが可能になり、スループットの改善とＴＦＴ特性のさらなる改善が可能になる。
図１は、本発明の半導体デバイス５の概略断面図である。本発明の半導体デバイス５は、基板１上に半導体膜３が形成されてなる基本構造を備え、好ましくは、図１に示すように基板１と半導体膜３との間に下地絶縁層２が介在される。
本発明の半導体デバイス５における基板１としては、絶縁性のものを用いることが好ましく、ガラス基板や石英基板等を用いることができるが、安価である点および大面積基板を容易に製造できる点でガラス基板を用いることが好適である。
下地絶縁層２は、当分野で従来より用いられている酸化シリコン、窒化シリコンなどの材料にてたとえばＣＶＤ法などにて形成することができ、特に制限されるものではない。中でもガラス基板と同一成分であり、熱膨張係数などの各種物性がほぼ等しいことから、酸化シリコンにて下地絶縁層２を形成するのが好ましい。下地絶縁層２を形成することにより、主としてレーザ光による溶融、再結晶化の際に、溶融した前駆体半導体薄膜の熱影響がガラス基板である絶縁性基板に及ばないようにすることができ、さらにガラス基板である絶縁性基板から前駆体半導体薄膜への不純物拡散を防止することができる。なお下地絶縁層２の厚みは、５０〜２００ｎｍ程度にすることが好ましいが、これに限定されるわけではない。当該下地絶縁膜２は、上記材料をプラズマエンハンスド化学気相堆積（ＰＥＣＶＤ）、蒸着、またはスパッタリングなどにより堆積して上記基板１上に形成することができる。
本発明の半導体デバイス５における半導体膜３は、半導体特性を示す従来公知のものであれば特に制限されないが、後述するレーザ照射による横方向結晶成長で結晶成長長さを長くすることによって種々の特性が顕著に向上するアモルファスシリコン膜を用いて形成されるのが、好ましい。しかし、半導体膜３は、アモルファスシリコンのように非晶質のもので形成された半導体膜に限らず、微結晶や多結晶などの結晶性半導体膜であってもよい。また半導体膜３の材質は、シリコンのみからなる材質に限られるものではなく、ゲルマニウムなどの他の元素を含んだシリコンを主成分とする材質であってもよい。半導体膜３は、膜厚が１０〜１００ｎｍとなるように、プラズマエンハンスド化学気相堆積（ＰＥＣＶＤ）、触媒化学気相堆積（Ｃａｔ−ＣＶＤ）、蒸着、またはスパッタリングなどにより堆積させることで、形成することができる。
本発明における半導体デバイス５は、上記半導体膜３が横方向成長結晶を有する。ここで、横方向とは、半導体膜の面と実質的に平行な方向をいう。すなわち、半導体膜において、結晶成長する方向としては、主として、半導体膜の面方向と、半導体膜の厚さ方向とが挙げられるが、このうち、面方向のことを意味する。
本発明においては、この半導体膜３の横方向成長結晶の端部における表面突起高さが、半導体膜の膜厚よりも低いことを特徴とするものである。ここで、上記表面突起高さは、端部の突起の最大高さを指し、ＡＦＭ（原子間力顕微鏡）を用いて２０ｕｍ×２０ｕｍ領域の表面形状を測定し、その最大高さ５点以上の平均値として算出することができる。また、上記半導体膜の膜厚は、半導体膜の平均厚みを指し、ＡＦＭ（原子間力顕微鏡）または触針式の段差計を用いて半導体膜が形成されている領域と形成されていない領域との段差を測定して算出することができる。このように半導体膜３の横方向成長結晶の端部における表面突起高さが、半導体膜の膜厚よりも低い半導体デバイスによれば、従来と比較して、ＴＦＴ特性が改善されるという効果がある。より具体的には、閾値電圧の低減、閾値電圧のばらつきの低減、サブスレショルド係数の低減に効果がある。また、プロセス上の観点からも、結晶化の端部における突起がなくなることで、ゲート酸化膜の膜厚を薄膜化することが可能になり、スループットの改善とＴＦＴ特性のさらなる改善が可能になる。
図２（ａ）は本発明の半導体デバイスにおける半導体膜結晶の平面図であり、図２（ｂ）は本発明の半導体デバイスにおける半導体膜の断面図である。また図１０は従来の半導体デバイスにおける半導体膜の断面図である。本発明の半導体デバイスは、たとえば半導体膜厚を５０ｎｍとした場合には、横方向成長結晶１１，１２の端部における表面突起高さＨは３０ｎｍである（図２（ｂ））。これに対し、従来の半導体デバイスの横方向成長結晶９１，９２の端部における表面突起高さＨは５０ｎｍである（図１０）。したがって、かかる例の場合は、本発明の半導体デバイスにおいては、表面突起高さＨは従来の５０ｎｍから３０ｎｍに低減され、半導体膜の膜厚よりも低くなっている。この表面突起高さは、マスクパターンによってエネルギ量をコントロールし、さらに低減することも可能であり、リッジ以外のエリアは極めて平坦で凹凸のほとんどない、具体的には１０ｎｍ以上の突起がほとんどない、結晶を得ることもできる。
本発明の半導体デバイスは、表面突起高さが半導体膜の膜厚よりも低いものであれば、特に制限されるものではないが、半導体膜の上に形成されるゲート酸化膜の膜厚が約１００ｎｍであり、ゲート酸化膜を突き破ると電流がリークしＴＦＴとして動作しなくなる虞があることから、表面突起高さと半導体膜の膜厚との差は１５０ｎｍ以下であるのが好ましい。また、ゲート酸化膜の膜厚が一定でなければ閾値電圧がばらつくことから、ゲート酸化膜の膜厚を変動させないような表面突起高さが必要となる観点からは、表面突起高さと半導体膜の膜厚との差は１００ｎｍ以下であるのがより好ましい。さらに、閾値電圧はゲート酸化膜の膜厚に反比例するため、ゲート酸化膜が薄膜化される方向にあり、このためにはできるだけ表面突起高さを低くする必要があるという観点からは、表面突起高さと半導体膜の膜厚との差は５０ｎｍ以下であるのが特に好ましい。
以下、上記特徴を有する本発明の半導体デバイスを製造する好適な方法（本発明の半導体デバイスの製造方法）について説明する。なお、本発明の半導体デバイスは、上記特徴を備えるものであればよく、本発明の半導体デバイスの製造方法によって製造されたものに限定されるものではない。
本発明の半導体デバイスの製造方法は、基板上に形成された半導体膜にレーザを照射して該半導体膜において横方向に結晶成長させるステップと、前記横方向に結晶成長させたレーザより低いエネルギのレーザを照射して前記横方向の成長結晶の端部における表面突起高さを前記半導体膜の膜厚よりも低くするステップとを含む。
本発明の半導体デバイスの製造方法における最初のステップでは、まず、従来公知の方法であるＳＬＳ法を用いて、半導体膜にレーザを照射することにより、基板上に形成された半導体膜に横方向成長結晶を形成する。半導体膜において、結晶成長する方向としては、主として、半導体膜の面方向と、半導体膜の厚さ方向とが挙げられるが、「横方向」とは、上述した通り、このうち面方向のことを意味する。
かかる横方向成長結晶を形成するステップにおいては、横方向に結晶成長させるレーザ照射を、結晶成長した半導体膜の部分を引き継ぐように段階的に移動させて行うことが好ましい。ここで、「段階的にレーザ照射を行う」とは、１回のレーザパルスで生じた横方向の結晶成長を引き継ぐように次のレーザパルスを照射し、当該レーザパルスで生じた結晶成長を引き継ぐように次のレーザパルスを照射することを指す。このように、段階的にレーザ照射を行うことにより最初のレーザ照射で生じた結晶の形態を引き継いでいくことができるので、単一の結晶、すなわち単結晶を形成することができる。また、直前のレーザパルス照射により生じたリッジも次のレーザパルス照射により除去することができる。このことにより、リッジ以外のエリアは極めて平坦で凹凸のほとんどない、具体的には１０ｎｍ以上の突起がほとんどない、結晶を得ることができる。
続くステップでは、前記横方向に結晶成長させたレーザより低いエネルギのレーザを照射して前記横方向の成長結晶の端部における表面突起高さを前記半導体膜の膜厚よりも低くする。結晶成長が横方向に進行していく場合、結晶成長の終焉における端部において、表面突起高さが生じてしまうことは上述した通りであるが、本発明の半導体デバイスの製造方法は、このような表面突起高さを半導体膜厚よりも低くすることができることに特徴を有している。すなわち、本発明の半導体デバイスの製造方法においては、低いエネルギのレーザ照射により、半導体膜は膜厚方向全体を完全に溶融することができず、膜上部のみが部分的に溶融する。すると結晶核は固液界面に多く発生し、膜中で下から表面方向への微結晶成長が起こる。このように横方向とは異なるメカニズムで再結晶化させることにより、表面突起高さを十分低くすることができる。またこれは後で述べるように、半導体膜での吸収係数が大きいレーザを用いることの利点をさらに活かしたことに特徴をもつ。
当該ステップにおいて、前記横方向に結晶成長させたレーザより低いエネルギのレーザの照射は、以下の（１）〜（３）のいずれかのように用いられることが、より好ましい。
（１）半導体デバイスに段階的にレーザ照射する際の最終照射において用いる、
（２）半導体デバイスに段階的にレーザ照射する際の最終照射から数段階前の照射より用いる、
（３）半導体デバイスに段階的にレーザ照射する際の最終照射の位置において用いる。
前記横方向に結晶成長させたレーザより低いエネルギのレーザの照射を、（１）半導体デバイスに段階的にレーザ照射する際の最終照射において用いることで、横方向結晶成長の最終照射の際において膜上部のみを部分的に溶融させ、結晶核を固液界面に多く発生させ、膜中で横方向とは異なるメカニズムで再結晶化させることにより、表面突起高さを十分低くすることができる。
前記横方向に結晶成長させたレーザより低いエネルギのレーザの照射を、（２）半導体デバイスに段階的にレーザ照射する際の最終照射から数段階前の照射より用いることで、最終照射の際のレーザエネルギが十分に低減されていない場合であっても、数段階回前から徐々にレーザエネルギを低減させるように設計することで、横方向成長結晶の端部における表面突起高さを半導体膜の膜厚よりも確実に低減させることができる。ここで、最終照射から数段階前のレーザ照射とは、最終照射の２〜３回前の段階から照射することが好ましいが、これらに限定されるわけではなく、エネルギの低いレーザを一緒に用いて表面突起高さを膜厚より低くするという目的を達成できるように、適宜設計することが好ましい。
また、前記横方向に結晶成長させたレーザより低いエネルギのレーザの照射を、（３）半導体デバイスに段階的にレーザ照射する際の最終照射の位置において用いることで、他の部分には全く影響を与えることなく、リッジ部のみ突起を低減することが可能となる。
図３は、本発明の半導体デバイスの製造方法において好適に用いられるマスクを模式的に示す図である。また図１１は、従来のマスクを模式的に示す図である。本発明の半導体デバイスにおいては、前記横方向に結晶成長させたレーザより低いエネルギのレーザ照射を行うために、従来のスリットパターン１０１（図１１）に比較して細いパターン３１（図３（ａ）、あるいは、回折限界以下のスリットまたはパターン３２（図３（ｂ））、３３（図３（ｃ））、３４（図３（ｄ））を有するマスクを利用して、エネルギ照射量を制御することが好ましい。このようなマスク３１，３２，３３，３４を用いることによって、リッジを低減できるレーザ光を作り出すことが可能となる。
従来のスリットパターン１０１に比較して細いパターン３１の場合は、従来と同じような形状であるためマスクの設計・製作が容易であるという利点がある。また、回折限界以下のパターン３２，３３，３４の場合は、凹凸をさらに減少させることが可能になる。ここで、回折限界はエキシマレーザの波長と光学系によって決まり、一般にはλ／ＮＡで与えられ、約１〜３ｕｍとなる。回折限界以下のパターンとは、たとえば、約３ｕｍの回折限界を有するエキシマレーザと光学系とを有する装置であれば、約２ｕｍ以下の形状となる。回折限界以下となると透過する光量が減少し、エネルギが低下するため、小さすぎると効果がなくなる虞がある。かかる観点からは、回折限界の１／４から３／４の大きさが好適である。
本発明においては、従来のスリットパターンに比較して細いパターンと回折限界以下のパターンとをうまく組み合わせることで、突起を所望の形状に変形することも勿論可能である。ＳＬＳ法を用いて、半導体膜にレーザを照射して結晶を横方向に成長させる場合には、ステージの走査方向と結晶の横成長方向がほぼ垂直になるように結晶化する。この場合、光の回折限界以下のスリットもしくはパターンを前後に有するマスクエリアの中心線は、直前のマスクエリアの中心線と同一線上になる。
また、ステージ走査方向の往復でレーザ光を照射する場合は、光の回折限界以下のスリットもしくはパターンを前後に有する（図４（ａ））か、または、最終ショットの位置に従来のスリットパターンに比較して細いもしくは回折限界以下のパターンを有するマスクを往復で切り替えて使用する（図４（ｂ））。図４（ａ）に示すようにパターンを前後に有する場合は、横方向結晶化前に回折限界以下のマスクを通過した光が照射されるため、より凹凸を低減できるという効果がある。なお、図１２には、比較として従来のレーザ光の照射例を模式的に示している。
本発明の半導体膜の製造方法に用いるレーザ光は、基板に影響を与えないために、半導体膜での吸収係数が大きいことが望ましい。より具体的には、紫外域の波長を有することが好ましい。たとえば、波長３０８ｎｍのエキシマレーザパルスが挙げられる。なお、横方向結晶成長のためのレーザ照射においては、たとえば膜厚約５０ｎｍのアモルファスシリコンにレーザ照射して横方向成長結晶を有する半導体膜３を形成する場合には、ＳＬＳ法に必要なエキシマレーザのエネルギ量は２〜８ｋＪ／ｍ2である。また、横方向結晶成長させたレーザより低いエネルギのレーザの照射の際のエキシマレーザのエネルギ量は０．５〜４ｋＪ／ｍ2である。
また、本発明の半導体薄膜の製造方法に用いるレーザ光は、１回の照射あたり固体状態にある半導体膜を溶融させる照射面積あたりのエネルギ量、具体的には半導体膜を全膜厚において融点以上の温度に加熱することのできるエネルギ量を有することが好ましい。このエネルギ量は、半導体膜の材質の種類、半導体膜の膜厚、結晶化領域の面積などにより変化し、一義的に定めることができないため、適宜適当なエネルギ量を有するレーザ光を用いることが望ましい。
ここで、積層された半導体膜を結晶化するのに用いる一般的な装置について、図５を用いて説明する。図５は、上述した本発明の半導体デバイスの製造方法に用いることができる装置の一例を概念的に示す図である。図５に示す例の装置は、レーザ発振器４２、可変減衰器４３、フィールドレンズ４４、マスク４５、結像レンズ４６、サンプルステージ４７およびいくつかのミラー、さらには均一照光学系を含んでいる。これらの部材は、コントローラ４１により制御される。このレーザ加工装置を用いることにより、ステージ４７上の半導体デバイス５に放射パルスを供給することができる。リッジに対して照射するレーザ光に対して、光の回折限界以下のスリットもしくはパターンを有するマスクを用いることで、レーザエネルギを減衰させることができる。このような装置は、当業者であれば当分野における各種部品を適宜組み合わせて容易に実現することができる。
図６は、本発明の半導体デバイスの製造装置を好ましい一例を概念的に示す図である。本発明の半導体デバイスの製造方法は、図５に示したような一般的な装置を用いて行うことができるが、特に、図６に示す本発明の半導体デバイスの製造装置を好適に用いることができる。本発明は、上述した本発明の半導体デバイスの製造方法に好適に用いられる装置であって、第一のレーザ発振器５２と、第二のレーザ発振器５８と、これらの２つのレーザ発振器を制御するコントローラ５１とを備えることを特徴とする、半導体デバイスの製造装置をも提供するものである。
図６に示す本発明の半導体デバイスの製造装置においては、第一のレーザ発振器５２によるレーザを半導体膜の横方向の結晶成長のための照射に用い、第二のレーザ発振器５８によるレーザを、溶融した半導体膜の温度低下を抑制するためのアシストレーザとして用いる。このような構成を採ることにより、溶融した半導体膜が再凝固するまでの時間を延長することができ、生成される横方向結晶の粒径を大幅に伸ばすことができる。
本発明の半導体デバイスの製造装置においては、第一のレーザ発振器から発生するレーザ（第一のレーザ光）の波長が、半導体膜（固体状態の半導体膜）に吸収されやすい波長であり、第二のレーザ発振器から発生するレーザ（第二のレーザ光）の波長が、基板または溶融状態の半導体膜に吸収されやすい波長であることが好ましい。かかる第一のレーザ光としては、たとえば、波長３０８ｎｍのエキシマレーザパルスが挙げられる。また、第二のレーザ光としては、波長５３２ｎｍのＹＡＧレーザ、波長１０６４ｎｍのＹＡＧレーザ、波長１０．６μｍの炭酸ガスレーザなどが挙げられる。
本発明の半導体膜の製造装置に用いる第一および第二のレーザ光エネルギの合計は、照射面積あたりの、１回の照射あたり固体状態にある半導体膜を溶融させうるエネルギ量を有することが好ましい。あるいは、第一のレーザ光が照射面積あたりの、１回の照射あたり固体状態にある半導体膜を溶融させうるエネルギ量を有し、第二のレーザ光が照射面積あたりの、１回の照射あたり固体状態にある半導体膜を溶融させるエネルギ量未満であるように実現してもよい。また、照射面積あたりのエネルギ量を有するように設定することも可能である。これらのエネルギ量は、半導体膜の材質の種類、半導体膜の膜厚、結晶化領域の面積などにより変化し、一義的に定めることはできないため、上述した本発明の半導体デバイスの製造方法における適用すべき態様に併せて、適宜適当なエネルギ量を有するレーザ光を有することが望ましい。たとえば、半導体膜としてアモルファスシリコン５０ｎｍを用いる場合には、ＳＬＳ法に必要な第一のレーザのエネルギ量は１〜５ｋＪ／ｍ2であり、第二のレーザのエネルギ量は０．５〜４ｋＪ／ｍ2である。
図７は、本発明の半導体デバイスの製造装置における、第一のレーザ光および第二のレーザ光の照射時刻と出力（放射照度）との関係の概要を説明するグラフである。図７のグラフにおいて、横軸は時間（時）を表し、縦軸は、出力（単位：Ｗ／ｍ2）を表す。また、第一のレーザ光のグラフは参照符６１で示され、第二のレーザ光のグラフは参照符６２で示される。本発明の半導体デバイスの製造装置において、第一のレーザは、時刻ｔ＝０に照射を開始し、ｔ＝ｔ’に出力が０となるように照射する。また、第二のレーザは時刻ｔ１とｔ２の間において高出力で放射し、他は低出力で放射する。なお、ｔ１＜ｔ２である。第一のレーザ光および第二のレーザ光の照射時刻と出力との関係は、特にこの関係にあることを限定するものではなく、時刻ｔ１が正の値でも負の値でも構わない。すなわち、第一のレーザ光の照射開始時刻の前であっても後であっても構わない。ｔ２を適当に設定することにより、溶融した半導体膜が再凝固するまでの時間を延長することができ、生成される横方向結晶の粒径を大幅に伸ばすことができる。好ましくは、ｔ’＜ｔ２である。また、ｔ１＜ｔ’であることが好ましい。このような第一のレーザ光および第二のレーザ光の照射は、コントローラ５１により適宜制御されるようにして実現される。コントローラ５１としては、従来公知の適宜の制御手段を特に制限なく用いることができる。
なお、図３には、本発明の半導体デバイスの製造方法において好適に用いられるマスクを示したが、このようなマスクも新規なものであって、本発明に包含される。すなわち、本発明は、基板上に形成された半導体膜にレーザを照射して該半導体膜において横方向に結晶成長させ、前記横方向に結晶成長させたレーザより低いエネルギのレーザを照射して前記横方向の成長結晶の端部における表面突起高さを前記半導体膜の膜厚よりも低くする半導体デバイスの製造方法において、横方向に結晶成長させたレーザより低いエネルギのレーザ照射を行うために用いられる、回折限界以下のスリットもしくはパターンを有することを特徴とするマスクも提供する。
本発明はさらに、上記マスクを備える製造装置も提供するものである。すなわち、本発明は、基板上に形成された半導体膜にレーザを照射して該半導体膜において横方向に結晶成長させ、前記横方向に結晶成長させたレーザより低いエネルギのレーザを照射して前記横方向の成長結晶の端部における表面突起高さを前記半導体膜の膜厚よりも低くする半導体デバイスの製造方法において、横方向に結晶成長させたレーザより低いエネルギのレーザ照射を行うために用いられる、回折限界以下のスリットもしくはパターンを有するマスクを備える製造装置も提供する。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明の半導体デバイスの概略断面図である。 図２（ａ）は本発明の半導体デバイスにおける半導体膜結晶の平面図であり、図２（ｂ）は本発明の半導体デバイスにおける半導体膜の断面図である。 本発明の半導体デバイスの製造方法において好適に用いられるマスクを模式的に示す図である。 本発明の半導体デバイスの製造方法における好適なレーザ光の照射方法を模式的に示す図である。 本発明の半導体デバイスの製造方法に用いることができる装置の一例を概念的に示す図である。 本発明の半導体デバイスの製造装置を好ましい一例を概念的に示す図である。 本発明の半導体デバイスの製造装置における、第一のレーザ光および第二のレーザ光の照射時刻と出力（放射照度）との関係の概要を説明するグラフである。 結晶の横方向成長法を用いて結晶化させた膜の平面図である。 ＳＬＳ法を用いて結晶化させた膜の平面図である。 従来の半導体デバイスにおける半導体膜の断面図である。 従来のマスクを模式的に示す図である。 従来のレーザ光の照射方法を模式的に示す図である。
符号の説明
１ 基板、２ 下地絶縁膜、３ 半導体膜、５ 半導体デバイス、３１，３２，３３，３４ マスク、４１，５１ コントローラ、４３，５３ 可変減衰器、４４，５４ フィールドレンズ、４５，５５ マスク、４６，５６ 結像レンズ、４７，５７ サンプルステージ、４２，５２ 第一のレーザ発振器、５８ 第二のレーザ発振器、７１，８１ 結晶成長長さ、８２ 距離、８３ レーザ照射部分。

Claims (18)

  1. 基板上に半導体膜が形成された半導体デバイスであって、該半導体膜は横方向成長結晶を有し、かつ、該横方向成長結晶の端部において表面突起高さが前記半導体膜の膜厚より低いことを特徴とする半導体デバイス。
  2. 前記横方向成長結晶は、前記半導体膜にレーザ照射することにより結晶成長された結晶であることを特徴とする、請求項１に記載の半導体デバイス。
  3. 前記横方向成長結晶は、前記レーザ照射を、レーザ照射により横方向に結晶成長した部分を引き継ぐように半導体膜の面方向に段階的に移動して、前記部分の結晶を引き継ぐことにより、結晶成長が拡大された領域であることを特徴とする、請求項２に記載の半導体デバイス。
  4. 横方向結晶成長の端部における表面突起高さは、回折限界以下のスリットもしくはパターンを通過した光を利用することにより、前記横方向成長結晶を形成するための前記レーザのエネルギよりも低いエネルギを有するレーザを照射することにより、半導体膜の膜厚よりも低くされたことを特徴とする、請求項２または３に記載の半導体デバイス。
  5. 前記横方向成長結晶を形成するための前記レーザのエネルギよりも低いエネルギを有するレーザを、前記半導体デバイスに段階的にレーザ照射する際の最終照射において用いることを特徴とする、請求項４に記載の半導体デバイス。
  6. 前記横方向成長結晶を形成するための前記レーザのエネルギよりも低いエネルギを有するレーザを、前記半導体デバイスに段階的にレーザ照射する際の最終照射から数段階前の照射より用いることを特徴とする、請求項４に記載の半導体デバイス。
  7. 前記横方向成長結晶を形成するための前記レーザのエネルギよりも低いエネルギを有するレーザを、前記半導体デバイスに段階的にレーザ照射する際の最終照射の位置において用いることを特徴とする、請求項４に記載の半導体デバイス。
  8. 基板上に形成された半導体膜にレーザを照射して該半導体膜において横方向に結晶成長させるステップと、前記横方向に結晶成長させたレーザより低いエネルギのレーザを照射して前記横方向の成長結晶の端部における表面突起高さを前記半導体膜の膜厚よりも低くするステップとを含む、半導体デバイスの製造方法。
  9. 前記半導体膜において横方向に結晶成長させるレーザ照射を、結晶成長した半導体膜の部分を引き継ぐように段階的に移動させて行うことを特徴とする、請求項８に記載の半導体デバイスの製造方法。
  10. 前記横方向に結晶成長させたレーザより低いエネルギのレーザ照射を、レーザを段階的に移動させて照射するステップにおける最終照射に用いることを特徴とする、請求項９に記載の半導体デバイスの製造方法。
  11. 前記横方向に結晶成長させたレーザより低いエネルギのレーザ照射を、レーザを段階的に移動させて照射するステップにおける最終照射から数段階前の照射より用いることを特徴とする、請求項９に記載の半導体デバイスの製造方法。
  12. 前記横方向に結晶成長させたレーザより低いエネルギのレーザ照射を、レーザを段階的に移動させて照射するステップにおける最終照射の位置において用いることを特徴とする、請求項９に記載の半導体デバイスの製造方法。
  13. 前記横方向に結晶成長させたレーザより低いエネルギのレーザ照射を行うために、回折限界以下のスリットもしくはパターンを有するマスクを利用してエネルギ照射量を制御することを特徴とする、請求項８〜１２のいずれかに記載の半導体デバイスの製造方法。
  14. 請求項８〜１３のいずれかに記載の半導体デバイスの製造方法に用いる半導体デバイスの製造装置であって、
    第一のレーザ発振器と、第二のレーザ発振器と、これら２つのレーザ発振器を制御するコントローラとを備える、半導体デバイスの製造装置。
  15. 第二のレーザ発振器から発生するレーザのエネルギが、第一のレーザ発振器から発生するレーザのエネルギよりも低いことを特徴とする、請求項１４に記載の半導体デバイスの製造装置。
  16. 第一のレーザ発振器から発生するレーザの波長が、半導体膜に吸収されやすい波長であり、第二のレーザ発振器から発生するレーザの波長が、基板または溶融状態の半導体膜に吸収されやすい波長であることを特徴とする、請求項１４または１５に記載の半導体デバイスの製造装置。
  17. 基板上に形成された半導体膜にレーザを照射して該半導体膜において横方向に結晶成長させ、前記横方向に結晶成長させたレーザより低いエネルギのレーザを照射して前記横方向の成長結晶の端部における表面突起高さを前記半導体膜の膜厚よりも低くする半導体デバイスの製造方法において、横方向に結晶成長させたレーザより低いエネルギのレーザ照射を行うために用いられるマスクであって、
    回折限界以下のスリットもしくはパターンを有することを特徴とするマスク。
  18. 基板上に形成された半導体膜にレーザを照射して該半導体膜において横方向に結晶成長させ、前記横方向に結晶成長させたレーザより低いエネルギのレーザを照射して前記横方向の成長結晶の端部における表面突起高さを前記半導体膜の膜厚よりも低くする半導体デバイスの製造方法において、横方向に結晶成長させたレーザより低いエネルギのレーザ照射を行うために用いられる製造装置であって、
    回折限界以下のスリットもしくはパターンを有するマスクを備えることを特徴とする製造装置。
JP2005002865A 2005-01-07 2005-01-07 半導体デバイス、その製造方法および製造装置 Pending JP2006190897A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005002865A JP2006190897A (ja) 2005-01-07 2005-01-07 半導体デバイス、その製造方法および製造装置
US11/794,874 US20080237593A1 (en) 2005-01-07 2006-01-06 Semiconductor Device, Method of Fabricating the Same, and Apparatus for Fabricating the Same
PCT/JP2006/300053 WO2006073165A1 (ja) 2005-01-07 2006-01-06 半導体デバイス、その製造方法および製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005002865A JP2006190897A (ja) 2005-01-07 2005-01-07 半導体デバイス、その製造方法および製造装置

Publications (1)

Publication Number Publication Date
JP2006190897A true JP2006190897A (ja) 2006-07-20

Family

ID=36647641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005002865A Pending JP2006190897A (ja) 2005-01-07 2005-01-07 半導体デバイス、その製造方法および製造装置

Country Status (2)

Country Link
JP (1) JP2006190897A (ja)
WO (1) WO2006073165A1 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001147446A (ja) * 1999-11-19 2001-05-29 Hitachi Ltd 液晶表示装置とその製造方法
JP4057215B2 (ja) * 2000-03-07 2008-03-05 三菱電機株式会社 半導体装置の製造方法および液晶表示装置の製造方法
KR100796758B1 (ko) * 2001-11-14 2008-01-22 삼성전자주식회사 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법
US6809801B2 (en) * 2002-03-11 2004-10-26 Sharp Laboratories Of America, Inc. 1:1 projection system and method for laser irradiating semiconductor films
US7192479B2 (en) * 2002-04-17 2007-03-20 Sharp Laboratories Of America, Inc. Laser annealing mask and method for smoothing an annealed surface
JP2004031809A (ja) * 2002-06-27 2004-01-29 Toshiba Corp フォトマスク及び半導体薄膜の結晶化方法
JP2004158584A (ja) * 2002-11-06 2004-06-03 Sharp Corp 多結晶質シリコン膜製造装置及びそれを用いた製造方法並びに半導体装置
JP2005005448A (ja) * 2003-06-11 2005-01-06 Sharp Corp 多結晶半導体薄膜の製造方法
KR100492352B1 (ko) * 2003-06-12 2005-05-30 엘지.필립스 엘시디 주식회사 실리콘 결정화 방법

Also Published As

Publication number Publication date
WO2006073165A1 (ja) 2006-07-13

Similar Documents

Publication Publication Date Title
JP4263403B2 (ja) シリコン結晶化方法
JP4470395B2 (ja) 半導体薄膜の製造方法及び製造装置、並びに薄膜トランジスタ
JP5068171B2 (ja) 結晶方位制御ポリシリコン膜を生成するためのシステム及び方法
JP4637410B2 (ja) 半導体基板の製造方法及び半導体装置
EP1912252A1 (en) Polysilicon thin film transistor and method of fabricating the same
KR20060048219A (ko) 반도체 박막의 제조 방법 및 반도체 박막 제조 장치
JP3859978B2 (ja) 基板上の半導体材料膜に横方向に延在する結晶領域を形成する装置
US20050287773A1 (en) Laser beam projection mask, and laser beam machining method and laser beam machine using same
KR100652082B1 (ko) 반도체 디바이스, 그 제조 방법 및 제조 장치
WO2004064133A1 (ja) 結晶化半導体薄膜の製造方法ならびにその製造装置
KR100611040B1 (ko) 레이저 열처리 장치
JP4169073B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
JP2002057105A (ja) 半導体薄膜製造方法、半導体薄膜製造装置、およびマトリクス回路駆動装置
JP2006190897A (ja) 半導体デバイス、その製造方法および製造装置
JP4769491B2 (ja) 結晶化方法、薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置
JP2006086447A (ja) 半導体薄膜の製造方法および半導体薄膜の製造装置
JP2009032814A (ja) レーザ光照射装置および結晶成長方法
JP4467276B2 (ja) 半導体薄膜を製造する方法と装置
JP2004158584A (ja) 多結晶質シリコン膜製造装置及びそれを用いた製造方法並びに半導体装置
JP2005228808A (ja) 半導体デバイスの製造方法
JP2006135192A (ja) 半導体デバイスの製造方法と製造装置
JP2009152224A (ja) 半導体素子の製造方法、アクティブマトリクス基板の製造方法、表示装置の製造方法、及び、レーザー結晶化装置
US20080237593A1 (en) Semiconductor Device, Method of Fabricating the Same, and Apparatus for Fabricating the Same
JP2008311494A (ja) 結晶性半導体膜の製造方法、及び、レーザー装置
KR101052982B1 (ko) 평탄도를 향상시키는 실리콘 결정화 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060607

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061122

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070119

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070209