JP2005005410A - 結晶性薄膜及びその製造方法、該結晶性薄膜を用いた素子、該素子を用いて構成した回路、並びに該素子もしくは該回路を含む装置 - Google Patents

結晶性薄膜及びその製造方法、該結晶性薄膜を用いた素子、該素子を用いて構成した回路、並びに該素子もしくは該回路を含む装置 Download PDF

Info

Publication number
JP2005005410A
JP2005005410A JP2003165856A JP2003165856A JP2005005410A JP 2005005410 A JP2005005410 A JP 2005005410A JP 2003165856 A JP2003165856 A JP 2003165856A JP 2003165856 A JP2003165856 A JP 2003165856A JP 2005005410 A JP2005005410 A JP 2005005410A
Authority
JP
Japan
Prior art keywords
thin film
region
crystalline thin
crystal grain
crystal grains
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003165856A
Other languages
English (en)
Other versions
JP2005005410A5 (ja
Inventor
Hideya Kumomi
日出也 雲見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2003165856A priority Critical patent/JP2005005410A/ja
Priority to AU2003286430A priority patent/AU2003286430A1/en
Priority to PCT/JP2003/015717 priority patent/WO2004053962A1/en
Priority to US10/535,196 priority patent/US20060065186A1/en
Priority to TW092134901A priority patent/TWI235420B/zh
Priority to PCT/JP2004/008405 priority patent/WO2004112110A1/en
Priority to US10/559,998 priority patent/US20060177361A1/en
Priority to TW093116715A priority patent/TWI260047B/zh
Publication of JP2005005410A publication Critical patent/JP2005005410A/ja
Publication of JP2005005410A5 publication Critical patent/JP2005005410A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C30B13/16—Heating of the molten zone
    • C30B13/22—Heating of the molten zone by irradiation or electric discharge
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C30B13/16—Heating of the molten zone
    • C30B13/22—Heating of the molten zone by irradiation or electric discharge
    • C30B13/24—Heating of the molten zone by irradiation or electric discharge using electromagnetic waves
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】ＳＬＳ法による結晶性薄膜の製造方法において結晶粒および結晶粒界の位置を高度に二次元的に制御する新たな方法を実現し、この製造方法によって結晶粒位置を高度に制御した結晶性薄膜を提供し、さらにはこの薄膜を用いて高性能な素子、回路、並びに装置を提供すること。
【解決手段】位置制御された結晶粒を有する薄膜の結晶粒とその周囲の領域の境界の一部を含む周囲の領域の一部を局所的にパルス加熱し溶融し再固化させ結晶粒を横方向に成長させることにより、ＳＬＳ法による結晶性薄膜の結晶粒の位置を制御する。
【選択図】 なし

Description

【０００１】
【発明の属する技術分野】
本発明は、フラットパネルディスプレイやイメージセンサ、磁気記録装置、情報処理装置など高い空間的均質性を要する大規模集積回路に用いられる結晶性薄膜及びその製造方法、該結晶性薄膜を用いた素子、該素子を用いた回路、該素子もしくは該回路を含む装置に関する。
【０００２】
【従来の技術】
液晶ディスプレイ等に代表されるフラットパネルディスプレイは、画素駆動用の回路のパネルへのモノリシックな実装とその高性能化によって、画像表示の高精細化、高速化、及び多階調化を図ってきた。単純マトリクス駆動のパネルは画素毎にスイッチングトランジスタを備えたアクティブマトリクス駆動に発展し、さらにそのアクティブマトリクス駆動に用いるシフトレジスタ回路を同一パネル上周辺に作製することによって、今日、動画像にも対応するフルカラーの高精細液晶ディスプレイが提供されている。
【０００３】
このような周辺駆動回路まで含めたモノリシック実装が実用的な製造コストで可能となったのは、電気的特性に優れた多結晶シリコン薄膜の安価なガラス基体上への形成技術に負うところが大きい。即ち、ガラス基体上に堆積した非晶質シリコン薄膜をエキシマレーザーなどの紫外域の短時間パルス光によって、ガラス基体を低温に保ったままを溶融再固化させて多結晶シリコン薄膜を得る技術である。同じ非晶質シリコン薄膜を出発材料としてこれを固相で結晶化させた多結晶薄膜を構成する結晶粒に比べて、溶融再固化法によって得られる結晶粒は内部の結晶欠陥密度が低く、該薄膜を活性領域として用いて構成した薄膜トランジスタは高いキャリア移動度を示す。そのためサブミクロン程度の平均粒径を持つ多結晶シリコン薄膜でも、対角数インチ程のサイズで高々１００ｐｐｉ以下の精細度の液晶ディスプレイには十分な性能を示すアクティブマトリクス駆動用モノリシック回路を製造することができる。
【０００４】
【発明が解決しようとする課題】
しかしながら、次世代に望まれるより大画面或いは高精細な液晶ディスプレイに対して、現行の溶融再固化多結晶シリコン薄膜を用いる薄膜トランジスタは性能が不足していることが明らかとなっている。また、液晶ディスプレイよりも高電圧或いは大電流での駆動を要するプラズマディスプレイやエレクトロルミネッセンスディスプレイの駆動回路用素子、或いは医療用大画面Ｘ線イメージセンサの高速駆動回路用の素子など、今後発展が期待されている用途においても上記多結晶シリコン薄膜は性能不足である。いかに結晶粒内の欠陥密度が低いとは言え、多結晶シリコン薄膜の平均粒径が高々サブミクロン程度ではこれらの高性能素子は得られない。なぜなら、ミクロン程度のサイズを有する素子の活性領域内に、電荷移動の大きな障害となる結晶粒界が多く含まれるからである。
【０００５】
このような多結晶薄膜における結晶粒界の密度とその空間分散を同時に小さくするための方法としてＩｍら（Ｒ．Ｓ．Ｓｐｏｓｉｌｉ ａｎｄ Ｊ．Ｓ．Ｉｍ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ． ｖｏｌ．６９，２８６４（１９９６）；特登録０３２０４９８６）によって逐次横方向再固化（Ｓｅｑｕｅｎｔｉａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ：以下ＳＬＳ法と略す）が提案されている。ＳＬＳ法とは、往年のＺｏｎｅ Ｍｅｌｔｉｎｇ Ｒｅｃｒｙｓｔａｌｌｉｚａｔｉｏｎ法のような走査型溶融再固化による結晶粒の持続的な横方向成長における溶融領域の走査を、加熱と冷却の短時間パルスによる溶融再固化領域の逐次移動と反復に置き換えたものと言える。上記文献で報告された例では、非晶質シリコン薄膜のエキシマレーザー結晶化において、５μｍ幅のレーザービームを１ショットにつき０．７５μｍずつ幅の方向へずらしながら逐次照射した。最初のショットでは、レーザービームを照射した５μｍ幅の領域の中はランダムな多結晶状態になるが、第二のショットではその完全に溶融した５μｍ幅の領域の第一のショット側の端に第一のショットにおいて溶融再固化した多結晶群が接しているために、その固液界面に接する多結晶群を構成する結晶粒を種結晶として横方向成長が生じる。第三のショット以降は、それら横方向成長した結晶粒を種結晶としてさらに横方向成長が継続するために、結果として結晶粒界はレーザービームの走査方向に延びて帯状の結晶粒が成長する。このようにＳＬＳ法は結晶粒界位置の一次元的制御の可能性を示した。しかし残念ながら、所詮この方法は一次元的制御に過ぎず、結晶粒界の間隔すなわち結晶粒の幅は広く分布するほかない。なぜなら、それぞれの帯状の結晶粒は、第一のショットにおいて形成された位置及び粒径の双方の点でランダムな結晶粒を起源としており、そのランダムさが横方向成長の末まで祟るからである。この起源のランダムさは、また、結晶粒界の蛇行、衝突、分岐を招き、一次元的制御の制御性をも損なう。
【０００６】
このようなＳＬＳ法の不確実性を補い、改良するために、「特登録０３２０４９８６」では、パターニングされた非晶質シリコン薄膜による単一種結晶の選別成長法（Ｈ．Ｊ．Ｓｏｎｇ ａｎｄ Ｊ．Ｓ．Ｉｍ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ． ｖｏｌ．６８，３１６５（１９９６））とＳＬＳ法を併用するアイデアが記載されている。これ併用案は、非晶質シリコン薄膜を、遮光された部分を含む小領域と、小領域に接続する細いブリッジ領域と、ブリッジ領域のもう一つの端に接続する主領域からなる孤立した島にパターニングし、この順でＳＬＳによるレーザービーム照射を行うものである。第一のショットにおいて小領域の遮光された部分の非晶質シリコンは完全には溶融せず微細な多結晶群となり、一方その周囲の領域は完全に溶融するために、前者を種結晶としてその周囲に多くの結晶粒が成長する。二回目以降のショットではそれら結晶粒がさらに横方向成長すするが、非晶質シリコン薄膜の島状パターンに制限されて、横方向成長はブリッジ領域にしか伝搬しない。ブリッジ領域は細いためにここを横方向成長により伝搬できる結晶粒は選別（ｇｒａｉｎ ｆｉｌｔｅｒｉｎｇ）される。そして以降のショットにおいて選別された結晶粒を種結晶として主領域のＳＬＳによる結晶化が進行する。ここで、小領域の遮光された領域に単一の結晶粒が成長するか、あるいは、ブリッジ部で確実に単一の結晶粒のみを選別できるなら、主領域も連続した結晶粒からなる単一の結晶粒となる可能性がある。しかし現実には、前者のような薄膜の面内に温度分布を与える方法でそこに単一の結晶粒のみを融け残すことは極めて困難であり、他方後者のような伝搬結晶粒の選別における単一結晶粒の収率を高めるにはブリッジを限りなく細くする必要があり、微細加工技術上の困難に直面する。
【０００７】
本発明が解決しようとする課題は、上記したようなＳＬＳ法による結晶性薄膜の製造方法において結晶粒および結晶粒界の位置を高度に二次元的に制御する新たな方法を実現し、この製造方法によって結晶粒位置を高度に制御した結晶性薄膜を提供し、さらにはこの薄膜を用いて高性能な素子、回路、並びに装置を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の第一は、位置制御された結晶粒を有する薄膜の該結晶粒とその周囲の領域の境界の一部を含む周囲の領域の一部を溶融再固化領域とし、該溶融再固化領域を局所的にパルス加熱し溶融し再固化させる溶融再固化工程によって、前記結晶粒を横方向に成長させる結晶性薄膜の製造方法である。ここで、位置制御された結晶粒とは、薄膜の特定の位置に配された単一の結晶粒である。
【０００９】
上記本発明の結晶性薄膜の製造方法においては、溶融再固化領域の薄膜の表面が、再固化後の結晶性薄膜と連続する結晶構造をもたない基体の表面にのみ接することを好ましい態様として含む。ここで「結晶性薄膜と連続する結晶構造をもたない基体の表面にのみ接する」とは、たとえば非晶質のガラス基板上に薄膜が堆積されているような態様を指し、溶融再固化領域の一部たりとも結晶性薄膜を構成する結晶粒と同じ結晶からなる単結晶基板の表面などには接していないことを意味する。
【００１０】
上記本発明の結晶性薄膜の製造方法およびそれが含む好ましい態様においては、上記溶融再固化領域が上記結晶粒の一部を含むことを好ましい態様として含む。
【００１１】
上記本発明の結晶性薄膜の製造方法およびそれが含む好ましい態様においては、上記位置制御された結晶粒の周囲の領域が溶融再固化工程において完全に溶融することを好ましい態様として含む。
【００１２】
また、上記本発明の結晶性薄膜の製造方法およびそれが含む好ましい態様においては、溶融再固化工程の後に、上記溶融再固化領域を上記結晶粒が成長した方向に移動し、再度溶融再固化工程を行う工程によって、該結晶粒をさらに横方向に成長させることを好ましい態様として含む。
【００１３】
上記溶融再固化工程の後に、上記溶融再固化領域を上記結晶粒が成長した方向に移動し、再度溶融再固化工程を行う工程によって、該結晶粒をさらに横方向に成長させる態様においては、以上の工程を複数回反復して行うことをより好ましい態様として含む。本態様はすなわち、溶融再固化領域の移動と溶融再固化を所望の回数繰り返す態様である。
【００１４】
上記溶融再固化工程の後に、上記溶融再固化領域を上記結晶粒が成長した方向に移動し、再度溶融再固化工程を行う工程によって、該結晶粒をさらに横方向に成長させる態様およびそれが含むより好ましい態様においては、再度行う溶融再固化工程の溶融再固化領域と、その前段の溶融再固化工程の溶融再固化領域が部分的に重複することをさらに好ましい態様として含む。本態様はすなわち、溶融再固化領域の移動量を、溶融再固化領域の移動方向の幅より小さくして上記溶融再固化領域の移動と溶融再固化を繰り返す態様である。本態様においては、上記再度行う溶融再固化工程の溶融再固化領域が、位置制御された結晶粒と連続した結晶構造を有する結晶粒の粒界を含むことがより好ましい。
【００１５】
また、上記溶融再固化工程の後に、上記溶融再固化領域を上記結晶粒が成長した方向に移動し、再度溶融再固化工程を行う工程によって、該結晶粒をさらに横方向に成長させる態様およびそれが含むより好ましい態様においては、再度行う溶融再固化工程の溶融再固化領域が、未だ溶融再固化領域とされていない領域を含むことをさらに好ましい態様として含む。本態様では、溶融再固化工程を経た領域が拡大する。これにより、横方向成長する結晶粒はその成長を継続することができる。
【００１６】
上記の本発明の結晶性薄膜の製造方法およびそれが含む好ましい態様においては、出発材料である薄膜が有する位置制御された結晶粒が、薄膜の前駆体の特定領域に設けた単一の結晶粒であることを好ましい態様として含む。ここで、薄膜の前駆体とは、単一の結晶粒を設ける前の段階の薄膜を指す。本態様は、その所望の位置に特定領域を設け、さらにその領域に単一の結晶粒を設けることで、位置制御された結晶粒を有する薄膜を準備する態様である。特定領域に設ける単一の結晶粒は、該特定領域内に収まっていても、丁度特定領域を占めていても、あるいは、特定領域外にまで及んでいても構わない。ただ特定領域によってその位置が定められていればよい。このような特定領域を設け、そこに単一の結晶粒を設ける方法は下記の二種に大別できる。
【００１７】
第一の方法は、薄膜の前駆体を非晶質薄膜として、これに特定領域を設け、前駆体である非晶質薄膜の固相結晶化によりその特定領域に優先的に結晶粒を成長させる方法である。非晶質薄膜の固相結晶化において、そこに優先的に結晶粒が成長するような特定領域を設けるためには、次のような手段を用いればよい。たとえば、非晶質母材に含まれる結晶粒や結晶性クラスターのサイズや密度、非晶質の構造緩和状態、不純物濃度、表面吸着物質、薄膜の表面状態、等々に関して特定領域とその周囲の領域で異なるように、特定領域を設け、薄膜を融点以下の温度で等温的にアニールすることで、特定領域に含まれるか、あるいは優先的に核形成した結晶粒や結晶性クラスターを成長させることができる。
【００１８】
第二の方法は、薄膜の前駆体の溶融再固化によって特定領域に単一の結晶粒を成長させる方法である。薄膜の溶融再固化において、そこに単一の結晶粒が成長するような特定領域を設けるには、第一の方法に記載の非晶質薄膜における選択的な固相結晶化のための手段により溶融再固化を行うか、あるいは特定領域の膜厚をその周囲の領域より大きくして溶融再固化を行えばよい。
【００１９】
上記第二の方法を採用する場合、位置制御された結晶粒を有する薄膜を準備する手段と、この結晶粒を横方向に成長させる手段が、共に溶融再固化である。そこで、溶融再固化のための加熱手段を共通化するならば、前者の準備工程と後者の本工程を連続して行うことも可能である。その場合、両工程の加熱手段は同じであっても加熱によって薄膜に与えるエネルギーは必ずしも等しい必要はない。
【００２０】
また、上記本発明の結晶性薄膜の製造方法およびそれが含む好ましい態様においては、上記特定領域の空間的位置を制御することによって、結晶性薄膜における連続した結晶構造を有する結晶粒の少なくとも一部の空間的位置を制御することを好ましい態様として含む。
【００２１】
本発明の第二は、上記本発明の結晶性薄膜の製造方法によって製造されたことを特徴とする結晶性薄膜である。
【００２２】
本発明の第三は、上記本発明の結晶性薄膜を用いてなることを特徴とする素子であり、好ましくは、結晶性薄膜において、連続した結晶構造を有する結晶粒の少なくとも一部の空間的位置が、出発薄膜における特定領域の空間的位置によって定まり、その空間的位置を制御された結晶粒を活性領域に用いた素子であり、さらに望ましくは、その活性領域が、上記結晶性薄膜の単一の結晶粒の内部に形成されている素子である。
【００２３】
さらに、本発明の第四は、上記本発明の素子を用いて構成したことを特徴とする回路であり、第五は、該本発明の素子もしくは回路を含むことを特徴とする装置である。
【００２４】
本発明の結晶性薄膜の製造方法では、上記の様々な態様により準備される位置制御された結晶粒を有する薄膜にＳＬＳ法を適用することにより、走査とともに継続的に横方向成長する結晶粒の種結晶を特定領域において供給する。その動的な過程、本発明の素子、回路、装置を以下の実施の形態においてより詳しく説明する。
【００２５】
【発明の実施の形態】
本発明の結晶性薄膜の製造方法の基本的な実施形態の例を図１〜３を用いて説明する。図中、薄膜はその表面もしくは界面および溶融領域の走査方向に垂直な平面で薄膜の一部を切り出した断面によって模式的に表されている。尚、本発明にかかる薄膜はその上下に設けた別の層と接していてもよいが、図１〜３においては便宜上それらを省略し、薄膜のみを図示する。尚、図中、１は薄膜、２は特定領域、３は位置制御された結晶粒、４は未だ溶融再固化領域とされていない領域（以下、未溶融領域と略）、５は薄膜１の溶融のための局所的なパルス加熱手段、６は位置制御された結晶粒３とその周囲の領域の境界の一部を含む周囲の領域の一部である溶融再固化領域が溶融状態にある溶融領域、７は位置制御された結晶粒３と溶融状態にある溶融再固化領域の境界にある固液界面、８はランダムに溶融相から核形成した結晶粒（以下、核形成結晶粒と略）、９は核形成結晶粒ランダムに溶融相から核形成した核形成結晶粒８によって固化した微結晶再固化領域、１０は結晶粒３と微結晶再固化領域９の間の結晶粒界である。尚、符号３で示される結晶粒３は、位置制御された結晶粒が横方向成長した結晶粒（位置制御された結晶粒と連続した結晶構造を有する結晶粒）をも示すものである。また、結晶粒３の周囲の領域は、例えば図１（ａ）においては未溶融領域４であり、図１（ｄ）においては未溶融領域４と微結晶再固化領域９とを含む領域であるので、以下では周囲の領域を符号４、或いは４、９等として示すこともある。更に、パルス加熱手段５により溶融された溶融領域６の全体は、後に溶融再固化領域となる部分であるため、溶融再固化領域を符号６で示すこともある。
【００２６】
はじめに図１（ａ）に示すように特定領域２の位置に制御された結晶粒３とその周囲の領域４を有する薄膜１を用意する。ここで薄膜１に局所的なパルス加熱手段５を加えることにより、位置制御された結晶粒３とその周囲の領域４の境界の一部を含む周囲の領域４の一部を溶融させこれを溶融再固化領域６とする〔図１（ｂ）〕。位置制御された結晶粒３と溶融した溶融再固化領域６の境界に生じる固液界面７は、局所的なパルス加熱手段５の終了により溶融領域６の冷却が進行するとともに、固液界面７の固体側から液相側に向かって移動する〔図１（ｃ）〕。これにより位置制御された結晶粒３は横方向に成長することで、溶融領域６の再固化が進む。その一方で、未だ溶融状態にある溶融領域６の過冷却度が大きくなると、そこには溶融相からの自発的な結晶核形成によりランダムな核形成結晶粒８が高速かつ高密度に発生し〔図１（ｃ）〕、微結晶再固化領域９をなす〔図１（ｄ）〕。この微結晶再固化領域９によって固液界面７の移動が阻まれて、そこに結晶粒界１０（位置制御された結晶粒と連続した結晶構造を有する結晶粒の粒界）を形成し、位置制御された結晶粒３との横方向成長が停止すると同時に再固化が完了する〔図１（ｄ）〕。
【００２７】
以上図１（ａ）〜（ｄ）までの工程が、本発明の結晶性薄膜の製造方法の最も基本的な部分である。これにより特定領域２の位置に制御された結晶粒３は図１（ａ）のサイズから図１（ｄ）のサイズまで横方向成長した。図１（ｄ）のサイズが結晶性薄膜の用途を満たしているなら、以上一回の溶融再固化工程で完了である。もしより大きなサイズが必要ならば、以下図１（ｅ）以降に示すとおり、溶融再固化領域６を移動して図１（ａ）〜（ｄ）と同様の工程を再度行えばよい。すなわち、図１（ｄ）の一度横方向成長した結晶粒３を特定領域２の位置に制御された結晶粒３とし、未溶融領域４、微結晶再固化領域９及び結晶粒界１０の一部を含む領域を新たな溶融再固化領域６として、再び局所的なパルス加熱手段５によりこの部分を溶融させる〔図１（ｅ）〕。その結果、一回目と同様の溶融再固化工程〔図１（ｆ）〕により、位置制御された結晶粒３は横方向成長距離を伸ばすことができる〔図１（ｇ）〕。さらに横方向成長距離を延長したいならば、逐次溶融再固化領域６を移動しながら同様の工程〔図１（ｈ）〕を繰り返せばよい。これにより、所望の横方向成長距離を有する位置制御された結晶粒３を含む結晶性薄膜〔図１（ｉ）〕を製造することができる。
【００２８】
図１に例示した本発明の実施形態では、特定領域２に位置制御された結晶粒３を断面図中ひとつ設けた例を示したが、この断面とは垂直方向へ出発薄膜が広がる空間の中に、同様の特定領域と結晶粒が複数設けられていてもよい。即ち、複数の特定領域２と結晶粒３の組を図１の断面の奥行き方向に等間隔に設ければ、この溶融再固化後の結晶性薄膜の平面から見たとき、そこにはほぼ等しい幅をもつ結晶粒群が溶融再固化領域６の移動方向に並んで伸びることになる。また、溶融再固化領域６の移動方向にかような特定領域２と結晶粒３の組を複数設けてもよい。この場合、位置制御された結晶粒３の横方向成長距離は、次の特定領域２と結晶粒３の組の近傍までに制限され、そこに結晶粒界の位置が定まる。
【００２９】
図１に例示した本発明の実施形態では、溶融再固化領域６のひとつの端が必ず位置制御された結晶粒３とその周囲の領域の境界（二回目の溶融再固化工程では、これはランダムな微結晶再固化領域９との結晶粒界１０に対応する）に位置する例を示したが、必ずしもこの限りではなく、溶融再固化領域６はこの境界を含んでさえすればよい。たとえば、図２に示すように、溶融再固化領域６がこの境界を跨がって位置制御された結晶粒３の一部を含んでいてもよい。ただ、結晶粒３の全域を含んでしまわなければよいのである。溶融再固化を段階的に反復する場合、この態様は、工程として隣接する溶融再固化領域６が互いに重複する領域を有することに等しい。原理的には、図１の態様と図２の態様を混在させることも可能である。
【００３０】
図１（ａ）および図２（ａ）に示した薄膜１の特定領域２により位置制御された結晶粒３は、連続した結晶構造を有する単一の結晶粒であることが好ましい。この好ましい態様は、後に横方向成長する結晶粒３も連続した結晶構造を維持することを保証するものである。薄膜１の前駆体に特定領域２とそこに位置制御された単一の結晶粒３を設ける方法は下記の２通りに大別できる。
【００３１】
第一の方法は、薄膜１の前駆体が非晶質薄膜であり、特定領域２に単一の結晶粒３を固相成長させる方法である。すなわち、図３（ａ）に示すように、薄膜１の前駆体に特定領域２を設け、薄膜全体を融点以下の温度で等温的にアニールすると、特定領域２に選択的かつ優先的に結晶粒３が形成され〔図３（ｂ）〕、これが固相成長し〔図３（ｃ）〕、特定領域２を埋め尽くした〔図３（ｄ）〕後に、特定領域２を越えて横方向成長を続ける〔図３（ｅ）〕ことにより、特定領域２の位置に単一の結晶粒３を設けることができる〔図３（ｆ）〕。
【００３２】
このような選択的かつ優先的な固相結晶化の位置制御のためには、前述の手段などにより特定領域２における固相核形成自由エネルギー障壁の大きさをその周囲の領域４よりも小さくすることなどにより、固相核形成頻度を高めて特定領域２に単一の結晶粒３を優先的に核形成させるか、あるいは、非晶質の前駆体に含まれるかもしれない結晶性クラスターの濃度およびサイズ分布に関して、特定領域２の方がその周囲の領域４よりも濃度が高いかあるいはサイズ分布が大きいサイズへ偏移していることにより、特定領域２に優先的に結晶粒３を成長させればよい。
【００３３】
第二の方法は、薄膜１の前駆体の溶融再固化によって特定領域２に単一の結晶粒３を成長させる方法である。すなわち、図３（ａ）に示すように、薄膜１の前駆体に特定領域２を設け薄膜を溶融させると、その最大溶融時において、特定領域２に選択的に結晶粒３が融け残る〔図３（ｂ）〕か、あるいは溶融後の冷却時に特定領域２に優先的に溶融相から結晶粒３の核形成が生じる〔図３（ｂ）〕。これが液相成長し〔図３（ｃ）〕、特定領域２を埋め尽くした〔図３（ｄ）〕後に、特定領域２を越えて横方向成長を続ける〔図３（ｅ）〕ことにより、特定領域２の位置に単一の結晶粒３を設けることができる〔図３（ｆ）〕。
【００３４】
このような選択的かつ優先的な溶融再固化による結晶化の位置制御のためには、第一の方法と同様な手段を用いることができる。
【００３５】
上述の２通りの方法においてはまた、予め薄膜１の前駆体を形成する基体上に結晶粒３を置いた後に、薄膜１の前駆体を形成することにより、〔図３（ｂ）〕の状態から固相結晶化もしくは溶融再固化を行うことも可能である。結晶粒３を特定領域２となるべき位置に置くためには、選択堆積法など様々な手段がある。
【００３６】
次に、以上のような溶融再固化工程によって形成された結晶性薄膜を用いる、本発明の素子、回路、および装置の実施形態の典型的一例を、図４を用いて説明する。図４は、半導体材料からなる結晶性薄膜に設けたＭＯＳ型薄膜トランジスタ（ＴＦＴ）を主たる構成要素とするスイッチング回路を有する画像表示装置の一部断面を示している。ここで、１００１はスイッチング回路の範囲、１００２および１００３はそれぞれ１００１のスイッチング回路を構成する第一および第二のＴＦＴ、１０００は基体、３および１０３は図１および図２の符号３に対応する、特定領域から横方向成長した位置制御された結晶粒、１１および１１１は結晶粒３および１０３内に形成したゲート領域、１２および１１２はゲート絶縁膜、１３および１１３はゲート電極、１４および１１４はソース電極、１５は第一のＴＦＴ１００２のドレイン電極兼第二のＴＦＴ１００３のゲート配線電極兼前二者間の電極配線（以下、兼用ゲート配線電極と略）、１６は第一のＴＦＴ１００２のゲート配線電極、１７は層間絶縁層、１８は画素電極、１９は発光層もしくは光透過度可変層、２０は上部電極である。結晶粒３および１０３は、図１もしくは図２に示した工程において特定領域２と結晶粒３の組から横方向成長した結晶粒の一部をそれぞれパターニングすることにより形成することができる。
【００３７】
本発明の結晶性薄膜では、結晶粒３の位置および大きさが、特定領域２を設ける位置および溶融した一部領域の移動方向と距離によって決定され既知である。従って、結晶粒３を活性領域とする素子を形成するに際して、結晶粒３を用いる素子の活性領域を結晶粒３の位置と容易に関係させることができる。すなわち図４に例示するように、本装置の素子であるＴＦＴ１００２の活性領域であるゲート領域１１を結晶粒３の内部に限定することが可能である。この場合、ＴＦＴ１００２の活性領域内に結晶粒界は含まれないために、素子特性が向上するばかりでなく、複数の素子間のバラツキを抑制することができる。
【００３８】
図４のスイッチング回路では、ゲート電極１３により制御される第一のＴＦＴ１００２のドレイン電極（兼用ゲート配線電極１５）は配線を介して第二のＴＦＴ１００３のゲート電極１１３に接続され、それら電極や配線は層間絶縁層１７によって互いに絶縁されている。即ちゲート電極１１３により制御される第二のＴＦＴ１００３は、第一のＴＦＴ１００１のドレイン電圧によって制御される。このような回路では、第一及び第二のＴＦＴの素子特性が精密に制御されていることが肝要であり、活性領域に結晶粒界を含まない素子からなる本回路はその条件を満たすことができる。
【００３９】
図４の画像表示装置では、画素電極１８及び上部電極２０によって発光層もしくは光透過度可変層１９に印加される電圧もしくは注入される電流は、第一のＴＦＴ１００２のドレイン電圧によって制御される第二のＴＦＴ１００３のドレイン電圧もしくは電流によって決定される。そして、発光層もしくは光透過度可変層１９の発光強度もしくは光透過度は、そこに印加される電圧もしくは注入される電流によって制御される。本例の画像表示装置は、このような素子構成を一画素の表示単位とし、これを格子状に複数個配することで構成されている。画像表示装置として均一な光強度及び時間応答を得るためには、各画素間の特性のバラツキを抑制することが肝要であり、活性領域に結晶粒界を含まない素子からなる回路を用いる本装置はその条件を満たすことができる。
【００４０】
【実施例】
［実施例１］
本発明第一の実施例として、図１および図３に示した工程によって形成される結晶性シリコン薄膜の例を記す。
【００４１】
はじめに前駆体として、プラズマ化学気相堆積法により膜厚１００ｎｍの結晶性シリコンクラスターを含まない水素化非晶質シリコン薄膜を、基体である非晶質酸化シリコン表面を有するガラス基板上に堆積し、熱処理により脱水素処理を行った。この非晶質シリコン薄膜表面にスパッタ法で厚さ１５０ｎｍの非晶質酸化シリコン膜を堆積し、これをフォトリソグラフィー工程で、１０μｍ×５０μｍの矩形の格子点上に１μｍ角の非晶質酸化シリコン島が残るようにパターニングした。この表面から非晶質酸化シリコン島をマスクにして、シリコンイオンを加速エネルギー４０ｋｅＶ、ドーズ２×１０１５ｃｍ−２の条件にて注入し、その後マスクである非晶質酸化シリコン島を除去した。次いで、この薄膜を窒素雰囲気中６００℃にて１５時間等温的にアニールしたところ、１μｍ角の非晶質酸化シリコン島のマスクが設けられていた１０μｍ×５０μｍの矩形の格子点上に粒径約３μｍの単一結晶粒が成長しており、その周囲は未だ非晶質であった。
【００４２】
次に、パルス光を出力するＸｅＣｌエキシマレーザー光を幅４μｍのラインビームに整形し、４００ｍＪ・ｃｍ−２のエネルギー密度で薄膜に照射した。レーザービームの照射に際しては、スポットの長さ方向と、薄膜のフォトレジスト島マスクを設けた１μｍ角の領域が１０μｍ間隔で並ぶ矩形格子の短軸方向を一致させ、かつ、レーザービームの幅４μｍの中央を結晶粒の中央から３μｍ離れた位置に置いた。次に同じレーザービームをその幅の方向に２μｍのステップで平行に移動して照射した。
【００４３】
得られた結晶性薄膜を観察したところ、薄膜全域が平均幅１０μｍ×長さ５０μｍの結晶粒で埋め尽くされており、かつ、それらは矩形の格子状に配列していた。それら結晶粒を子細に観察すると、矩形というよりは、長さ５０μｍの方向の両端にそれぞれ凸部と凹部をもつシェブロン形状を有していることが分かった。さらに、そのシェブロン形状の凸部にはマスクイオン注入に用いた１μｍ角の非晶質酸化シリコン島の痕跡らしきものが観察された。本実施例の結晶性薄膜を構成するシェブロン形状の結晶粒は、出発薄膜の１０μｍ×５０μｍの矩形の格子点にあった粒径約３μｍの単一結晶粒を種結晶とし、ここからレーザービームの照射と移動の反復とともに横方向成長したものと考えられる。したがって、出発薄膜の１０μｍ×５０μｍの矩形の格子点にあった１μｍ角の非晶質酸化シリコン島直下の領域、そこに位置制御された粒径約３μｍの単一結晶粒、そしてその周囲の非晶質領域が、それぞれ図１における「特定領域２」、「結晶粒３」、および「周囲の領域４」をなしていると言える。
【００４４】
即ち本実施例は、選択的かつ優先的な固相結晶化により特定領域に設けた単一の結晶粒を有する非晶質基体上の薄膜において、その結晶粒とその周囲の領域の境界の一部と未溶融領域を含む周囲の領域の一部を溶融再固化領域とし、この溶融再固化領域を局所的にパルス加熱し完全に溶融し再固化させる溶融再固化工程によって結晶粒を横方向に成長させる工程を、相前後する溶融再固化領域が部分的に重複するように溶融再固化領域を移動しながら段階的に反復することにより、位置制御された結晶粒を継続的に横方向成長させて、結晶粒の空間的位置を制御した結晶性薄膜を形成した例である。
【００４５】
［実施例２］
本発明第二の実施例として、図２および図３に示した工程によって形成される結晶性シリコン薄膜の例を記す。
【００４６】
はじめにシリコンイオン注入とマスクの非晶質酸化シリコン島の除去までは［実施例１］と同じ工程により薄膜を準備した。［実施例１］とは異なり、窒素雰囲気中６００℃、１５時間の等温的アニールによる固相結晶化は行わず、代わりにＫｒＦエキシマレーザー光をラインビームに整形せずに４００ｍＪ・ｃｍ−２のエネルギー密度にて薄膜全面に亙って照射した。これにより薄膜は、１μｍ角の非晶質酸化シリコン島のマスクが設けられていた１０μｍ×５０μｍの矩形の格子点上に粒径約２μｍの単一の結晶粒が並び、その周囲は平均粒径５０ｎｍ程度のランダムな微結晶粒で埋められた結晶化薄膜となった。
【００４７】
次にこの結晶化薄膜に対して、［実施例１］と同じエキシマレーザービームを４５０ｍＪ・ｃｍ−２のエネルギー密度にて反復照射した。レーザービームの照射に際しては、［実施例１］と同様、スポットの長さ方向と出発薄膜のフォトレジスト島マスクを設けた１μｍ角の領域が１０μｍ間隔で並ぶ矩形格子の短軸方向を一致させ、かつ、第一回目の照射においてはレーザービームの幅４μｍの中央から２μｍ隔てた個所にそれらを位置させた。第二回目以降の照射においては、レーザービームの幅の方向に２μｍのステップで平行に移動しながら反復照射を行った。
【００４８】
得られた結晶性薄膜を観察したところ、［実施例１］と同様、薄膜全域が平均幅１０μｍ×長さ５０μｍの結晶粒で埋め尽くされており、かつ、それらは矩形の格子状に配列していた。本実施例の結晶性薄膜を構成する結晶粒も、１０μｍ×５０μｍの矩形の格子点にあった粒径約２μｍの単一結晶粒を種結晶とし、ここからレーザービームの照射と移動の反復とともに横方向成長したものと考えられる。またレーザービームの反復照射の途中で取り出した結晶性薄膜の観察結果から、一回の横方向成長距離が３μｍに及んでいることが分かった。これはすなわち、毎回の照射において、幅４μｍの溶融再固化領域のうち幅１μｍの領域は前回横方向成長した結晶粒の一部を含むことを意味している。したがって、出発薄膜の１０μｍ×５０μｍの矩形の格子点にあった１μｍ角の非晶質酸化シリコン島直下の領域、そこに位置制御された粒径約２μｍの単一結晶粒、そしてその周囲の微結晶領域が、それぞれ図２における「特定領域２」、「結晶粒３」、および「周囲の領域（９）」をなしていると言える。
【００４９】
即ち本実施例は、選択的かつ優先的な溶融再固化により特定領域に設けた単一の結晶粒を有する非晶質基体上の薄膜において、位置制御された結晶粒とその周囲の領域の境界の一部のみならず、その結晶粒の一部をも溶融再固化領域とした点において［実施例１］と異なる例である。
【００５０】
［実施例３］
本発明第三の実施例として、図２および図３に示した工程によって形成される結晶性シリコン薄膜の、実施例２とは別の例を記す。
【００５１】
はじめにシリコンイオン注入とマスクの非晶質酸化シリコン島の除去までは［実施例２］と同じ工程により薄膜を準備した。そして、［実施例２］とは異なり、ラインビームに整形しないレーザー光の照射を行わず、直接、下記のラインビームの反復照射工程に進んだ。
【００５２】
すなわちこの非晶質シリコン薄膜に対して、［実施例２］と同じラインビームスポットに整形したＫｒＦエキシマレーザー光を反復照射した。レーザービームの照射に際しては、［実施例２］と同様、スポットの長さ方向と出発薄膜のフォトレジスト島マスクを設けた１μｍ角の領域が１０μｍ間隔で並ぶ矩形格子の短軸方向を一致させた。第一回目の照射においてはレーザービームの幅４μｍの中央にそれらを位置させて、４００ｍＪ・ｃｍ−２のエネルギー密度にて照射した。第二回目以降の照射においては、エネルギー密度を５００ｍＪ・ｃｍ−２に上げ、レーザービームの幅の方向に２μｍのステップで平行に移動しながら反復照射を行った。
【００５３】
得られた結晶性薄膜を観察したところ、［実施例２］と同様、薄膜全域が平均幅１０μｍ×長さ５０μｍの結晶粒で埋め尽くされており、かつ、それらは矩形の格子状に配列していた。ちなみに一回目のレーザービーム照射の直後の薄膜を観察すると、１μｍ角の非晶質酸化シリコン島のマスクが設けられていた１０μｍ×５０μｍの矩形の格子点上に粒径約２μｍの単一の結晶粒が並び、その周囲のレーザービームを照射された幅約４μｍの領域は平均粒径５０ｎｍ程度のランダムな微結晶粒で埋められており、さらにその外側は非晶質のままであった。本実施例の結晶性薄膜を構成する結晶粒は、この一回目のレーザービーム照射により形成された１０μｍ×５０μｍの矩形の格子点にある粒径約２μｍの単一結晶粒を種結晶とし、ここから２回目以降のレーザービームの照射および移動の反復とともに横方向成長したものと考えられる。したがって、出発薄膜の１０μｍ×５０μｍの矩形の格子点にあった１μｍ角の非晶質酸化シリコン島直下の領域、一回目のレーザービーム照射によってそこに位置制御された粒径約２μｍの単一結晶粒、そしてその周囲の微結晶領域および非晶質領域が、それぞれ図２における「特定領域２」、「結晶粒３」、および「周囲の領域４、９」をなしていると言える。
【００５４】
即ち本実施例は、溶融再固化により特定領域に単一の結晶粒を成長させる工程と、溶融再固化領域の段階的移動によりこれを横方向成長させる工程を、同じ加熱手段を用いて連続的に行った点において［実施例２］と異なる例である。
【００５５】
［実施例４］
本発明第４の実施例として、図４に示した構造を有するＭＯＳ型ＴＦＴ素子、ＴＦＴ集積回路、およびＥＬ画像表示装置の例を記す。
【００５６】
はじめに、［実施例１］〜［実施例３］に記したいずれかの工程により、表面にシリコン窒化膜及び酸化膜を積層したガラス基板上に、平均幅１０μｍ×長さ５０μｍの結晶粒の単一シリコン結晶粒のマトリクスを設けた。次に、通常のシリコン薄膜トランジスタの低温形成工程に従って、シリコン酸化膜からなるゲート絶縁膜とゲート電極膜を堆積し、単一結晶粒中央部の幅１μｍの領域を除いてゲート電極膜層を除去した。次に残されたゲート電極膜をマスクとするセルフアライン方式で、それ以外の領域にボロンをドープし、ゲート領域、ソース領域及びドレイン領域を形成した。これにより、ゲート領域は全域単一結晶粒の内部に含まれることとなった。その後、絶縁膜からなるパッシベーション層を堆積し、各領域上のパッシベーション層に開口部を設けた。最後に、アルミ配線層を堆積し、これをパターニングすることによってゲート電極、ソース電極及びドレイン電極を形成し、ＭＯＳ型ＴＦＴを得た。
【００５７】
得られたＭＯＳ型ＴＦＴの動作特性を計測したところ、本発明における「特定領域１」を設けないランダムな多結晶薄膜に同一工程、同一形状で形成した素子に比べて、移動度の平均値で２倍以上高速に動作することが確認された。また、素子特性のバラツキの比較では、移動度については約半分、閾値電圧に至っては約１／４に低減した。
【００５８】
次にこれらＭＯＳ型ＴＦＴの隣接する２素子に対して各電極を次のように接続した。即ち、第一のＴＦＴのドレイン電極は第二のＴＦＴのゲート電極と接続した。また、第二のＴＦＴのゲート電極はコンデンサ素子を介して自らのソース電極に接続した。これにより、ＴＦＴ２素子及びコンデンサ素子からなる集積回路が構成された。本回路では、第二のＴＦＴのソースに供給された電源電流がそのドレインから出力される量がコンデンサ素子の蓄積容量で制御され、一方、コンデンサ素子の蓄積容量及び蓄積のスイッチングは第一のＴＦＴのゲート電圧によって制御される。本回路は、例えばアクティブマトリクス型表示装置において各画素のスイッチングと電流量制御を担う要素回路などに用いることができる。
【００５９】
本実施例にて形成した回路の基本動作特性を計測し、本発明における「特定領域」を設けないランダムな多結晶薄膜に同一工程、同一形状で形成した回路の特性と比較した。その結果、動作可能なスイッチング周波数に関して３倍以上高速に動作すること、そして第二のＴＦＴのドレイン電極から出力される電流量の制御可能な範囲が２倍ほど拡大することが確認された。また、複数形成した同一回路の特性バラツキの比較では、それぞれ約半分以下に低減した。これは、各回路における第一のＴＦＴ間のバラツキ、第二のＴＦＴ間のバラツキのみならず、一回路における第一のＴＦＴと第二のＴＦＴの相対特性が比較対象に対してより均一であることを意味する。
【００６０】
次に、ガラス基板上１００μｍ間隔の正方格子点の各点に位置するこれらＴＦＴ集積回路を要素回路として、それら正方格子の単位胞を画像表示装置の画素とすべく、要素回路に接続する配線を次のように設けた。先ず、正方格子の一軸方向を貫く走査線を一格子毎に設け、各要素回路における第一のＴＦＴのゲート電極をこれに接続した。一方、走査線と直交する方向には一格子毎に信号線及び電源線を配線し、それぞれを各要素回路における第一のＴＦＴのソース電極、及び第二のＴＦＴのソース電極に接続した。次に、これら要素回路の集積回路上に絶縁層を積層し、これに各要素回路における第二のＴＦＴのドレイン電極が露出する開口部を設けた。次いで、金属電極を積層し、この金属電極を各画素毎に絶縁分離した。最後にエレクトロルミネッセンス（ＥＬ）発光層と上部透明電極層を積層した。これにより、上記ＴＦＴ集積回路により各画素のスイッチングと注入電流量制御を行う、アクティブマトリクス型多階調ＥＬ画像表示装置が構成された。
【００６１】
即ち、本画像表示装置では、走査線の電圧に応じた第一のＴＦＴの起動によって信号線に与える電流値に対応した電荷容量が電源線からコンデンサ素子に蓄積され、この蓄積容量に応じた第二のＴＦＴのゲート電圧に制御された電流が電源線からＥＬ発光層に注入される。
【００６２】
本実施例にて形成した画像表示装置の基本動作特性を計測し、本発明を用いない従来のＳＬＳ法による多結晶薄膜に同一工程、同一形状で形成した画像表示装置の特性と比較した。その結果、静的特性として最大輝度及び最大コントラストが１．５倍程度向上し、階調再現域は約１．３倍拡大していること、そして画素欠損率及び明度ムラがそれぞれ１／２まで低減していることが確認された。また、動的特性としては、最大フレームレートが２倍ほど向上した。これら動作特性の向上は全て、上記した要素回路特性の向上とバラツキの低減に由来し、さらにそれらは各要素回路を構成する薄膜トランジスタ特性の向上とバラツキの低減に起因し、従って、それら薄膜トランジスタの活性領域が単一の結晶粒内に形成されていることの効果である。
【００６３】
【発明の効果】
以上説明したように、本発明は、段階的な溶融再固化により横方向に結晶を成長させる際に、位置制御された結晶粒をその種結晶として与えることにより、結晶性薄膜を構成する結晶粒および結晶粒界の高度な空間的位置制御を容易に実現する。
【００６４】
即ち、本発明において、位置制御された結晶粒を有する薄膜の該結晶粒とその周囲の領域の境界の一部を含む周囲の領域の一部を溶融再固化領域とし、この溶融再固化領域を局所的にパルス加熱し溶融し再固化させて結晶粒を横方向に成長させる工程を、さらに溶融再固化領域を結晶粒が成長した方向に、相前後する溶融再固化領域が部分的に重複し、かつ、溶融再固化領域が未溶融領域を含むように移動して再度溶融再固化を行い、これを段階的に反復することによって、結晶性薄膜における連続した結晶構造を有する結晶粒の少なくとも一部の空間的位置を制御することができる。
【００６５】
また、本発明においては、位置制御された結晶粒を薄膜の前駆体の特定領域に設けた単一の結晶粒とし、さらに、この単一の結晶粒を非晶質薄膜の固相結晶化により成長した結晶粒か、もしくは、薄膜の前駆体の溶融再固化によって特定領域に成長した結晶粒とすることにより、特定領域の空間的位置を制御することによって、結晶性薄膜における連続した結晶構造を有する結晶粒の少なくとも一部の空間的位置を制御することができる。
【００６６】
上記薄膜の前駆体の溶融再固化によって特定領域に結晶粒を成長させることにより、位置制御された結晶粒を有する薄膜を形成する方法では、特定領域に単一の結晶粒を設ける工程と、単一の結晶粒を横方向に成長させる工程に、同じ加熱手段を用いることで、全工程を簡略化することもできる。
【００６７】
本発明の結晶性薄膜は、これを構成する結晶粒の制御された位置と素子の特定領域を空間的に関係づけるか、或いは、位置制御された単一結晶粒の内部に素子の特定領域を形成することにより、従来のランダムな結晶粒のみからなる結晶性薄膜を用いる場合に比べて、当該素子の動作特性を著しく向上させ、そのバラツキを低減することができる。
【００６８】
さらに、上記本発明の素子を用いて構成した回路は、従来の、位置制御されないランダムな結晶粒のみからなる結晶性薄膜を用いた素子からなる回路に比べて、その動作特性を著しく向上させ、そのバラツキを低減することができる。
【００６９】
さらにまた、本発明の素子もしくは回路を含む本発明の装置においては、当該素子もしくは回路の動作特性の向上及びバラツキの低減によって、動作特性を著しく向上することができる。然して、本発明の装置は、従来のＳＬＳ法による結晶性薄膜を用いる場合では実現できない、高性能な装置を提供する。
【図面の簡単な説明】
【図１】本発明の結晶性薄膜及びその製造方法の第一の基本的な実施形態を説明するための製造工程図である。
【図２】本発明の結晶性薄膜及びその製造方法の第二の基本的な実施形態を説明するための製造工程図である。
【図３】本発明の結晶性薄膜及びその製造方法に用いる位置制御された結晶粒を有する薄膜を準備する実施形態を説明するための製造工程図である。
【図４】本発明の素子、回路、および装置の一実施形態を説明する図である。
【符号の説明】
１ 薄膜
２ 特定領域
３，１０３ 位置制御された結晶粒
４ 未溶融領域
５ パルス加熱手段
６ 溶融領域
７ 固液界面
８ 核形成結晶粒
９ 微結晶再固化領域
１０ 結晶粒界
１１，１１１ ゲート領域
１２，１１２ ゲート絶縁膜
１３，１１３ ゲート電極
１４，１１４ ソース電極
１５ 兼用ゲート配線電極
１６ ゲート配線電極
１７ 層間絶縁層
１８ 画素電極
１９ 発光層もしくは光透過度可変層
２０ 上部電極
１０００ 基体
１００１ スイッチング回路
１００２ 第一のＴＦＴ
１００３ 第二のＴＦＴ

Claims (20)

  1. 位置制御された結晶粒を有する薄膜の該結晶粒とその周囲の領域の境界の一部を含む周囲の領域の一部を溶融再固化領域とし、該溶融再固化領域を局所的にパルス加熱し溶融し再固化させる溶融再固化工程によって、前記結晶粒を横方向に成長させる結晶性薄膜の製造方法。
  2. 上記溶融再固化領域の薄膜の表面が、上記結晶性薄膜と連続する結晶構造をもたない基体の表面にのみ接する請求項１に記載の結晶性薄膜の製造方法。
  3. 上記溶融再固化領域が上記結晶粒の一部を含む請求項１〜２に記載の結晶性薄膜の製造方法。
  4. 上記位置制御された結晶粒の周囲の領域が溶融再固化工程において完全に溶融する請求項１〜３に記載の結晶性薄膜の製造方法。
  5. 上記溶融再固化工程の後に、上記溶融再固化領域を上記結晶粒が成長した方向に移動し、再度溶融再固化工程を行う工程によって、該結晶粒をさらに横方向に成長させる請求項１〜４に記載の結晶性薄膜の製造方法。
  6. 上記再度行う溶融再固化工程を複数回反復して行う請求項５に記載の結晶性薄膜の製造方法。
  7. 上記再度行う溶融再固化工程の溶融再固化領域と、その前段の溶融再固化工程の溶融再固化領域が部分的に重複する請求項５〜６に記載の結晶性薄膜の製造方法。
  8. 上記再度行う溶融再固化工程の溶融再固化領域が、位置制御された結晶粒と連続した結晶構造を有する結晶粒の粒界を含むことを特徴とする請求項７に記載の結晶性薄膜の製造方法。
  9. 上記再度行う溶融再固化工程の溶融再固化領域が、未だ溶融再固化領域とされていない領域を含む請求項５〜８に記載の結晶性薄膜の製造方法。
  10. 上記位置制御された結晶粒が、上記薄膜の前駆体の特定領域に設けた単一の結晶粒である請求項１〜９に記載の結晶性薄膜の製造方法。
  11. 上記薄膜の前駆体が非晶質薄膜であり、上記特定領域に設けた単一の結晶粒が、該非晶質薄膜の固相結晶化により成長した結晶粒である請求項１０に記載の結晶性薄膜の製造方法。
  12. 上記特定領域に設けた単一の結晶粒が、上記薄膜の前駆体の溶融再固化によって該特定領域に成長した結晶粒である請求項１０に記載の結晶性薄膜の製造方法。
  13. 請求項１２記載の上記特定領域に単一の結晶粒を設ける工程と、請求項１〜９に記載の該単一の結晶粒を横方向に成長させる工程を、同じ加熱手段を用いて連続的に行う請求項１２に記載の結晶性薄膜の製造方法。
  14. 上記特定領域の空間的位置を制御することによって、結晶性薄膜における連続した結晶構造を有する結晶粒の少なくとも一部の空間的位置を制御する請求項１０〜１３のいずれかに記載の結晶性薄膜の製造方法。
  15. 請求項１〜１４のいずれかに記載の結晶性薄膜の製造方法によって製造されたことを特徴とする結晶性薄膜。
  16. 請求項１５に記載の結晶性薄膜を用いてなることを特徴とする素子。
  17. 上記結晶性薄膜において、横方向成長した結晶粒の少なくとも一部の空間的位置が上記特定領域の空間的位置によって定まり、該空間的位置の定められた結晶粒を活性領域に用いた請求項１６に記載の素子。
  18. 上記素子の活性領域が、上記結晶性薄膜の単一の結晶粒の内部に形成されている請求項１７に記載の素子。
  19. 請求項１５〜１８のいずれかに記載の素子を用いて構成したことを特徴とする回路。
  20. 請求項１５〜１８のいずれかに記載の素子もしくは請求項１９に記載の回路を含むことを特徴とする装置。
JP2003165856A 2002-12-10 2003-06-11 結晶性薄膜及びその製造方法、該結晶性薄膜を用いた素子、該素子を用いて構成した回路、並びに該素子もしくは該回路を含む装置 Withdrawn JP2005005410A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2003165856A JP2005005410A (ja) 2003-06-11 2003-06-11 結晶性薄膜及びその製造方法、該結晶性薄膜を用いた素子、該素子を用いて構成した回路、並びに該素子もしくは該回路を含む装置
AU2003286430A AU2003286430A1 (en) 2002-12-10 2003-12-09 Process for producing crystalline thin film
PCT/JP2003/015717 WO2004053962A1 (en) 2002-12-10 2003-12-09 Process for producing crystalline thin film
US10/535,196 US20060065186A1 (en) 2002-12-10 2003-12-09 Process for producing crystalline thin film
TW092134901A TWI235420B (en) 2002-12-10 2003-12-10 Process for producing crystalline thin film
PCT/JP2004/008405 WO2004112110A1 (en) 2003-06-11 2004-06-09 Crystallized film and process for production thereof
US10/559,998 US20060177361A1 (en) 2003-06-11 2004-06-09 Crystallized film and process for production thereof
TW093116715A TWI260047B (en) 2003-06-11 2004-06-10 Crystallized film and process for production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003165856A JP2005005410A (ja) 2003-06-11 2003-06-11 結晶性薄膜及びその製造方法、該結晶性薄膜を用いた素子、該素子を用いて構成した回路、並びに該素子もしくは該回路を含む装置

Publications (2)

Publication Number Publication Date
JP2005005410A true JP2005005410A (ja) 2005-01-06
JP2005005410A5 JP2005005410A5 (ja) 2006-07-13

Family

ID=33549235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003165856A Withdrawn JP2005005410A (ja) 2002-12-10 2003-06-11 結晶性薄膜及びその製造方法、該結晶性薄膜を用いた素子、該素子を用いて構成した回路、並びに該素子もしくは該回路を含む装置

Country Status (4)

Country Link
US (1) US20060177361A1 (ja)
JP (1) JP2005005410A (ja)
TW (1) TWI260047B (ja)
WO (1) WO2004112110A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007053364A (ja) * 2005-08-19 2007-03-01 Samsung Electronics Co Ltd 多結晶シリコーン薄膜の製造方法及びこの方法を利用した薄膜トランジスタの製造方法
KR100742184B1 (ko) 2006-04-25 2007-07-25 이민아 고저항 금속 박막 및 그 형성방법
JP2009545407A (ja) * 2006-08-02 2009-12-24 ボストン サイエンティフィック サイムド，インコーポレイテッド 三次元分解制御を備えたエンドプロテーゼ

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003286430A1 (en) * 2002-12-10 2004-06-30 Canon Kabushiki Kaisha Process for producing crystalline thin film
CN100485868C (zh) * 2004-03-31 2009-05-06 日本电气株式会社 半导体薄膜制造方法及装置、光束成形掩模及薄膜晶体管
JP2008244374A (ja) * 2007-03-29 2008-10-09 Nec Lcd Technologies Ltd 半導体薄膜の製造方法、半導体薄膜及び薄膜トランジスタ
US8441018B2 (en) * 2007-08-16 2013-05-14 The Trustees Of Columbia University In The City Of New York Direct bandgap substrates and methods of making and using
WO2020109943A1 (en) * 2018-11-28 2020-06-04 3M Innovative Properties Company Ultra-violet treatment of membranes and resulting membrane
US10964811B2 (en) 2019-08-09 2021-03-30 Micron Technology, Inc. Transistor and methods of forming transistors
US11417730B2 (en) 2019-08-09 2022-08-16 Micron Technology, Inc. Vertical transistors with channel region having vertically elongated crystal grains that individually are directly against both of the top and bottom source/drain regions
US11024736B2 (en) * 2019-08-09 2021-06-01 Micron Technology, Inc. Transistor and methods of forming integrated circuitry
US11637175B2 (en) 2020-12-09 2023-04-25 Micron Technology, Inc. Vertical transistors

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19651003C2 (de) * 1996-11-29 2001-10-25 Hahn Meitner Inst Berlin Gmbh Verfahren zur Herstellung eines flächigen Einkristalls auf einem Fremdsubstrat
US6326286B1 (en) * 1998-06-09 2001-12-04 Lg. Philips Lcd Co., Ltd. Method for crystallizing amorphous silicon layer
JP4310076B2 (ja) * 2001-05-31 2009-08-05 キヤノン株式会社 結晶性薄膜の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007053364A (ja) * 2005-08-19 2007-03-01 Samsung Electronics Co Ltd 多結晶シリコーン薄膜の製造方法及びこの方法を利用した薄膜トランジスタの製造方法
KR100742184B1 (ko) 2006-04-25 2007-07-25 이민아 고저항 금속 박막 및 그 형성방법
JP2009545407A (ja) * 2006-08-02 2009-12-24 ボストン サイエンティフィック サイムド，インコーポレイテッド 三次元分解制御を備えたエンドプロテーゼ

Also Published As

Publication number Publication date
TWI260047B (en) 2006-08-11
WO2004112110A1 (en) 2004-12-23
TW200500513A (en) 2005-01-01
US20060177361A1 (en) 2006-08-10

Similar Documents

Publication Publication Date Title
US8734584B2 (en) Systems and methods for creating crystallographic-orientation controlled poly-silicon films
JP3599355B2 (ja) アクティブマトリクス基板の製造方法及び液晶ディスプレイの製造方法
JP2004311935A (ja) 単結晶シリコン膜の製造方法
JP3389022B2 (ja) 半導体装置
JP4405902B2 (ja) レーザーマスク、レーザー結晶化方法、及び表示素子の製造方法
JP2005005410A (ja) 結晶性薄膜及びその製造方法、該結晶性薄膜を用いた素子、該素子を用いて構成した回路、並びに該素子もしくは該回路を含む装置
JP4310076B2 (ja) 結晶性薄膜の製造方法
JP2005197656A (ja) 多結晶シリコン膜の形成方法
JP2007281420A (ja) 半導体薄膜の結晶化方法
JP3377160B2 (ja) 半導体装置およびその製造方法
US7473621B2 (en) Producing method for crystalline thin film
JP2003100629A (ja) 半導体装置及びその製造方法
KR100611040B1 (ko) 레이저 열처리 장치
JP3076490B2 (ja) 半導体装置の製造方法
TWI294139B (en) Method for forming polycrystalline silicon film of polycrystalline silicon tft
JP2007281465A (ja) 多結晶膜の形成方法
US20060065186A1 (en) Process for producing crystalline thin film
KR100860008B1 (ko) 디렉셔널 결정화 방법을 이용한 평판 디스플레이 소자와그의 제조방법, 반도체 소자와 그의 제조방법
JP2001320056A (ja) 薄膜トランジスタの製造方法及び薄膜半導体装置
JP4328519B2 (ja) 結晶性薄膜の製造方法
KR100860007B1 (ko) 박막트랜지스터, 박막트랜지스터의 제조방법, 이를 구비한유기전계발광표시장치 및 그의 제조방법
JP3338756B2 (ja) 半導体装置およびその製造方法
JP2004193263A (ja) 結晶性薄膜の製造方法
JP4328518B2 (ja) 結晶性薄膜の製造方法
JPH0982639A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060531

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060531

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070213