JP2004134523A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2004134523A
JP2004134523A JP2002296484A JP2002296484A JP2004134523A JP 2004134523 A JP2004134523 A JP 2004134523A JP 2002296484 A JP2002296484 A JP 2002296484A JP 2002296484 A JP2002296484 A JP 2002296484A JP 2004134523 A JP2004134523 A JP 2004134523A
Authority
JP
Japan
Prior art keywords
region
energy density
semiconductor device
thin film
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002296484A
Other languages
English (en)
Inventor
Michinori Iwai
岩井 道記
Shinji Maekawa
前川 真司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2002296484A priority Critical patent/JP2004134523A/ja
Publication of JP2004134523A publication Critical patent/JP2004134523A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】チャネル方向が互いに異なる2つのTFTを同一の半導体膜を用いて形成する場合に、これらのTFTの特性をほぼ等しくすることができる半導体装置の製造方法、およびそれを用いて作製された半導体装置を提供する。
【解決手段】本発明の半導体装置の製造方法は、(a)絶縁性表面上にアモルファス状態の半導体膜を形成する工程と、(b)前記半導体膜に、それぞれが第1照射エネルギー密度の紫外線が照射される複数の第1領域と、第1照射エネルギー密度と異なる第2照射エネルギー密度の紫外線が照射される第2領域とを所定の配置で形成するように、紫外線を照射することによって、半導体膜を複数の領域から結晶化させる工程と、(c)複数の領域から結晶化させることによって成長した複数の結晶粒を互いに衝突させることによって、半導体膜に複数のリッジを形成する工程と、(d)工程(c)の後に、半導体膜のほぼ全領域に、所定の照射エネルギー密度の紫外線を照射することによって、複数のリッジを中心として半導体膜を結晶化する工程とを包含する。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造方法およびそれを用いて作製された半導体装置に関する。
【0002】
【従来の技術】
アクティブマトリクス型液晶装置の表示を高精細・高輝度化するために、半導体薄膜の高移動度化がもとめられている。半導体薄膜には主にシリコンが用いられる。シリコンはCVD(化学気相成長)装置またはスパッタ装置を用いて成膜される。シリコンの成膜直後、シリコン薄膜は非晶質(アモルファス)状態であるため、その移動度は0.1〜1cm/Vsec程度と低い。
【0003】
このシリコン薄膜の移動度を高めるためには、シリコン薄膜を結晶化させる必要がある。シリコン薄膜の結晶化には、シリコン薄膜に紫外線を照射する方法がある。紫外線の光源にエキシマレーザを用いて紫外線を照射するエキシマレーザ結晶化法(ELA法)により、シリコン薄膜の表面あるいは膜全体を溶融・結晶化することによって、シリコン薄膜を非晶質状態から多結晶状態に変化させる。上記エキシマレーザ結晶化法は、プロセス温度の低温化および高スループット化の観点から有利であるため、現在主流になっている。
【0004】
一般的なエキシマレーザ結晶化法は、シリコン薄膜の上から紫外線を照射し、シリコン薄膜を溶融して多結晶化させる。あるいは、特許文献1に開示されているように、シリコン薄膜の上に透光性絶縁膜からなるキャップ層を形成し、キャップ層を介してシリコン薄膜に紫外線を照射する。エキシマレーザのエネルギー密度は、例えば、シリコン薄膜の溶融深さがシリコン薄膜の膜厚と一致する直前であって、シリコン薄膜の底部に非溶融領域が残るように調整される。非溶融領域に存在する存在する結晶粒が結晶核となり、シリコン薄膜の厚さ方向に結晶粒が成長し、ポリシリコン薄膜が形成される。
【0005】
結晶核はシリコン薄膜にランダムに存在する。また、存在する結晶核の数は、シリコン薄膜の全領域を結晶粒で埋めるために最低限必要とされる数よりも多い。従って、結晶が完全に成長する前に結晶同士が衝突し、成長が止まるため、得られる電子の移動度は一般に150cm/Vsec程度である。
【0006】
移動度がこの程度の大きさであるポリシリコン薄膜を用いて、アクティブマトリクス基板に駆動回路を一体化できるのは、VGA程度の解像度に設計された液晶表示装置までである。解像度がVGAを超える液晶表示装置の駆動回路を一体化するため、または、駆動回路だけでなくメモリやマイクロプロセサを一体化するには、ポリシリコン薄膜が300〜500cm/Vsec程度の電子移動度を有していることが必要とされる。
【0007】
エキシマレーザ結晶化法を用いて上述のような高い電子の移動度を実現する方法として、主として2つの技術が開発されている。
【0008】
1つめの技術は、ビーム幅が数μm〜数10μmの極めてアスペクト比の高いレーザビームをシリコン薄膜に照射して、照射領域のシリコン薄膜を完全溶融させ、非照射領域に存在する結晶核からの結晶成長を誘起し、この成長距離と同等の距離だけレーザビームを移動することを繰り返しながら一方向に結晶粒を成長させるものである。この方法は、J.S.ImらによってSLS(Sequential Lateral Solidification)と呼ばれており、例えば非特許文献2に説明されている。なお、上記レーザビームを照射するシリコン薄膜は、一旦結晶化されたものでもよいし、CVD等で成膜されたままのアモルファス状態であっても良い。アモルファス状態のシリコン薄膜を用いた場合においても、非照射領域の固体シリコンが結晶成長の核となる。
【0009】
2つめの技術は、レーザのエネルギーを透過する絶縁膜パターンをシリコン薄膜上に形成し、この絶縁膜パターンを介してレーザを照射することにより、シリコン薄膜を多結晶化させる。この一例が特許文献3に開示されている。この技術では、上述のSLSに必要とされるμmオーダーステップのレーザスキャンが不要であり、現在汎用されているエキシマレーザ装置が用いられる。
【0010】
【特許文献1】
特許第2776276号公報(第3頁)
【特許文献2】
特開2000−260709号公報(第4頁)
【非特許文献1】
J.Appl.Phys. ,82(8),4086,(1997)
【0011】
【発明が解決しようとする課題】
しかしながら、上記2つの技術には以下に説明する問題がある。
【0012】
1つめの技術では、一方向に無限に結晶粒を大きくすることが可能であるが、μm単位でのレーザスキャンを必要とするため、スループットの低さが問題となる。また、結晶方向がレーザの進行方向に固定されるため、このシリコン薄膜を用いて複数のTFTを作製する場合、レーザの進行方向と平行な方向をチャネル方向とするTFTと、上記方向と異なる方向をチャネル方向とするTFTとでは特性が異なってしまう。すなわち、同一のシリコン薄膜を用いて、チャネル方向の異なる複数のTFTを作製した場合、TFTの特性にばらつきが生じる。
【0013】
2つめの技術では、結晶粒の成長距離は、主として、レーザ照射時間およびエネルギー密度に依存する。現在、パルス幅が数10nsec程度であるエキシマレーザが汎用されているが、このエキシマレーザを用いた場合、数μm程度の結晶粒しか得られない。従って、10μm程度のチャネル長のトランジスタを一つの結晶粒で形成することができないため、結晶粒をつなぎあわせる必要が生じる。結晶粒をつなぎあわせるには、結晶粒が所望の大きさになるまで、絶縁膜パターンを形成するためのフォトリソグラフィー工程およびレーザ結晶化工程を繰り返さなければならず、スループットが低下する。
【0014】
さらに、結晶が成長する方向に垂直な方向の結晶粒の長さは、絶縁膜パターンに覆われた領域のシリコン薄膜の結晶核の方位および密度に左右される。しかしながら、この方位および密度が制御されていないため、上記結晶粒の長さがランダムになる。従って、上述した1つめの技術と同様に、同一のシリコン薄膜を用いて、チャネル方向の異なる複数のTFTを作製した場合、TFTの特性にばらつきが生じる。
【0015】
上記の課題に鑑み、本発明は、チャネル方向が互いに異なる2つのTFTを同一の半導体膜を用いて形成する場合に、これらのTFTの特性をほぼ等しくすることができる半導体装置の製造方法、およびそれを用いて作製された半導体装置を提供することを目的とする。また、本発明は、スループットの高い半導体装置の製造方法、およびそれを用いて作製された半導体装置を提供することを目的とする。
【0016】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、(a)絶縁性表面上にアモルファス状態の半導体膜を形成する工程と、(b)前記半導体膜に、それぞれが第1照射エネルギー密度の紫外線が照射される複数の第1領域と、前記第1照射エネルギー密度と異なる第2照射エネルギー密度の紫外線が照射される第2領域とを所定の配置で形成するように、紫外線を照射することによって、前記半導体膜を複数の領域から結晶化させる工程と、(c)前記複数の領域から結晶化させることによって成長した複数の結晶粒を互いに衝突させることによって、前記半導体膜に複数のリッジを形成する工程と、(d)前記工程(c)の後に、前記半導体膜のほぼ全領域に、所定の照射エネルギー密度の紫外線を照射することによって、前記複数のリッジを中心として前記半導体膜を結晶化する工程とを包含し、これにより上記の課題が解決される。
【0017】
前記工程(b)は、前記半導体膜上に、それぞれが前記複数の第1領域のそれぞれに対応する複数のキャップ部を含むキャップ層を形成する工程と、前記所定の照射エネルギー密度を有する紫外線を前記キャップ層を介して前記半導体層に照射することによって、前記複数の第1領域および前記第2領域を形成する工程を包含してもよい。
【0018】
前記工程(d)は、紫外線を照射する前に、前記複数のキャップ部を除去する工程を含んでもよい。
【0019】
前記キャップ層は反射防止層であり、前記第1照射エネルギー密度が前記第2照射エネルギー密度よりも高くてもよい。
【0020】
前記キャップ層の膜厚dが、d=λ/4n×(2k+1)(λ:入射光波長、n:キャップ層の屈折率、k:整数)であってもよい。
【0021】
前記キャップ層のそれぞれの重心に前記リッジが形成されてもよい。
【0022】
前記キャップ層は反射層であり、前記第2照射エネルギー密度が前記第1照射エネルギー密度よりも高くてもよい。
【0023】
前記キャップ層の膜厚dが、d=λ/4n×(2k)(λ:入射光波長、n:キャップ層の屈折率、k:整数)であってもよい。
【0024】
最小の正方格子単位に配置された前記複数のキャップ部から等距離に位置する点に前記リッジが形成されてもよい。
【0025】
前記複数のキャップ部のそれぞれは正方格子状に配置され、かつ、ピッチが結晶成長距離の√2倍であってもよい。
【0026】
前記複数のキャップ部のそれぞれは正方格子状に配置され、かつ、前記複数のキャップ部の重心から端部までの距離は0.1μm以上であってもよい。
【0027】
前記複数のキャップ部のピッチは15μm以下であってもよい。
【0028】
前記キャップ層は、SiO、SiN、およびSiONからなる群から選択される少なくとも1つを含むことが好ましい。
【0029】
前記リッジが形成された領域以外の前記半導体膜を少なくともチャネル領域に有するトランジスタを形成する工程をさらに包含してもよい。
【0030】
本発明の半導体装置は、上述した方法で作製されることが好ましい。
【0031】
以下、作用を説明する。
【0032】
本発明の半導体装置の製造方法は、(a)絶縁性表面上にアモルファス状態の半導体膜を形成する工程と、(b)半導体膜に、それぞれが第1照射エネルギー密度の紫外線が照射される複数の第1領域と、第1照射エネルギー密度と異なる第2照射エネルギー密度の紫外線が照射される第2領域とを所定の配置で形成するように紫外線を照射することによって、半導体膜を複数の領域から結晶化させる工程とを含んでいる。
【0033】
半導体膜は、複数の第1領域と、この領域と照射エネルギー密度の異なる第2領域とが所定の配置で形成されるように紫外線に照射(第1回目の紫外線照射)されるので、複数の第1領域のそれぞれと第2領域との境界領域に対応する半導体膜の複数の領域に、エネルギー密度のギャップが形成される。エネルギー密度のギャップが形成された複数の領域は結晶核となり、第1領域および第2領域のうちの照射エネルギー密度のより高い領域に対応する半導体膜の領域の結晶化が起こる。第1領域および第2領域は、所定の配置で半導体膜に形成されているので、結晶核は所定の位置に形成される。
【0034】
本発明の半導体装置の製造方法は、さらに、(c)複数の領域から結晶化させることによって成長した複数の結晶粒を互いに衝突させることによって、半導体膜に複数のリッジを形成する工程を含んでいる。結晶化が複数の領域から起こるため、結晶化によって成長した複数の結晶粒が互いに衝突する。この衝突により、半導体膜に複数のリッジ(凸部)が形成される。上述した第1回目の紫外線照射によって所定の位置に結晶核が形成されるので、リッジも所定の位置に形成される。
【0035】
本発明の半導体装置の製造方法は、さらに、上述した工程(c)の後に、(d)半導体膜のほぼ全領域に、所定の照射エネルギー密度の紫外線を照射することによって、複数のリッジを中心として半導体膜を結晶化(再結晶化)する工程を含んでいる。
【0036】
上述した本発明の半導体装置の製造方法では、半導体膜に、第1領域および第2領域が所定の配置で形成されるように第1回目の紫外線照射が行われるので、所定の位置に複数のリッジを形成することができる。また、第2回目の紫外線照射により、所定の位置に形成されたそれぞれのリッジを中心として半導体膜のほぼ全領域を結晶化させるため、所定の位置に粒界が形成された多結晶半導体膜を得ることができる。すなわち、第1回目の紫外線照射の際に半導体膜に形成する第1領域および第2領域の配置を制御することにより、結晶粒界の位置が制御された多結晶半導体膜を形成することができる。
【0037】
TFTの特性(典型的には移動度)は、そのチャネル領域に存在する粒界の数や、チャネル方向と粒界の延びる方向との関係などに大きく依存することが知られている。従って、本発明によると、同一の半導体膜の異なる領域において、それぞれの領域の所定の方向に沿った特性(例えば移動度)を制御することができる。すなわち、第1領域の第1の方向の移動度と、第2領域の第2方向に沿った移動度を同じにできる。例えば、チャネル方向が互いに異なる2つのTFTを同一の半導体膜を用いて形成する場合、これらのTFTの特性をほぼ等しくすることができる。結果として、特性の均一な複数のTFTを同一の半導体膜を用いて作製することができる。
【0038】
また、本発明の半導体装置の製造方法は、紫外線照射を2回行えば足り、その紫外線照射には、従来技術のようなμm単位でのレーザスキャンを必要としない。従って、スループットが高い。
【0039】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
【0040】
本発明の半導体装置の製造方法を用いると、結晶粒界の位置が制御された多結晶半導体膜を作製することができる。従って、チャネル方向が互いに異なるTFTを作製する場合に、それぞれのチャネル領域に対して同様の結晶粒界が存在するように多結晶半導体膜を形成することができるので、これらのTFTの特性をほぼ等しくすることができる。以下に説明する実施形態は、結晶粒界が格子状に形成された多結晶半導体膜を形成する場合を説明する。具体的には、半導体薄膜の上に、キャップ部の大きさ、配置などが所定の条件を満足するように設計されたキャップ層を形成することにより、正方格子状の結晶粒界を形成する。
【0041】
キャップ層は複数のキャップ部で構成されており、半導体膜の上に形成される。このキャップ層を介して紫外線を照射することにより、半導体膜に、互いに異なる照射エネルギー密度の紫外線が照射される第1領域および第2領域が形成される。
【0042】
キャップ層の屈折率および厚さを調整することにより、キャップ層と半導体膜との界面における入射光(紫外線)の反射率を、空気と半導体膜との界面よりも小さくすることができる。この場合、キャップ部の下の半導体膜の領域には、キャップ部が形成されていない半導体膜の領域よりも照射エネルギー密度の高い紫外線が照射される。このような作用を有するキャップ層を反射防止層ということもある。
【0043】
一方、キャップ層の屈折率および厚さを調整することにより、キャップ層と半導体膜との界面における入射光(紫外線)の反射率を、空気と半導体膜との界面よりも大きくすることもできる。この場合、キャップ部の下の半導体膜の領域には、キャップ部が形成されていない半導体膜の領域よりも照射エネルギー密度の低い紫外線が照射される。このような作用を有するキャップ層を反射層ということもある。
【0044】
キャップ層が反射防止層であるか反射層であるかは、キャップ層の膜厚dとキャップ層の屈折率nに依存する。膜厚dが、d=λ/4n×(2k+1)(λ:入射光波長、k:整数)である場合、反射防止層になる。一方、膜厚dが、d=λ/4n×(2k)である場合、反射層になる。
【0045】
(実施形態1)
図1から図3を参照して、本発明の第1の実施形態を説明する。第1の実施形態は、反射防止層として機能するキャップ層を用いる実施形態である。
【0046】
図1から図3は、本実施形態の半導体装置の製造方法を説明するための図である。図1(a)、(b)、図2(a)、(b)、および図3(a)から(e)は、この順に、半導体装置の製造方法を時系列的に示している。図1(a)および(b)はそれぞれ、図1(c)および(d)の断面図である。図2(a)および(b)はそれぞれ、図2(c)および(d)の断面図である。図3(a)は図3(f)の断面図である。
【0047】
まず、図1(a)に示すように、絶縁基板2の主面にベースコート膜4と、このベースコート膜4の上にシリコン薄膜6を形成する。シリコン薄膜6は、例えばプラズマCVD法、またはスパッタリング法を用いて成膜され、成膜後のシリコン薄膜6はアモルファス状態にある。次に、シリコン薄膜6の上にキャップ層8を形成する。
【0048】
以下、キャップ層8について説明する。
【0049】
キャップ層8は、それぞれ分離した複数のキャップ部8aで構成されている。キャップ層8は紫外線を透過させる材料から形成され、例えばSiO、SiN、またはSiON等の絶縁材料の高融点材料が好適に用いられる。これは、後の工程でキャップ層8を介してシリコン薄膜6を紫外線照射する際に、紫外線によってキャップ層が加熱されるので、この加熱により溶融されない材料をキャップ層8の材料に選択することが好ましいからである。なお、上記SiNおよびSiONの化学量論比は任意である。
【0050】
本実施形態で用いるキャップ層8は、膜厚dがd=λ/4n×(2k+1)(λ:入射光波長、n:キャップ層の屈折率、k:整数)の関係式を満たし、反射防止層として機能する。dが上記の式を満たすことにより、後の工程でキャップ層8を介してシリコン薄膜6を紫外線照射すると、キャップ部8aの下に配置するシリコン薄膜6の領域(第1領域6f)と、キャップ部8aとの界面における反射率を、キャップ部8aが形成されていないシリコン薄膜6の領域(第2領域6s)と空気の界面における反射率よりも小さくすることができる。従って、第2領域6sに比べて第1領域6fにより多くの量の紫外線を照射することができるので、第1領域6fに照射される紫外線のエネルギー密度を第2領域6sよりも高くすることができる。
【0051】
キャップ層8の膜厚は上記の関係式を満たすと共に、約10nm〜500nmの範囲にあることが好ましい。キャップ層8の膜厚が約10nmを下回る場合、後の工程で紫外線10を照射する際に、キャップ部8aの有無によるシリコン薄膜6に吸収されるエネルギーの差がほとんど無くなる。この場合、後述する結晶核が形成されず、選択的に結晶成長を起こすことができない恐れがある。一方、キャップ層8の膜厚が約500nmを上回る場合、キャップ層8によってリッジ12(後で詳述する。)の形成が抑制され、本発明の効果を十分に得ることができない。従ってキャップ層8の膜厚は上記の範囲にあることが好ましい。キャップ層8の好ましい膜厚は、シリコン薄膜6の膜厚や組成、または、照射する紫外線のエネルギー密度などの条件に応じて適宜調整することが好ましい。
【0052】
本実施形態では、最終的に得られる多結晶シリコン薄膜に結晶粒界が格子状に形成されるように、円形のキャップ部8aを正方格子状に配列している。キャップ部8aのピッチは、結晶成長距離Sの√2倍以下に設定されている。なお、シリコン薄膜6の結晶成長距離Sはシリコン薄膜の溶融時間に依存して変化する。すなわち、紫外線照射により融点を超えた時から、自然冷却されて融点および潜熱を下回ってシリコン薄膜の固化が始まるまでの時間による。従って、上記の溶融時間は、紫外線の照射エネルギー密度および照射時間、更に、シリコン薄膜およびシリコン薄膜に接する物質ならびに雰囲気の熱伝導率および熱容量に依存する。例えば、SiOを主成分とした母基板上に成膜した約50nmの厚さのシリコン薄膜に、一般的なXeClエキシマレーザにて、パルス幅(発光時間)が約30nsec、エネルギー密度が約400mJ/cmの紫外線を1回照射した場合、結晶成長距離Sは、約0.8μmから約1.5μmである。
【0053】
キャップ層8のパターニングは、シリコン薄膜6のほぼ全表面にキャップ層8を形成した後、例えばドライエッチング法またはウェットエッチング法によって行われる。本実施形態ではキャップ部8aが円形である場合を例示したが、キャップ部8aの形状はこれに限られず、多角形であってもよい。
【0054】
キャップ層8をパターニングした後、図1(a)に示すように、キャップ層4の上から、エキシマレーザあるいはUVランプなどの光源によって、紫外線10を照射する(第1回目の紫外線照射)。キャップ層8は上述したように反射防止膜として機能するため、キャップ部8aの直下の第1領域6fは、第2領域6sに比べて高いエネルギー密度の紫外線10が照射される。従って、第1領域6fと第2領域6sとの境界領域に、エネルギー密度のギャップが形成される。
【0055】
エネルギー密度のギャップが形成されたシリコン薄膜6の領域に複数の結晶核が生成される。シリコン薄膜6の第1領域6fは、この複数の結晶核に誘起されて結晶化する。一方、第2領域6sは結晶化されず、アモルファス状態のままである。
【0056】
以下、より詳細に第1領域6fの結晶化を説明する。
【0057】
上述したように、エネルギー密度のギャップが形成されたシリコン薄膜6の領域に複数の結晶核が形成され、それぞれの結晶核から結晶粒が生成し、それぞれの結晶粒が第1領域6fの周囲から中心にむかって(図1(b)および(d)の矢印方向に)成長する。キャップ部8aの直径dは、シリコン薄膜6の結晶成長距離Sの2倍以下である(d≦2S)ので、キャップ部8aで覆われた第1領域6fの全面が結晶化される。なお、キャップ部8aの半径(キャップ部8aが多角形である場合は重心から端部までの最大距離)は、約0.1μm以上であることが好ましい。キャップ部8aの半径を約0.1μm以上に設定すると、従来のエキシマレーザ照射により得られるポリシリコン膜よりも大きな結晶粒を得ることができる。なお、キャップ部8aの半径を大きくし、シリコン薄膜の溶融時間を長くすれば、より大きな結晶粒を得ることができるが、多くのエネルギーを与える必要があり、基板等にそりが生じるなどの問題が発生することがあるので、この問題が発生しないように適宜設定される。
【0058】
第1領域6f(キャップ部8a)が円形状であるため、結晶粒が十分成長すると、それぞれの結晶粒が第1領域6fの中心で互いに衝突する。この衝突により、衝突した位置のシリコン薄膜6の表面にリッジ(凸部)12が形成される。なお、図1(b)では分かり易さのために、リッジ12がキャップ部8aを貫通するように図示しているが、実際にはキャップ部8aを貫通しない。
【0059】
なお、例えばキャップ部8a(第1領域6f)の形状を長方形にした場合、長方形の最大幅(対角線の距離)dを、シリコン薄膜6の結晶成長距離Sの2倍以下(d≦2S)に設定する。この場合、第1領域6fが完全に結晶化され、長方形の重心にリッジ12が形成される。
【0060】
紫外線10の照射エネルギー密度の好ましい値は、シリコン薄膜6の膜厚およびキャップ層8の厚さに依存するが、シリコン薄膜6およびキャップ層8の膜厚がいずれも50nm程度の場合、250mJ/cmから400mJ/cmの範囲にあるのが好ましく、照射回数は1回から10回までの範囲にあるのが好ましい。なお、使用可能な紫外線10の照射エネルギー密度は、シリコン薄膜6の膜厚以外にも、シリコン薄膜6の組成などにも依存するため、適宣調整することが好ましい。
【0061】
次に、図2(a)に示すように、エッチング法などによってキャップ層8を除去した後、照射エネルギー密度の均一な紫外線11をシリコン薄膜6の全面に照射する(第2回目の紫外線照射)。この紫外線11の照射は、第1回目の紫外線照射と同様にエキシマレーザあるいはUVランプなどの光源を用いて行う。紫外線11のエネルギー密度は、リッジ12の下部のシリコン薄膜6の領域が溶融されないように、かつ、その他のシリコン薄膜6の領域が溶融される程度に設定される。
【0062】
具体的な紫外線11のエネルギー密度は、シリコン薄膜6の膜厚およびキャップ層4の厚さに依存するが、シリコン薄膜6およびキャップ層8の膜厚がどちらも50nm程度の場合は300mJ/cmから500mJ/cmの範囲にあるのが好ましく、照射回数は1回から10回までの範囲にあるのが好ましい。なお、使用可能な紫外線11の照射エネルギー密度は、シリコン薄膜の膜厚以外にも、シリコン薄膜の組成などにも依存するため、適宣調節することが好ましい。
【0063】
上記のようにエネルギー密度が調整された紫外線11を照射することにより、リッジ12の下部のシリコン薄膜6の領域が選択的に溶融されずに残る。この溶融されずに残った領域を結晶核として、シリコン薄膜6の全面が一括して結晶化される。すなわち、複数のリッジ12のそれぞれを中心として、図2(b)および(d)の矢印で示すように、放射状に結晶粒が成長し、シリコン薄膜6の全面が結晶化される。
【0064】
図1(a)および(c)を参照して説明したように、キャップ層8(第1領域6f)は、キャップ部8aのピッチPが結晶成長距離Sの√2倍(約1.4倍)以下(P≦√2S)に設定されており、かつ、各キャップ部8aが正方格子状に配置されている。図6(a)に、最小の正方格子単位に配置されたキャップ部8aを模式的に示す。図中、矢印の方向は、第2回目の紫外線照射により、リッジ12を中心として結晶粒が成長する方向を示す。図6(a)に示すように、キャップ部8aのピッチPが上記のように設定されている場合、最小の正方格子単位の対角線方向(対角線方向に配置された2つのリッジ間の距離は√2P)にも完全に結晶粒が成長できるため、シリコン薄膜6の全面が結晶化される。なお、キャップ部8aのピッチを大きくし、シリコン薄膜の溶融時間を長くすれば、より大きな結晶粒を得ることができるが、多くのエネルギーを与える必要があり、基板等にそりが生じるなどの問題が発生することがあるので、キャップ部8aのピッチは、15μm以下であることが好ましい。
【0065】
隣接するリッジ12を中心として成長したそれぞれの結晶粒は、互いに衝突し、その衝突位置に結晶粒界14が形成される。結晶粒界14は、図2(d)に示すように各リッジから等距離の位置に格子状に形成され、中央から放射状に結晶したシリコンの領域がマトリクス状に整列する。
【0066】
以上の工程により、結晶粒界が格子状に形成された多結晶シリコン薄膜6が作製される。
【0067】
上述した多結晶シリコン薄膜6の具体的な作製方法を例示する。
【0068】
まず、図1(a)に示すように、ガラスまたは耐熱性プラスチックからなる絶縁基板2の上に、SiOからなるベースコート膜4(膜厚約300nm)と、シリコン薄膜6(膜厚約40nm)と、SiOからなるキャップ層8(膜厚約100nm)とをこの順に堆積させる。これらベースコート膜4、シリコン薄膜6、およびキャップ層8の堆積にはいずれもプラズマCVD法を用いる。
【0069】
プラズマCVD法によるベースコート膜4の堆積条件は、圧力が0.6Torrの下で、TEOS(テトラエトキシシラン)のガス流量が110sccmであり、Oのガス流量が3000sccmである。また、プラズマCVD装置内の基板温度を320℃とし、RFパワーを0.45W/cmとし、電極間距離13mmとする。また、プラズマCVD法によるシリコン薄膜6の堆積条件は、圧力が1.3Torrの下で、SiOのガス流量が250sccmであり、Hのガス流量が1000sccmである。また、プラズマCVD装置内の基板温度を320℃とし、RFパワーを0.1W/cmとし、電極間距離を25mmとする。プラズマCVD法によるキャップ層8の堆積条件は、圧力が0.6Torrの下で、TEOSのガス流量が110sccmであり、Oのガス流量が3000sccmである。また、プラズマCVD装置内の基板温度を320℃とし、RFパワーを0.45W/cmとし、電極間距離を13mmとする。キャップ層8は、薄膜形成後にエッチング法によって形成される。なお、ベースコート膜4、シリコン薄膜6およびキャップ層8の3層は、枚葉方式で形成しても、バッチ方式で形成しても良い。また、プラズマCVD法に代えてスパッタ法を用いて形成しても良い。
【0070】
ベースコート膜4、シリコン薄膜6、およびキャップ層8を積層した後、フォトレジスト法を用いて、図1(a)および(c)に示すように、キャップ層8をパターニングする。キャップ部8aのピッチおよび形状など上述の通りである。典型的には、シリコン薄膜6の結晶成長距離は1.0μm〜1.5μmであり、キャップ部のピッチは1.4μm〜2.1μm、サイズ(渡り幅)は1μm程度である。
【0071】
次に、XeClエキシマレーザによって紫外線10をキャップ層8の上から照射して(第1回目の紫外線照射)、シリコン薄膜6のアニールを行う。照射条件は、XeClエキシマレーザの照射エネルギー密度を300mJ/cmとし、照射回数を1回とする。この紫外線照射により、シリコン薄膜の第1領域6fが結晶化され、リッジ12が形成される。
【0072】
次に、BHF(バッファードフッ酸、フッ酸とフッ化アンモニウムとの濃度比が1:10)にキャップ層8を70秒間浸漬させて、図2(a)に示すようにキャップ層8を全部除去する。キャップ層8を全部除去した後、XeClエキシマレーザによって紫外線11を照射して(第2回目の紫外線照射)、第1領域6fおよび第2領域6sを含むシリコン薄膜6の全体をアニールする。照射条件は、XeClエキシマレーザの照射エネルギー密度を400mJ/cmとし、照射回数を1回とする。
【0073】
以上の方法により多結晶シリコン薄膜6が作製される。
【0074】
単一の多結晶シリコン薄膜6を用いてチャネル方向が互いに異なる2つのTFTを形成した場合、これらのTFTの特性をほぼ等しくすることができる。例えば図3(f)に示すように、リッジ12が形成された領域以外のシリコン薄膜6の領域6Xおよび領域6Yをそれぞれチャネル領域に有する2つのトランジスタを形成する。これらのトランジスタはチャネル方向が互いに異なるが、シリコン薄膜6の領域6Xおよび領域6Yは、いずれも、その領域の内部を横切るように交差する2つの結晶粒界が形成されているので、2つのTFTの特性をほぼ等しくすることができる。
【0075】
以下、TFTの作製方法を説明する。
【0076】
まず、図3(a)および(f)に示すように、多結晶シリコン薄膜6をエッチング法などによって除去し、パターニングを行う。すなわち、TFTのチャネル領域とする多結晶シリコン薄膜の領域以外を除去する。チャネル領域として用いる多結晶シリコン薄膜の領域にリッジ12が含まれないようにする。
【0077】
次に図3(b)に示すように、パターニングされた多結晶シリコン薄膜6Yの上に、ゲート酸化膜24を成膜する。ゲート酸化膜24は例えばSiOを用いて以下のようにして形成される。
【0078】
膜厚が100nmになるようにプラズマCVD法を用いてSiO層を堆積する。プラズマCVD法に堆積条件は、例えば圧力が0.6Torrの下で、TEOSのガス流量が110sccmであり、Oのガス流量が3000sccmである。また、基板温度を320℃とし、RFパワーを0.45W/cmとし、電極間距離13mmとする。
【0079】
ゲート絶縁膜24を形成した後、図3(c)に示すように、ゲート絶縁膜24の上にゲート電極28を形成し、ゲート電極28をマスクとして、多結晶シリコン薄膜6Yにイオン26を注入する。これにより、多結晶シリコン薄膜6Yに、TFTのソース・ドレイン領域111およびチャネル領域103を形成する。
【0080】
図3(c)に示した上記の工程は具体的には例えば以下のようにして行われる。
【0081】
ゲート絶縁膜24形成後、ゲート絶縁膜24の上にスパッタ法を用いてAl−Ti(Tiの濃度1wt%)合金を堆積し、パターニングを行ってゲート電極28を形成する。次に、ゲート電極28をマスクとして、燐イオンまたはホウ素イオン26を多結晶シリコン薄膜6Xに注入する。これにより、イオン26が注入された多結晶シリコン薄膜6Xの領域30がTFTのソース・ドレイン領域となり、イオン注入がされないゲート電極28下の領域がチャネル領域32となる。
【0082】
次に、図3(d)に示すように層間絶縁膜34を形成する。具体的には例えば、プラズマCVD法を用いてSiOからなる層間絶縁膜34を堆積する。プラズマCVD法による層間絶縁膜34の堆積条件は、圧力が1.6Torrの下で、TEOSのガス流量が240sccmであり、Oのガス流量が6000sccmである。また、基板温度を300℃とし、RFパワーを0.65W/cmとし、電極間距離13mmとする。
【0083】
層間絶縁膜34形成後、図3(e)に示すように、層間絶縁膜34にソース・ドレイン領域に到達する開口部(コンタクトホール)38を形成し、コンタクトホール38を介してソース・ドレイン領域30と電気的に接続されたソース・ドレイン電極を形成する。
【0084】
図3(e)に示した上記の工程は具体的には例えば以下のようにして行われる。
【0085】
ウェットまたはドライエッチング法を用いて、層間絶縁膜34にソース・ドレイン領域に到達するコンタクトホール38を形成する。続いて、スパッタ法によってAl−Ti合金を堆積後、エッチングによりパターニングする。これにより、コンタクトホール38を介してソース・ドレイン領域30と電気的に接続されたソース・ドレイン電極を形成する。
【0086】
以上のようにして、スタガ型の多結晶シリコンTFTが作製される。
【0087】
(実施形態2)
図4、図5および図6を参照して、本発明の第2の実施形態を説明する。第2の実施形態は、反射層として機能するキャップ層を用いる実施形態である。
【0088】
図4および図5は、本実施形態の半導体装置の製造方法を説明するための図である。図4(a)、(b)、図5(a)、(b)および(c)は、この順に、半導体装置の製造方法を時系列的に示している。図4(a)および(b)はそれぞれ、図4(c)および(d)の断面図である。図5(a)および(b)はそれぞれ、図5(c)および(d)の断面図である。
【0089】
実施形態2の半導体装置の製造方法は、基本的には実施形態1と同様であるが、キャップ層が反射層として機能し、キャップ層8の膜厚dが、d=λ/4n×(2k)である。キャップ層8は実施形態1と同様に複数の分離したキャップ部8aで構成され、図4(a)に示すように、実施形態1と同様にアモルファス状態のシリコン薄膜6の上に形成される。
【0090】
キャップ層8が反射層として機能するので、後の工程でキャップ層8を介してシリコン薄膜6を紫外線照射すると、キャップ部8aの下に配置するシリコン薄膜6の領域(第1領域6f)と、キャップ部8aとの界面における反射率を、キャップ部8aが形成されていないシリコン薄膜6の領域(第2領域6s)と空気の界面における反射率よりも大きくすることができる。従って、第1領域6fに比べて第2領域6sにより多くの量の紫外線を照射することができるので、第2領域6sに照射される紫外線のエネルギー密度を第1領域6fよりも高くすることができる。
【0091】
実施形態1と同様に本実施形態2でも、最終的に得られる多結晶シリコン薄膜に結晶粒界が格子状に形成されるように、円形のキャップ部8aを正方格子状に配列している。各キャップ部8aの直径およびキャップ部8aのピッチは、実施形態1と同様である。
【0092】
キャップ層8が反射膜として機能するため、実施形態1と同様に第1回目の紫外線照射を行うことにより、キャップ部8aで覆われていない第2領域6sが、キャップ部8aで覆われた第1領域6fに比べて高いエネルギー密度の紫外線10によって照射される。従って、第1領域6fと第2領域6sとの境界領域に、エネルギー密度のギャップが形成される。
【0093】
エネルギー密度のギャップが形成されたシリコン薄膜6の領域には、複数の結晶核が生成される。シリコン薄膜6の第2領域6sは、この複数の結晶核に誘起されて結晶化する。第2領域6sの結晶化は、実施形態1の第1領域6fの結晶化と同様に起こる。一方、第1領域6fは結晶化されず、アモルファス状態のままである。実施形態1では、第1回目の紫外線照射により、第1領域6fが結晶化されたが、本実施形態2では第1領域6sが結晶化される。
【0094】
以下、より詳細に第2領域6sの結晶化を説明する。
【0095】
上述したように、エネルギー密度のギャップが形成されたシリコン薄膜6の領域に複数の結晶核が形成され、それぞれの結晶核から結晶粒が生成し、それぞれの結晶粒が第1領域6fの周囲から外部にむかって放射状に(図4(b)および(d)の矢印方向に)成長する。キャップ部8aが正方格子状に配置され、かつ、ピッチPがシリコン薄膜6の結晶成長距離Sの√2倍以下である(P≦√2S)ので、第2領域6sの全面が結晶化される。
【0096】
図6(b)に、最小の正方格子単位に配置されたキャップ部8aを模式的に示す。図中、矢印の方向は、第1回目の紫外線照射により、第1領域6fの周囲を結晶核として結晶粒が成長する方向を示す。図6(b)に示すように、キャップ部8aのピッチPが上記のように設定されている場合、最小の正方格子単位の対角線方向(対角線方向に配置された2つのキャップ部8a間の距離は√2P)にも完全に結晶粒が成長できるため、第2領域6sの全面が結晶化される。
【0097】
第1領域6f(キャップ部8a)の周囲から放射状に結晶粒が成長するので、結晶粒が十分成長すると、複数のキャップ部8aから等距離に位置する点で、それぞれの結晶粒が互いに衝突する。この衝突により、衝突した位置のシリコン薄膜6の表面にリッジ(凸部)12が形成される。実施形態1ではリッジ12が第1領域6fに形成されたのに対して、本実施形態ではリッジ12が第2領域に形成される。
【0098】
次に、図5(a)に示すように、実施形態1と同様にキャップ部8aを除去し、第2回目の紫外線照射を行う。第2回目の紫外線照射は、照射エネルギー密度の均一な紫外線11をシリコン薄膜6の全面に照射するものであり、紫外線11のエネルギー密度は、リッジ12の下部のシリコン薄膜6の領域が溶融されないように、かつ、その他のシリコン薄膜6の領域が溶融される程度に設定される。
【0099】
この第2回目の紫外線照射により、溶融されずに残ったリッジ12の下部のシリコン薄膜6の領域を結晶核として、シリコン薄膜6の全面が一括して結晶化される。すなわち、複数のリッジ12のそれぞれを中心として、図5(b)および(d)の矢印で示すように、放射状に結晶粒が成長し、シリコン薄膜6の全面が結晶化される。上述した所定のピッチを有する正方格子状にキャップ部8aを配置することにより、所定の位置にリッジ12が形成されるので、このリッジを中心として、シリコン薄膜6の全面が結晶化される。
【0100】
隣接するリッジ12を中心として成長したそれぞれの結晶粒は、互いに衝突し、その衝突位置に結晶粒界14が形成される。結晶粒界14は、図5(e)に示すように各リッジ12から等距離の位置に正方格子状に形成される。
【0101】
以上の工程により、結晶粒界が格子状に形成された多結晶シリコン薄膜6が作製される。
【0102】
実施形態1と同様に、本実施形態2によっても、単一の多結晶シリコン薄膜6を用いてチャネル方向が互いに異なる2つのTFTを形成した場合、これらのTFTの特性をほぼ等しくすることができる。例えば図5(e)に示すように、リッジ12が形成された領域以外のシリコン薄膜6の領域6Xおよび領域6Yをそれぞれチャネル領域に有する2つのトランジスタを形成した場合、2つのTFTの特性をほぼ等しくすることができる。
【0103】
なお、上記の実施形態では、半導体膜としてシリコン薄膜を例示したが、本発明はこれに限られない。また、半導体膜に互いに異なる照射エネルギー密度の紫外線が照射される第1領域および第2領域を形成する方法は、例示したようなキャップ層を用いる方法に限られず、任意の方法を用いることができる。例えば、照射領域に応じて、紫外線のエネルギー密度および/または照射時間を変化させてもよい。なお、キャップ層を用いると、例えば、エキシマレーザの出力エネルギー密度を領域に応じて変化させることなく、照射エネルギー密度の異なる領域を形成できる利点が得られる。
【0104】
【発明の効果】
本発明により、チャネル方向が互いに異なる2つのTFTを同一の半導体膜を用いて形成する場合に、これらのTFTの特性をほぼ等しくすることができる半導体装置の製造方法、およびそれを用いて作製された半導体装置が提供される。
【0105】
また、スループットの高い半導体装置の製造方法、およびそれを用いて作製された半導体装置が提供される。
【0106】
本発明の半導体装置は、アクティブマトリクス型液晶表示装置に好適に利用される。
【図面の簡単な説明】
【図1】第1の実施形態の半導体装置の製造方法を説明するための図であり、(a)および(b)は、それぞれ、(c)および(d)の断面図である。
【図2】第1の実施形態の半導体装置の製造方法を説明するための図であり、(a)および(b)は、それぞれ、(c)および(d)の断面図である。
【図3】(a)、(b)、(c)、(d)、(e)および(f)はそれぞれ、第1の実施形態の半導体装置の製造方法を説明するための図であり、(a)は(f)の断面図である。
【図4】第2の実施形態の半導体装置の製造方法を説明するための図であり、(a)および(b)は、それぞれ、(c)および(d)の断面図である。
【図5】(a)、(b)、(c)、(d)および(e)はそれぞれ、第2の実施形態の半導体装置の製造方法を説明するための図であり、(a)および(b)は、それぞれ、(c)および(d)の断面図である。
【図6】(a)および(b)はそれぞれ、第1の実施形態および第2の実施形態のキャップ部のピッチを説明するための図である。
【符号の説明】
2 絶縁基板
4 ベースコート膜
6 シリコン薄膜
6f シリコン薄膜の第1領域
6s シリコン薄膜の第2領域
8 キャップ層
8a キャップ部
10 紫外線
11 紫外線
12 リッジ
14 結晶粒界
24 ゲート絶縁膜
26 イオン
28 ゲート電極
30 ソース・ドレイン領域
32 チャネル領域
34 層間絶縁膜
38 コンタクトホール

Claims (15)

  1. (a)絶縁性表面上にアモルファス状態の半導体膜を形成する工程と、
    (b)前記半導体膜に、それぞれが第1照射エネルギー密度の紫外線が照射される複数の第1領域と、前記第1照射エネルギー密度と異なる第2照射エネルギー密度の紫外線が照射される第2領域とを所定の配置で形成するように、紫外線を照射することによって、前記半導体膜を複数の領域から結晶化させる工程と、
    (c)前記複数の領域から結晶化させることによって成長した複数の結晶粒を互いに衝突させることによって、前記半導体膜に複数のリッジを形成する工程と、
    (d)前記工程(c)の後に、前記半導体膜のほぼ全領域に、所定の照射エネルギー密度の紫外線を照射することによって、前記複数のリッジを中心として前記半導体膜を結晶化する工程とを包含する、半導体装置の製造方法。
  2. 前記工程(b)は、前記半導体膜上に、それぞれが前記複数の第1領域のそれぞれに対応する複数のキャップ部を含むキャップ層を形成する工程と、
    前記所定の照射エネルギー密度を有する紫外線を前記キャップ層を介して前記半導体層に照射することによって、前記複数の第1領域および前記第2領域を形成する工程を包含する、請求項1に記載の半導体装置の製造方法。
  3. 前記工程(d)は、紫外線を照射する前に、前記複数のキャップ部を除去する工程を含む、請求項2に記載の半導体装置の製造方法。
  4. 前記キャップ層は反射防止層であり、前記第1照射エネルギー密度が前記第2照射エネルギー密度よりも高い、請求項2または3に記載の半導体装置の製造方法。
  5. 前記キャップ層の膜厚dが、d=λ/4n×(2k+1)(λ:入射光波長、n:キャップ層の屈折率、k:整数)である、請求項4に記載の半導体装置の製造方法。
  6. 前記キャップ層のそれぞれの重心に前記リッジが形成される、請求項4または5に記載の半導体装置の製造方法。
  7. 前記キャップ層は反射層であり、前記第2照射エネルギー密度が前記第1照射エネルギー密度よりも高い、請求項2または3に記載の半導体装置の製造方法。
  8. 前記キャップ層の膜厚dが、d=λ/4n×(2k)(λ:入射光波長、n:キャップ層の屈折率、k:整数)である、請求項7に記載の半導体装置の製造方法。
  9. 最小の正方格子単位に配置された前記複数のキャップ部から等距離に位置する点に前記リッジが形成される、請求項7または8に記載の半導体装置の製造方法。
  10. 前記複数のキャップ部のそれぞれは正方格子状に配置され、かつ、ピッチが結晶成長距離の√2倍である、請求項2から9のいずれかに記載の半導体装置の製造方法。
  11. 前記複数のキャップ部のそれぞれは正方格子状に配置され、かつ、前記複数のキャップ部の重心から端部までの距離は0.1μm以上である、請求項10に記載の半導体装置の製造方法。
  12. 前記複数のキャップ部のピッチは15μm以下である、請求項10または11に記載の半導体装置の製造方法。
  13. 前記キャップ層は、SiO、SiN、およびSiONからなる群から選択される少なくとも1つを含む、請求項2から12のいずれか1つに記載の半導体装置の製造方法。
  14. 前記リッジが形成された領域以外の前記半導体膜を少なくともチャネル領域に有するトランジスタを形成する工程をさらに包含する請求項1から13のうちのいずれかに記載の半導体装置の製造方法。
  15. 請求項1から14のいずれかに記載の方法で作製された半導体装置。
JP2002296484A 2002-10-09 2002-10-09 半導体装置の製造方法および半導体装置 Pending JP2004134523A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002296484A JP2004134523A (ja) 2002-10-09 2002-10-09 半導体装置の製造方法および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002296484A JP2004134523A (ja) 2002-10-09 2002-10-09 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2004134523A true JP2004134523A (ja) 2004-04-30

Family

ID=32286459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002296484A Pending JP2004134523A (ja) 2002-10-09 2002-10-09 半導体装置の製造方法および半導体装置

Country Status (1)

Country Link
JP (1) JP2004134523A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032924A (ja) * 2004-06-14 2006-02-02 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2011515833A (ja) * 2008-02-29 2011-05-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 薄膜のためのフラッシュ光アニーリング
JP2011515834A (ja) * 2008-02-29 2011-05-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 均一な結晶シリコン薄膜を製造するリソグラフィ方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032924A (ja) * 2004-06-14 2006-02-02 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2011515833A (ja) * 2008-02-29 2011-05-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 薄膜のためのフラッシュ光アニーリング
JP2011515834A (ja) * 2008-02-29 2011-05-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 均一な結晶シリコン薄膜を製造するリソグラフィ方法
TWI452632B (zh) * 2008-02-29 2014-09-11 Univ Columbia 製造均勻一致結晶矽膜的微影方法

Similar Documents

Publication Publication Date Title
KR100379859B1 (ko) 표시용반도체칩의제조방법
JP4583004B2 (ja) アクティブ・マトリクス基板の製造方法
JP3586558B2 (ja) 薄膜の改質方法及びその実施に使用する装置
EP0730292B1 (en) Method of growing semiconductor crystal
US20050237895A1 (en) Laser irradiation apparatus and method for manufacturing semiconductor device
KR100285796B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP2004087535A (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
JP4140772B2 (ja) シリコンの結晶化方法
TW200300570A (en) A thin film semiconductor device having arrayed configuration of semiconductor crystals and a method for producing it
WO2003009351A1 (fr) Dispositif semi-conducteur a film mince et son procede de production
JP2000260709A5 (ja)
JP2000260709A (ja) 半導体薄膜の結晶化方法及びそれを用いた半導体装置
JP2004134523A (ja) 半導体装置の製造方法および半導体装置
JP4165305B2 (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
JP2809152B2 (ja) 薄膜トランジスタの製造方法
JP2003124117A (ja) 半導体装置および半導体装置の製造方法
JPH0955509A (ja) 半導体装置の製造方法
JP2006237042A (ja) レーザーアニール装置、これを用いた半導体薄膜の製造方法、および薄膜トランジスター
KR20030015617A (ko) 결정질 실리콘의 제조방법
KR100761346B1 (ko) 결정질 실리콘의 제조방법
JP2003249448A (ja) 半導体装置の製造方法、半導体装置の製造装置、半導体膜の製造装置、および半導体装置
JP4514908B2 (ja) 半導体装置の製造方法
JP2003309068A (ja) 半導体膜の形成方法および半導体膜、並びに半導体装置の製造方法および半導体装置
JPH09237767A (ja) 半導体装置の製造方法
US20040248346A1 (en) Inducing semiconductor crystallization using a capillary structure