JPS6292433A - パタ−ン形成法 - Google Patents
パタ−ン形成法Info
- Publication number
- JPS6292433A JPS6292433A JP23383085A JP23383085A JPS6292433A JP S6292433 A JPS6292433 A JP S6292433A JP 23383085 A JP23383085 A JP 23383085A JP 23383085 A JP23383085 A JP 23383085A JP S6292433 A JPS6292433 A JP S6292433A
- Authority
- JP
- Japan
- Prior art keywords
- film
- photoresist film
- layer
- semiconductor substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
- Junction Field-Effect Transistors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は基板上に蒸着等圧より微細なパターンを形成す
るパターン形成法に関するものである。
るパターン形成法に関するものである。
（ロ） 従来の技術
一般に微細なパターン形成法は特開昭５８−１４５１３
２号公報（ＨＯＩＬ２１／３０６）Ｋ詳述されている如
く、まず第２図（イ）に示す如（、所望の基板ｒ２１）
を予め用意しておく。次に第２図ｃ口）に示す如く、前
記基板ｒ２１）上にホトレジスト膜＠を被覆し電極形成
領域部を開口する。続いて第２図（ハ）に示す如く前記
ホトレジスト膜（２７Ｊ上に蒸着膜Ｑ（９）（２荀を形
成する。その際蒸着は基板（２１）の上面に対して斜め
の方向（例えば左方向）より行い、右側のホトレジスト
膜（２２＋の側面に蒸着膜（２５）を形成する。続いて
第２図に）に示す如く、前工程とは逆の方向より蒸着を
行い、左側のホトレジスト膜（２２の側面に蒸着膜＋２
６１を形成する。更に第２図（ホ）に示す如く、前記基
板（２１）の上面に対して垂直な方向より電極材料（５
）を蒸着する。最後に第２図（へ）に示す如（、前記ホ
トレジスト膜（ハ）を溶剤等で除去することで前記基板
０１）上に電極（ハ）を形成する。従って前記ホトレジ
スト膜（２２の側面に形成された蒸着膜（２５１（２６
）の厚さ分だけ電極＋２７）の寸法は小さくできる。
２号公報（ＨＯＩＬ２１／３０６）Ｋ詳述されている如
く、まず第２図（イ）に示す如（、所望の基板ｒ２１）
を予め用意しておく。次に第２図ｃ口）に示す如く、前
記基板ｒ２１）上にホトレジスト膜＠を被覆し電極形成
領域部を開口する。続いて第２図（ハ）に示す如く前記
ホトレジスト膜（２７Ｊ上に蒸着膜Ｑ（９）（２荀を形
成する。その際蒸着は基板（２１）の上面に対して斜め
の方向（例えば左方向）より行い、右側のホトレジスト
膜（２２＋の側面に蒸着膜（２５）を形成する。続いて
第２図に）に示す如く、前工程とは逆の方向より蒸着を
行い、左側のホトレジスト膜（２２の側面に蒸着膜＋２
６１を形成する。更に第２図（ホ）に示す如く、前記基
板（２１）の上面に対して垂直な方向より電極材料（５
）を蒸着する。最後に第２図（へ）に示す如（、前記ホ
トレジスト膜（ハ）を溶剤等で除去することで前記基板
０１）上に電極（ハ）を形成する。従って前記ホトレジ
スト膜（２２の側面に形成された蒸着膜（２５１（２６
）の厚さ分だけ電極＋２７）の寸法は小さくできる。
ヒｊ 発明が解決しようとする問題点
しかしながら斯上の如きパターン形成法では基［（２１
）＋７）□１カ、わあ。ヵ。よ。１゜□９１てから電極
（２′０等を形成するため工程数が増加する問題点を有
していた。
）＋７）□１カ、わあ。ヵ。よ。１゜□９１てから電極
（２′０等を形成するため工程数が増加する問題点を有
していた。
に）問題点を解決するための手段
本発′明は断点に鑑みてなされ、少なくとも半導体基板
（１）上に第１層（２）を形成する工程と、前記第１層
（２）上に被覆されたホトレジスト膜（３）を介ｌ、て
微細孔に蝕刻する工程と、露出した前記半導体基板（１
）まで前記ホトレジスト膜（３）を熱処理により延在さ
せる工程と、前記ホトレジスト膜（３）を介して電極（
５）等を形成する工程とにより解決するものである。
（１）上に第１層（２）を形成する工程と、前記第１層
（２）上に被覆されたホトレジスト膜（３）を介ｌ、て
微細孔に蝕刻する工程と、露出した前記半導体基板（１
）まで前記ホトレジスト膜（３）を熱処理により延在さ
せる工程と、前記ホトレジスト膜（３）を介して電極（
５）等を形成する工程とにより解決するものである。
（ホ）作用
本発明に依れば露出した前記半導体基板（１）まで前記
ホトレジスト膜（３）を熱処理により延在させた後、前
記ホトレジスト膜（３）を介して蒸着等で電極（５）等
を形成する。従って斜め方向からの蒸着を全く必要とせ
ず、また第１層（２１を開口する際に使用したホトレジ
スト膜（３）を熱処理するだけで良いため非常に製造方
法を簡略化できる。
ホトレジスト膜（３）を熱処理により延在させた後、前
記ホトレジスト膜（３）を介して蒸着等で電極（５）等
を形成する。従って斜め方向からの蒸着を全く必要とせ
ず、また第１層（２１を開口する際に使用したホトレジ
スト膜（３）を熱処理するだけで良いため非常に製造方
法を簡略化できる。
（へ）実施例
以下に本発明の実施例を第１図（イ）乃至第１図（へ）
を参照しながら説明する。
を参照しながら説明する。
先ず第１図（イ）に示す如く半導体基板（１）を予め用
意する。
意する。
次に第１図（ロ）に示す如く前記半導体基板（１）上に
第１層（２）を形成する。ここで前記第１層（２］はホ
トレジスト膜、絶縁膜、ポリシリコン膜等が考えられる
。更に前記第１層（２）上にホトレジスト膜（３）を被
覆する。もし第１層（２）にホトレジスト膜を使用した
時はエツチング液の違うホトレジスト膜（３）を前記第
１層（２）上に形成するのが好ましい。
第１層（２）を形成する。ここで前記第１層（２］はホ
トレジスト膜、絶縁膜、ポリシリコン膜等が考えられる
。更に前記第１層（２）上にホトレジスト膜（３）を被
覆する。もし第１層（２）にホトレジスト膜を使用した
時はエツチング液の違うホトレジスト膜（３）を前記第
１層（２）上に形成するのが好ましい。
続いて第１図ｅ１に示す如く前記ホトレジスト膜（３）
をマスクとして前記第１層（２）を蝕刻し、図示する如
く第１層（３）がオーバーエッチされるように形成しホ
トレジスト膜（３）の突出部（４）を形成する。
をマスクとして前記第１層（２）を蝕刻し、図示する如
く第１層（３）がオーバーエッチされるように形成しホ
トレジスト膜（３）の突出部（４）を形成する。
続いて第１図に）に示す如く前記ホトレジスト膜（３）
を熱処理により露出した前記半導体基板ｉｌｌ上まで延
在させる。
を熱処理により露出した前記半導体基板ｉｌｌ上まで延
在させる。
本工程は本発明の特徴とするところであり前記ホトレジ
スト膜（３）に赤外線やレーザ光等を照射し、特に前記
ホトレジスト膜（３）の突出部（４）に照射して熱を加
え、ホトレジスト膜（３）を軟化させ露出した前記基板
（１）上まで延在させる。従って前記ホトレジス）［（
３１をそのまま利用できるため製造工程数が減少する。
スト膜（３）に赤外線やレーザ光等を照射し、特に前記
ホトレジスト膜（３）の突出部（４）に照射して熱を加
え、ホトレジスト膜（３）を軟化させ露出した前記基板
（１）上まで延在させる。従って前記ホトレジス）［（
３１をそのまま利用できるため製造工程数が減少する。
また前記ホトレジスト膜（３）の開口部を可能な限り微
細に開口した後、これを熱処理で軟化させ無用した前記
半導体（１）上まで延在させるため更に微細な開口部が
形成できる。またこの開口部は前記ホトレジスト膜（３
）の厚さと突出部の長さ等で制御ができる。
細に開口した後、これを熱処理で軟化させ無用した前記
半導体（１）上まで延在させるため更に微細な開口部が
形成できる。またこの開口部は前記ホトレジスト膜（３
）の厚さと突出部の長さ等で制御ができる。
更に第１図（ホ）に示す如く前記ホトレジスト膜（３）
および露出した半導体基板（１）上に電極（５）等を形
成するため金属等を蒸着する。
および露出した半導体基板（１）上に電極（５）等を形
成するため金属等を蒸着する。
最後に第１図（へ）に示す如く前記金属等をリフトオフ
して電極（５）を形成し、また前記第１層（２）を除去
する。
して電極（５）を形成し、また前記第１層（２）を除去
する。
（ト） 発明の効果
本発明に依れば第１図に）・第１図（ホ）に示す如（前
記ホトレジスト膜（３）（特に突出部（４））に熱を加
え、前記ホトレジスト膜（３）を軟化させ露出した前記
基板（１）上まで延在させるため、そのまま前記ホトレ
ジスト膜（３）が利用でき製造工程数が減少する。
記ホトレジスト膜（３）（特に突出部（４））に熱を加
え、前記ホトレジスト膜（３）を軟化させ露出した前記
基板（１）上まで延在させるため、そのまま前記ホトレ
ジスト膜（３）が利用でき製造工程数が減少する。
また前記ホトレジスト膜（３）の開口部を可能な限り微
細に開口したものを使用することで前記開口部より史に
微細な開口部ができる。従って従来より更に微細な配線
パターンが可能となる。
細に開口したものを使用することで前記開口部より史に
微細な開口部ができる。従って従来より更に微細な配線
パターンが可能となる。
第１図（イ）乃至第１図（へ）は本発明におけるパター
ン形成法を示す半導体装置の断面図、第２図（イ）乃至
第２図（へ）は従来のパターン形成法を示す半導体装置
の断面図である。 主な図番の説明 （１）は半導体基板、 （２）は第１層、 （３）はホ
トレジスト膜、（４）は突出部、 （５）はｔ極である
。 出願人 三洋電機株式会社 外１名 代理人 弁理士 佐 野 静 夫 第１図イ 第１図口 第１図ハ 第１図シ 第１Ａ本 第１図へ 第２図 イ 第２図 口 第２図ハ 第２図ユ 第２図本 第２図へ
ン形成法を示す半導体装置の断面図、第２図（イ）乃至
第２図（へ）は従来のパターン形成法を示す半導体装置
の断面図である。 主な図番の説明 （１）は半導体基板、 （２）は第１層、 （３）はホ
トレジスト膜、（４）は突出部、 （５）はｔ極である
。 出願人 三洋電機株式会社 外１名 代理人 弁理士 佐 野 静 夫 第１図イ 第１図口 第１図ハ 第１図シ 第１Ａ本 第１図へ 第２図 イ 第２図 口 第２図ハ 第２図ユ 第２図本 第２図へ
Claims (1)
- （１）少なくとも半導体基板上に第１層を形成する工程
と、前記第１層上に被覆されたホトレジスト膜を介して
微細孔に蝕刻する工程と、露出した前記半導体基板まで
前記ホトレジスト膜を熱処理により延在させる工程と、
前記ホトレジスト膜を介して電極等を形成する工程とよ
り成るパターン形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23383085A JPS6292433A (ja) | 1985-10-18 | 1985-10-18 | パタ−ン形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23383085A JPS6292433A (ja) | 1985-10-18 | 1985-10-18 | パタ−ン形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6292433A true JPS6292433A (ja) | 1987-04-27 |
Family
ID=16961229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23383085A Pending JPS6292433A (ja) | 1985-10-18 | 1985-10-18 | パタ−ン形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6292433A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0766296A2 (en) * | 1995-09-29 | 1997-04-02 | Sony Corporation | Method of manufacturing a thin film transistor |
-
1985
- 1985-10-18 JP JP23383085A patent/JPS6292433A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0766296A2 (en) * | 1995-09-29 | 1997-04-02 | Sony Corporation | Method of manufacturing a thin film transistor |
| EP0766296A3 (en) * | 1995-09-29 | 1998-05-13 | Sony Corporation | Method of manufacturing a thin film transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6292433A (ja) | パタ−ン形成法 | |
| KR930008186A (ko) | 패터닝 방법 | |
| US6686128B1 (en) | Method of fabricating patterned layers of material upon a substrate | |
| JPH07321444A (ja) | 金属パターン形成方法 | |
| JPS62274715A (ja) | 半導体装置の製造方法 | |
| JPS61172336A (ja) | 半導体装置電極開口部の形成方法 | |
| JP2004266230A (ja) | 回路基板及びその製造方法 | |
| JPH0246738A (ja) | 微細電極の形成法 | |
| JPH02170420A (ja) | 半導体素子の製造方法 | |
| JP2699498B2 (ja) | 半導体装置の製造方法 | |
| JPH023926A (ja) | 配線の形成方法 | |
| JP2000235978A (ja) | 半導体装置の製造方法 | |
| JPS5961129A (ja) | 半導体装置の電極形成方法 | |
| JPS55163862A (en) | Manufacture of semiconductor device | |
| JPS639952A (ja) | 半導体装置の製造方法 | |
| JPH02268437A (ja) | 半導体装置の製造方法 | |
| JPS62163345A (ja) | 半導体装置の製造方法 | |
| JPS61113259A (ja) | 半導体装置の製造方法 | |
| JPS61234529A (ja) | 薄膜パタ−ンの付着形成方法 | |
| JPH0531301B2 (ja) | ||
| JPH05121403A (ja) | 半導体装置の製造方法 | |
| JPS61288445A (ja) | 半導体装置の製造方法 | |
| JPH0770523B2 (ja) | 半導体装置の製造方法 | |
| JPS58142547A (ja) | 半導体装置の製造方法 | |
| JPH0376269A (ja) | 半導体装置 |