JPS62163345A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS62163345A
JPS62163345A JP596786A JP596786A JPS62163345A JP S62163345 A JPS62163345 A JP S62163345A JP 596786 A JP596786 A JP 596786A JP 596786 A JP596786 A JP 596786A JP S62163345 A JPS62163345 A JP S62163345A
Authority
JP
Japan
Prior art keywords
silicon nitride
substrate
nitride film
wiring layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP596786A
Other languages
English (en)
Inventor
Shigefumi Kono
河野 重文
Kaoru Sugiyama
杉山 薫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP596786A priority Critical patent/JPS62163345A/ja
Publication of JPS62163345A publication Critical patent/JPS62163345A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は半導体装置の製造方法に関し、特に半導体装置
表面に形成する導電配線層の形成方法の改良に関する。
(ロ)従来の技術 半導体集積回路は多数の能動素子や受動素子が半導体基
板に設けられ、これらは導電配線層で接続される。この
導電配線層としてはアルミニウム層が良く用いられてお
り、このアルミニウム層は層間絶縁膜を介在させて高集
積化のため多層構造に形成されている。
斯る多層構造のアルミニウム配線層は第2図イ乃至第2
図ホに示す如く形成されている。先ず第2図イに示す如
く、半導体基板(11)表面を被覆するシリコン酸化膜
(12)に所定のコンタクト孔(13)を形成した後、
スパッタ法により全面にアルミニウム層(14)を被着
させる。次に第2図口に示す如く、選択エツチングを行
い所望のパターンを有する第1アルミニウム配線1(1
5)を形成する。更に第2図ハに示す如く、オーミンク
コンタクトを形成するためおよび基板(11)表面のス
パッタによるダメージを除去するために約450℃で3
0分間のアニール処理を行う。この工程で第1アルミニ
ウム配線層(15)表面にはアルミニウムとシリコン酸
化膜(12)の熱膨張係数の違いに起因してヒロックと
呼ばれる0、5〜2μmの高さの半球状の突起(16)
を生ずる現象がある。更に第20二に示す如く、第1ア
ルミニウム配線層(15)をポリイミド樹脂等より成る
層間絶縁膜(17)で被覆すると、突起(16)部分で
層間絶縁膜(17)が薄くなりクラックを発生するおそ
れがある。そして第2図示に示す如く、層間絶縁膜<1
7〉上に第2アルミニウム配線層(18)を被若すると
、突起(16)の部分で第1アルミニウム配線層(15
)と第2アルミニウム配線層(18)間でショートする
おそれがある。
断る不所望なヒロックと呼ばれる突起(16)を除去す
るために第3図に示す如く、第1アルミニウム配線層(
15)を含む基板(11)全面をシリコン窒化膜(19
)で被覆して第1アルミニウム配線層(15)に突起<
16)が発生することを抑制していた。
(ハ)発明が解決しようとする問題点 しかしながら断る方法ではシリコン窒化膜(19)で基
板り11)全面を被覆するためにアルミニウムのスパッ
クによる基板り11)表面のダメージを除去できない欠
点があった。これはアニール工程で水素(N2)をシリ
コン窒化膜(19)で基板(11〉表面に供給するのを
妨害するためである。
〈二〉問題点を解決するための手段 本発明は断点に2みてなきれ、アルミニウム層(2)上
に窒化シリコン膜(3〉を被着する工程と、アルミニウ
ム層り2)および窒化シリコンI摸(3〉をパターンニ
ングして配線層(7)を形成する工程と、基板(1)を
アニールする工程とにより、従来の欠点を大rl]に改
善した半導体装置の製造方法を提供するものである。
(ホ)作用 本発明に依れば、配線層(7)上のみを窒化シリコン膜
(3)で被覆して基板(1)のアニールを行うので、基
板(1)表面のスパックによるダメージを除去でき且つ
加熱処理で発生ずるヒロックと呼ばれる突起も窒化シリ
コン膜(3)の介在で除去できる。
(へ)実施例 本発明に依る一実施例を第1図イ乃至第10二を参照し
て詳述する。
本発明では第1図イに示す如く、半導体基板(1)上に
アルミニウム層(2)をスパッタ法で被若し、更に窒化
シリコン膜(3)を被着している。半導体基板(1)に
は所望の拡散領域(4)が形成され、基板(1)表面は
シリコン酸化膜(5)で被覆きれ、拡散領域(4)上の
シリコン酸化膜(5)には選択エツチングによりコンタ
クト孔(6)が形成されている。
このシリコン酸化膜(5)上にはスパッタ法で約1μm
のアルミニウム層(2)が全面に被着され、コンタクト
孔(6〉を介して拡散領域(4)と接触している。アル
ミニウム層(2)上にはプラズマCVD法によりシリコ
ン窒化膜(S I N)(3)を約1000人の厚さに
被着している。なおアルミニウム層(2)をスパッタす
る際に基板(1)表面にダメージを生じてしまう。
次に第1図口に示す如く、アルミニウム層(2)および
窒化シリコン膜(3)をパターンニングして第1の配線
層(7)を形成している。本工程では図示しないがホト
レジスト膜をマスクとして塩素系反応ガス、例えば四塩
化炭素(CCL)等を用いて窒化シリコン膜り3)およ
びアルミニウム層(2)を選択的にドライエツチングし
てパターンニングし第1の配線層(7)を形成し、ホト
レジスト膜を除去する。従って第1の配線層(7)上の
みを窒化シリコン膜(3)のみで被覆し、第1の配線層
(7)のない基板(1)表面はシリコン酸化膜(5)を
露出している。
更に第1図ハに示す如く、基板(1)をアニールしてい
る。本工程では加熱炉内に基板(1)を配j在し、H2
ガス10%、N2ガス90%の雰囲気中で450℃で3
0分間の加熱処理を行う。この加熱処理でN2ガスが基
板(1)表面まで供給され、スパッタによるダメージを
除去する。また本工程では同時に第1の配線層(7)と
拡散領域(4)のオーミンクコンタクトも形成している
。なお第1の配線EI(7)下ではアルミニウム層(2
)に含有されたH、ガスで同様にダメージを除去できる
。なお本工程ではアルミニウム層(2)の表面を硬い窒
化シリコン膜(3)で被覆しているので、アルミニウム
層(2)表面が固定されてヒロックと呼ばれる突起の形
成を抑えている。
更に第10二に示す如く、層間絶縁膜(8)を全面に付
着した後、第2の配線層(9)を形成している。層間絶
縁膜(8)としてはポリイミド樹脂を用い、所望の第1
の配線層(7)上にコンタクト孔(10〉を形成した後
アルミニウム層を全面に被着してパターンニングし第2
の配線層(9)を形成している。
(ト)発明の効果 本発明によれば、窒化シリコン膜(3)をアルミニウム
層(2)と同時にパターンニングするので、スパッタに
よるダメージ領域を露出してアニール工程を行え、ダメ
ージの除去とヒロックと呼ばれる突起の発生の抑制を同
時に達成できる。
更に本発明に依れば、突起が発生しないので容易に多層
配線構造を実現できる利点を有する。
【図面の簡単な説明】
第1図イ乃至第10二は本発明に依る半導体装置の製造
方法を説明する断面図、第2図イ乃至第2図ホは従来の
多層電極の形成方法を説明する断面図、第3図は従来の
配線層への突起の発生を抑制する方法を説明する断面図
である。 (1〉は半導体基板、(2)はアルミニウムm、(3)
は窒化シリコン膜、(4)は拡散領域、(5)はシリコ
ン酸化膜、(7)は第1の配線層、(8)は層間絶縁膜
、(9)は第2の配線層である。 第1図イ 第1図口 第1図ハ 第10二 第2図 イ @2図口 第2図ハ 第2図二

Claims (1)

    【特許請求の範囲】
  1. 1、基板上にアルミニウム層をスパッタで被着し、更に
    窒化シリコン膜を被着する工程と、前記アルミニウム層
    および窒化シリコン膜をパターンニングして配線層を形
    成する工程と、前記基板をアニールする工程とを具備す
    ることを特徴とする半導体装置の製造方法。
JP596786A 1986-01-14 1986-01-14 半導体装置の製造方法 Pending JPS62163345A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP596786A JPS62163345A (ja) 1986-01-14 1986-01-14 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP596786A JPS62163345A (ja) 1986-01-14 1986-01-14 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS62163345A true JPS62163345A (ja) 1987-07-20

Family

ID=11625640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP596786A Pending JPS62163345A (ja) 1986-01-14 1986-01-14 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS62163345A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01298740A (ja) * 1988-05-27 1989-12-01 Fujitsu Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01298740A (ja) * 1988-05-27 1989-12-01 Fujitsu Ltd 半導体装置

Similar Documents

Publication Publication Date Title
JPS59214240A (ja) 半導体装置の製造方法
JPS62163345A (ja) 半導体装置の製造方法
JPS62163346A (ja) 半導体装置の製造方法
JPH0485829A (ja) 半導体装置及びその製造方法
JPS583252A (ja) 半導体集積回路装置
JP2991388B2 (ja) 半導体装置の製造方法
JPS6313347B2 (ja)
JPH027435A (ja) 金属パンプ電極を有する半導体装置
JPS5833853A (ja) 半導体装置の製造方法
JPS62261153A (ja) 半導体装置の製造方法
JPH021926A (ja) 半導体装置の製造方法
JPS58155767A (ja) Mos型半導体装置の製造方法
JPH04250618A (ja) 半導体装置の製造方法
JPH0337857B2 (ja)
JPS58121648A (ja) 多層配線形成方法
JPH01155641A (ja) 半導体集積回路装置
JPH06295888A (ja) 半導体装置の製造方法
JPH03248533A (ja) 半導体集積回路装置
JPH0531301B2 (ja)
JPS5856337A (ja) 半導体装置の製造方法
JPH04290460A (ja) 半導体装置の製造方法
JPS63111644A (ja) 半導体装置の製造方法
JPS6141137B2 (ja)
JPS59214227A (ja) 薄膜形成方法
JPS6278855A (ja) 半導体装置