JPS6141137B2 - - Google Patents
Info
- Publication number
- JPS6141137B2 JPS6141137B2 JP11170278A JP11170278A JPS6141137B2 JP S6141137 B2 JPS6141137 B2 JP S6141137B2 JP 11170278 A JP11170278 A JP 11170278A JP 11170278 A JP11170278 A JP 11170278A JP S6141137 B2 JPS6141137 B2 JP S6141137B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- resin film
- interlayer
- polymer resin
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000011229 interlayer Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 239000002952 polymeric resin Substances 0.000 claims 4
- 229920003002 synthetic resin Polymers 0.000 claims 4
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 239000011347 resin Substances 0.000 description 11
- 229920005989 resin Polymers 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 229910045601 alloy Inorganic materials 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- 239000011521 glass Substances 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 239000002131 composite material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910002065 alloy metal Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置の多層配線形成方法に関
する。
する。
各種半導体装置における配線層と基板の間に
は、両者の電気的短絡を防止するため、スピンオ
ンガラス膜やCVD（Chemical Vapour
Deposition）などによつて形成されたリンガラス
膜などの絶縁膜が介在されている。
は、両者の電気的短絡を防止するため、スピンオ
ンガラス膜やCVD（Chemical Vapour
Deposition）などによつて形成されたリンガラス
膜などの絶縁膜が介在されている。
上記絶縁膜の上に、リフトオフ法によつて配線
層を形成するには、従来は、たとえばつぎの方法
が用いられた。
層を形成するには、従来は、たとえばつぎの方法
が用いられた。
すなわち、第１図に示すように、スピンオング
ラス膜およびCVDによつて形成されたリンガラ
ス膜５からなる複合膜（この複合膜を層間膜とい
う）上に、たとえばポリイミド系樹脂など耐熱性
高分子樹脂からなる樹脂膜６を形成し、さらにそ
の上にMo（他の金属でもよい）膜７を被着す
る。なお、第１図において３は第１層の配線を示
す。
ラス膜およびCVDによつて形成されたリンガラ
ス膜５からなる複合膜（この複合膜を層間膜とい
う）上に、たとえばポリイミド系樹脂など耐熱性
高分子樹脂からなる樹脂膜６を形成し、さらにそ
の上にMo（他の金属でもよい）膜７を被着す
る。なお、第１図において３は第１層の配線を示
す。
つぎに、所望のパターンを有する硬化ホトレジ
スト膜をマスクにして、上記Mo膜７をホトエツ
チングによつてエツチする。つぎに、残つたMo
膜７をマスクに用いて、樹脂膜６の露出された部
分をエツチして除去し、Mo膜７のオーバーハン
グ部７ａを形成する。
スト膜をマスクにして、上記Mo膜７をホトエツ
チングによつてエツチする。つぎに、残つたMo
膜７をマスクに用いて、樹脂膜６の露出された部
分をエツチして除去し、Mo膜７のオーバーハン
グ部７ａを形成する。
たとえば、Al系合金膜など良導電性金属膜８
ａ，８ｂを全面に被着した後、ドライエツチン
グ、たとえば高周波電磁波によつて励起された酸
素ラジカルにより、上記オーバーハング７ａから
上記樹脂膜６を灰化除去する。この際、樹脂膜６
上に被着されたMo膜７およびAl系合金膜８ａも
同時に除去され、上記層間膜上に被着されたAl
系合金属膜８ｂのみが残つて、配線層が形成され
る。
ａ，８ｂを全面に被着した後、ドライエツチン
グ、たとえば高周波電磁波によつて励起された酸
素ラジカルにより、上記オーバーハング７ａから
上記樹脂膜６を灰化除去する。この際、樹脂膜６
上に被着されたMo膜７およびAl系合金膜８ａも
同時に除去され、上記層間膜上に被着されたAl
系合金属膜８ｂのみが残つて、配線層が形成され
る。
上記従来のリフトオフ法は、微細な配線を精度
よく形成できる、という利点を有してはいるが、
酸素ラジカルによつて樹脂膜を灰化除去する際
に、配線層として残すべきAl系合膜８ｂも高周
波電磁波によつて加熱されるため、近傍の層間膜
が局部的に加熱されて、亀裂が生じ、半導体装置
の特性が著しく低下してしまう。
よく形成できる、という利点を有してはいるが、
酸素ラジカルによつて樹脂膜を灰化除去する際
に、配線層として残すべきAl系合膜８ｂも高周
波電磁波によつて加熱されるため、近傍の層間膜
が局部的に加熱されて、亀裂が生じ、半導体装置
の特性が著しく低下してしまう。
本発明は、従来のリフトオフ法の有する上記問
題を解決するために行われたものであり、層間膜
上に熱良伝導性膜を被着した後、樹脂膜および
Moなどの金属膜などを積層し、以下、上記リフ
トオフを行うものである。
題を解決するために行われたものであり、層間膜
上に熱良伝導性膜を被着した後、樹脂膜および
Moなどの金属膜などを積層し、以下、上記リフ
トオフを行うものである。
第１図を用いて、本発明の一実施例を説明す
る。すなわち、上記層間膜４，５上にポリシリコ
ン膜９をまず被着した後、樹脂膜６、金属膜７を
被着し、以下、上記リフトオフを行う。
る。すなわち、上記層間膜４，５上にポリシリコ
ン膜９をまず被着した後、樹脂膜６、金属膜７を
被着し、以下、上記リフトオフを行う。
このようにすれば、高周波電磁波によつて、樹
脂膜６を灰化して除去する際における、Al系合
金膜８ｂの温度上昇は、ポリシリコン膜９によつ
て全面に拡散されるので、層間膜４，５の局部的
温度上昇は、効果的に防止され、亀裂の発生は著
しく減少する。
脂膜６を灰化して除去する際における、Al系合
金膜８ｂの温度上昇は、ポリシリコン膜９によつ
て全面に拡散されるので、層間膜４，５の局部的
温度上昇は、効果的に防止され、亀裂の発生は著
しく減少する。
第２図は、ポリシリコン膜９の膜厚と層間膜
４，５に発生する亀裂の密度との関係を示す。第
２図から明らかなように、ポリシリコン膜は層間
膜における亀裂密度の減少に極めて有効で、とく
に膜厚がほぼ50nm以上になると、亀裂密度は非
常に少なくなる。
４，５に発生する亀裂の密度との関係を示す。第
２図から明らかなように、ポリシリコン膜は層間
膜における亀裂密度の減少に極めて有効で、とく
に膜厚がほぼ50nm以上になると、亀裂密度は非
常に少なくなる。
良熱導性膜としては、ポリシリコンの他に、た
とえばAlなど各種金属を用いることができ、適
宜選択されるが、実用上、ポリシリコンが最も便
利である。
とえばAlなど各種金属を用いることができ、適
宜選択されるが、実用上、ポリシリコンが最も便
利である。
なお、リフトオフ終了後、露出されたポリシリ
コン膜はAl系合金膜８ｂをマスクとするエツチ
ングによつて除去され、また、Al系合金膜８ｂ
下部のポリシリコン膜は、400℃程度の熱処理に
よつて、Al系合金膜８ｂ中に拡散させて除去す
ればよい。
コン膜はAl系合金膜８ｂをマスクとするエツチ
ングによつて除去され、また、Al系合金膜８ｂ
下部のポリシリコン膜は、400℃程度の熱処理に
よつて、Al系合金膜８ｂ中に拡散させて除去す
ればよい。
以上の説明から明らかなように、本発明によれ
ば、リフトオフの際に生ずる亀裂の発生を、極め
て効果的に防止することが可能であり、半導体装
置の信頼性向上に極めて有効である。
ば、リフトオフの際に生ずる亀裂の発生を、極め
て効果的に防止することが可能であり、半導体装
置の信頼性向上に極めて有効である。
第１図は従来のリフトオフ法および本発明を説
明するための一部断面図、第２図はポリシリコン
膜の膜厚と層間膜に発生する亀裂密度の関係を示
す曲線図である。 ４，５……層間膜、６……樹脂膜、７……金属
膜、８ａ，８ｂ……Al系合金膜、９……熱良伝
導性膜。
明するための一部断面図、第２図はポリシリコン
膜の膜厚と層間膜に発生する亀裂密度の関係を示
す曲線図である。 ４，５……層間膜、６……樹脂膜、７……金属
膜、８ａ，８ｂ……Al系合金膜、９……熱良伝
導性膜。
Claims (1)
- １ 第１の配線を覆う層間膜上に熱良伝導性膜と
高分子樹脂膜を積層して形成する工程と、上記高
分子樹脂膜の所望部分を選択的に除去する工程す
る工程と、良導電性金属膜を上記熱良伝導性膜の
露出された部分および上記高分子樹脂膜上に形成
する工程と、上記高分子樹脂膜を該樹脂膜上に形
成されている上記良導伝性金属膜とともに灰化し
て除去する工程を含む多層配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11170278A JPS5539602A (en) | 1978-09-13 | 1978-09-13 | Method of forming multilayer interconnection |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11170278A JPS5539602A (en) | 1978-09-13 | 1978-09-13 | Method of forming multilayer interconnection |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5539602A JPS5539602A (en) | 1980-03-19 |
| JPS6141137B2 true JPS6141137B2 (ja) | 1986-09-12 |
Family
ID=14567982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11170278A Granted JPS5539602A (en) | 1978-09-13 | 1978-09-13 | Method of forming multilayer interconnection |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5539602A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5821843A (ja) * | 1981-07-31 | 1983-02-08 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1978
- 1978-09-13 JP JP11170278A patent/JPS5539602A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5539602A (en) | 1980-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3353743B2 (ja) | 半導体装置とその製造方法 | |
| JP3149739B2 (ja) | 多層配線形成法 | |
| JPS6141137B2 (ja) | ||
| JPH08274100A (ja) | 配線形成法 | |
| JPH0330992B2 (ja) | ||
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JPH08274099A (ja) | 配線形成法 | |
| JP3147835B2 (ja) | 半導体装置の製造方法 | |
| JPS6027187B2 (ja) | 半導体装置の製造方法 | |
| JPS5946419B2 (ja) | 半導体装置におけるポリイミド膜の形成方法 | |
| JPH0945771A (ja) | 半導体集積回路の製造方法 | |
| KR100487476B1 (ko) | 반도체장치의제조방법및그에따라제조되는반도체장치 | |
| JPH0231448A (ja) | 半導体装置の製造方法 | |
| JPS62179122A (ja) | 絶縁膜形成法 | |
| JP3008996B2 (ja) | 絶縁膜の形成方法 | |
| JPS6119113B2 (ja) | ||
| JPS62163345A (ja) | 半導体装置の製造方法 | |
| JPH0493029A (ja) | 半導体装置の製造方法 | |
| JPS58197827A (ja) | 半導体装置の製造方法 | |
| JPS59114824A (ja) | 半導体装置の平坦化方法 | |
| JPS6227745B2 (ja) | ||
| JPS5852330B2 (ja) | 半導体装置の製造方法 | |
| JPS58122751A (ja) | 半導体装置 | |
| JPH0748494B2 (ja) | 半導体装置の製造方法 | |
| JPS60154623A (ja) | 半導体装置の製造方法 |