JPS6119113B2 - - Google Patents
Info
- Publication number
- JPS6119113B2 JPS6119113B2 JP7170679A JP7170679A JPS6119113B2 JP S6119113 B2 JPS6119113 B2 JP S6119113B2 JP 7170679 A JP7170679 A JP 7170679A JP 7170679 A JP7170679 A JP 7170679A JP S6119113 B2 JPS6119113 B2 JP S6119113B2
- Authority
- JP
- Japan
- Prior art keywords
- resin film
- film
- photosensitive resin
- wiring
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000011347 resin Substances 0.000 claims description 20
- 229920005989 resin Polymers 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 12
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 9
- 230000001678 irradiating effect Effects 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 4
- 230000000087 stabilizing effect Effects 0.000 claims 2
- 230000006641 stabilisation Effects 0.000 claims 1
- 238000011105 stabilization Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 23
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 12
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 239000007789 gas Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 231100000252 nontoxic Toxicity 0.000 description 1
- 230000003000 nontoxic effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法とくに多層配線
の製造方法に関するものである。
の製造方法に関するものである。
半導体装置の多層配線を製造する工程において
は、配線層間に介在する絶縁膜の性質が重要であ
る。層間絶縁膜が満たす条件として (1) 絶縁膜の製造工程が比較的簡単であること。
は、配線層間に介在する絶縁膜の性質が重要であ
る。層間絶縁膜が満たす条件として (1) 絶縁膜の製造工程が比較的簡単であること。
(2) 絶縁膜表面上に被着される金属配線の断線が
ない程度に、膜表面がなめらかであること。
ない程度に、膜表面がなめらかであること。
(3) ピンホール等の欠陥密度が少いこと。
(4) 高温に対して安定であること。
等が必要である。
従来、層間絶縁膜として例えばCVDSiO2膜、
PSG膜、陽極酸化Al2O3膜等が用いられて来た。
ほぼ常圧、温度約400℃〜500℃程度の通常の条件
で配線を被覆するように堆積されるCVDSiO2、
PSGは特に半導体基板表面につくられたAl配線
等の凹凸部によつてピンホールの発生率が増加
し、配線層間の電流リーク不良を起こすという欠
点がある。またCVD膜形成時の高温の下で発生
するAl膜表面の凹凸によつてもピンホール密度
は増加する。さらにCVD膜は金属配線を形成す
べき下地の段差部における断線率の点でも有利で
ない。一層目配線を被覆するようにCVDSiO2膜
等の絶縁膜を被着した際、一層目配線による急俊
な傾斜をもつ段差が絶縁膜にもできる。この様に
段差のある下地CVDSiO2膜上に二層目の配線を
設けると、前記段差部で配線の断線が起こり、集
積回路の歩留りを著しく下げたり、あるいは断線
が起こらなくとも段差部での配線膜厚が小さくな
るため信頼性の点で満足なものとはならない。
PSG膜、陽極酸化Al2O3膜等が用いられて来た。
ほぼ常圧、温度約400℃〜500℃程度の通常の条件
で配線を被覆するように堆積されるCVDSiO2、
PSGは特に半導体基板表面につくられたAl配線
等の凹凸部によつてピンホールの発生率が増加
し、配線層間の電流リーク不良を起こすという欠
点がある。またCVD膜形成時の高温の下で発生
するAl膜表面の凹凸によつてもピンホール密度
は増加する。さらにCVD膜は金属配線を形成す
べき下地の段差部における断線率の点でも有利で
ない。一層目配線を被覆するようにCVDSiO2膜
等の絶縁膜を被着した際、一層目配線による急俊
な傾斜をもつ段差が絶縁膜にもできる。この様に
段差のある下地CVDSiO2膜上に二層目の配線を
設けると、前記段差部で配線の断線が起こり、集
積回路の歩留りを著しく下げたり、あるいは断線
が起こらなくとも段差部での配線膜厚が小さくな
るため信頼性の点で満足なものとはならない。
一方陽極酸化Al2O3を層間絶縁膜として使用す
る方法がある。この方法では、配線用Al膜の一
部をAl2O3に変換できるため、第二層目配線を形
成すべき下地は、第一層目配線による凹凸なくほ
ぼ平坦にすることが可能であるが、Al膜をピン
ホール等の欠陥が少い良質なAl2O3膜にするのが
難しく、やはり配線層間リークの不良発生の恐れ
があり、またその形成工程数が多くなるという欠
点が存在する。
る方法がある。この方法では、配線用Al膜の一
部をAl2O3に変換できるため、第二層目配線を形
成すべき下地は、第一層目配線による凹凸なくほ
ぼ平坦にすることが可能であるが、Al膜をピン
ホール等の欠陥が少い良質なAl2O3膜にするのが
難しく、やはり配線層間リークの不良発生の恐れ
があり、またその形成工程数が多くなるという欠
点が存在する。
CVD膜、Al2O3膜は配線間又は配線一半導体基
板容量を減らすため、それらの膜厚を大きくする
と、膜自体の応力の大きさのため膜形成後の工程
における熱ストレスによるクラツクも発生し易
い。
板容量を減らすため、それらの膜厚を大きくする
と、膜自体の応力の大きさのため膜形成後の工程
における熱ストレスによるクラツクも発生し易
い。
以上の様なCVDSiO2、PSG、Al2O3等に存在す
る欠点を除こうとすれば有機樹脂膜を層間絶縁膜
として採用すればよいが、最初に述べた多層配線
用絶縁膜の条件を満足するためには新材料を開発
する必要があつた。
る欠点を除こうとすれば有機樹脂膜を層間絶縁膜
として採用すればよいが、最初に述べた多層配線
用絶縁膜の条件を満足するためには新材料を開発
する必要があつた。
そこで本発明における多層配線の製造方法では
層間絶縁材料として通常の半導体装置の製造工程
に使用されているフオトレジストを用いることに
よつて、従来のCVDSiO2，PSG，Al2O3等に見ら
れた欠点を除去すると共に、比較的容易な方法で
多層配線を形成する方法を提供するものである。
層間絶縁材料として通常の半導体装置の製造工程
に使用されているフオトレジストを用いることに
よつて、従来のCVDSiO2，PSG，Al2O3等に見ら
れた欠点を除去すると共に、比較的容易な方法で
多層配線を形成する方法を提供するものである。
以下図面と共に本発明による製造方法を説明す
ることにする。
ることにする。
第１図は本発明の一実施例を示す半導体装置の
断面図である。工程ａは、一導電型を有する半導
体基板１に、１と反対導電型を有する拡散層２を
設け、基板１上に形成したSiO2膜３の拡散層２
と接する一部分にコンタクト窓４を開口した後、
第一層目のAl配線５を、通常のフオトエツチン
グ工程で約１μｍの厚さに形成したものである。
次にSiO2膜３及びAl配線膜５を覆つて全面に配
線層間絶縁膜となるフオトレジスト膜６（ネガ型
又はポジ型）をその膜厚がAl配線５の膜厚より
も十分厚くなる様、回転塗布し、90℃約10分程度
の空気中熱処理後、膜６自体を露光・現象し、配
線層間接続窓７を開口する（工程ｂ）。
断面図である。工程ａは、一導電型を有する半導
体基板１に、１と反対導電型を有する拡散層２を
設け、基板１上に形成したSiO2膜３の拡散層２
と接する一部分にコンタクト窓４を開口した後、
第一層目のAl配線５を、通常のフオトエツチン
グ工程で約１μｍの厚さに形成したものである。
次にSiO2膜３及びAl配線膜５を覆つて全面に配
線層間絶縁膜となるフオトレジスト膜６（ネガ型
又はポジ型）をその膜厚がAl配線５の膜厚より
も十分厚くなる様、回転塗布し、90℃約10分程度
の空気中熱処理後、膜６自体を露光・現象し、配
線層間接続窓７を開口する（工程ｂ）。
この状態で、CF4等の様な開口部７において露
出したAl膜５をあまり腐食しないフロンガスＸ
のプラズマを膜６に照射し、膜表面を硬化，変質
させる。（工程ｃ） 上記のプラズマ照射によりレジスト膜６は温度
約600℃、時間10分〜30分の範囲でも耐え得る熱
的安定性（分解しない、レジストパターンがほと
んど変形しない）を持つ様になつていた。膜６の
熱的安定性はプラズマ照射時間に依存し、時間と
共により高温に耐え得る膜となつた。膜６にガラ
スプラズマを照射後、耐熱温度以下の所定の温度
でN2又は空気中で一定時間熱処理を加えるので
あるが、この様にするとレジスト膜６とSiO2膜
３との密着性が良好になり、後の工程において膜
６のはがれなくなると同時に、レジスト膜６自体
が若干流動し、開口部７の段差部の傾斜が減少し
なめらかになる（工程ｄ）。最後にこのレジスト
膜６上に第２層目の配線用Al膜８を被着し、配
線パターンを形成してｅのごとく多層配線工程を
終了する。２層以上の多層配線を形成する時は以
上ａ〜ｅ工程をくり返せばよい。
出したAl膜５をあまり腐食しないフロンガスＸ
のプラズマを膜６に照射し、膜表面を硬化，変質
させる。（工程ｃ） 上記のプラズマ照射によりレジスト膜６は温度
約600℃、時間10分〜30分の範囲でも耐え得る熱
的安定性（分解しない、レジストパターンがほと
んど変形しない）を持つ様になつていた。膜６の
熱的安定性はプラズマ照射時間に依存し、時間と
共により高温に耐え得る膜となつた。膜６にガラ
スプラズマを照射後、耐熱温度以下の所定の温度
でN2又は空気中で一定時間熱処理を加えるので
あるが、この様にするとレジスト膜６とSiO2膜
３との密着性が良好になり、後の工程において膜
６のはがれなくなると同時に、レジスト膜６自体
が若干流動し、開口部７の段差部の傾斜が減少し
なめらかになる（工程ｄ）。最後にこのレジスト
膜６上に第２層目の配線用Al膜８を被着し、配
線パターンを形成してｅのごとく多層配線工程を
終了する。２層以上の多層配線を形成する時は以
上ａ〜ｅ工程をくり返せばよい。
なお、工程ｂにおいてレジスト６の膜厚はAl
膜５の膜厚より厚くなければならない。Al膜厚
が１μｍの場合、レジスト膜厚をSiO2３上で1.7
μｍ〜２μｍにすれば、Al５上のレジスト膜厚
は約１μｍとなる。レジスト６がポジ型の場合は
解像度が大きいので、十分接続窓７を開口できる
が、ネガ型の場合は低解像度のため７を完全に開
口できない。その場合、例えば、第２図の様にす
ればよい。第１層目配線５を形成後、ネガ型レジ
スト膜１０をSiO2１１上において約4000〜6000
Å，ポジ型レジスト膜１１を約1.7μｍに順次塗
布して（第２図ａ）、その後、ポジ型レジスト膜
１１を露光・現像して接続窓１２を開口し、ポジ
型レジスト膜１１をマスクとしてネガ型レジスト
膜１０をO2プラズマエツチにて開口すればよい
（第２図ｂ）。この様に層間絶縁膜はポジネガ両タ
イプを用い２層以上の多層レジスト膜とすること
もできる。
膜５の膜厚より厚くなければならない。Al膜厚
が１μｍの場合、レジスト膜厚をSiO2３上で1.7
μｍ〜２μｍにすれば、Al５上のレジスト膜厚
は約１μｍとなる。レジスト６がポジ型の場合は
解像度が大きいので、十分接続窓７を開口できる
が、ネガ型の場合は低解像度のため７を完全に開
口できない。その場合、例えば、第２図の様にす
ればよい。第１層目配線５を形成後、ネガ型レジ
スト膜１０をSiO2１１上において約4000〜6000
Å，ポジ型レジスト膜１１を約1.7μｍに順次塗
布して（第２図ａ）、その後、ポジ型レジスト膜
１１を露光・現像して接続窓１２を開口し、ポジ
型レジスト膜１１をマスクとしてネガ型レジスト
膜１０をO2プラズマエツチにて開口すればよい
（第２図ｂ）。この様に層間絶縁膜はポジネガ両タ
イプを用い２層以上の多層レジスト膜とすること
もできる。
さらに、レジストを層間絶縁膜として用いた場
合、レジスト内に存在する可動イオンの基板に対
する汚染が問題になる場合には、第１図工程ａ終
了後、可動イオン汚染防止効果のあるプラズマ
CVD法によるSi3N4膜を全面に被着して後、レジ
スト膜６を塗布する。そして工程ｂにおいてレジ
スト膜６に接続窓７を開口後、膜６をマスクとし
てSi3N4膜を選択除去し、Si3N4膜にも窓７を開口
し、その後Ｃ以降の工程を用いればよい。また、
半導体装置外部からの汚染が問題となる場合には
例えば第１図工程ｄにおいて、プラズマ照射後耐
熱性をもつたレジスト膜６に、プラズマ
CVDSi3N4膜を約200〜400℃で被着し、先ずSi3N4
膜に接続窓７を開口後、Si3N4膜をマスクとして
膜６をO2プラズマにて選択除去し、窓７を開口
すればよい。上記本実施例においてレジストにフ
ロンガスプラズマ照射して耐熱性（耐熱温度）を
約600℃まで上げたのは次の理由によるものであ
る。すなわち層間絶縁膜としてのフオトレジスト
膜は、(1)Al配線間（例えば第１図配線５，８
間）及びAl配線と拡散層間（例えば第１図５，
２間）のオーミツクコンタクトを得るために必要
な450℃前後のシンター処理や、(2)約200℃〜400
℃の前記プラズマCVD被着工程等に耐えねばな
らず、従つてレジストの耐熱温度はこれらより高
くなければならないからである。なおフロンの他
照射にアルゴン，N2等の不活性ガスプラズマを
使用してもフオトレジストの熱的安定性は向上す
ることが確認できたが、耐熱最高温度は約300℃
程度でしかなかつた。従つてフロンガスプラズマ
照射はフオトレジスト膜の耐熱性向上に優れた効
果を持つている。フロンガスプラズマ照射したフ
オトレジスト膜をオージエ電子分光法で分析した
結果、表面に厚さ約500Åにわたつてフロンガス
プラズマ成分であるフツ素を多量に含む硬化変質
層が生じており、この膜が、膜６の耐熱性向上に
寄与していることが確認された。フロンガスは無
毒，不燃で安定な扱い易いガスでもあり、プラズ
マ照射のためには効果的である。またプラズマ照
射後、熱処理を加えているが（第１図工程ｄ）、
この熱処理温度は密着性向上と流動が生じるよう
な耐熱温度以下の任意の温度であればよいのであ
る。
合、レジスト内に存在する可動イオンの基板に対
する汚染が問題になる場合には、第１図工程ａ終
了後、可動イオン汚染防止効果のあるプラズマ
CVD法によるSi3N4膜を全面に被着して後、レジ
スト膜６を塗布する。そして工程ｂにおいてレジ
スト膜６に接続窓７を開口後、膜６をマスクとし
てSi3N4膜を選択除去し、Si3N4膜にも窓７を開口
し、その後Ｃ以降の工程を用いればよい。また、
半導体装置外部からの汚染が問題となる場合には
例えば第１図工程ｄにおいて、プラズマ照射後耐
熱性をもつたレジスト膜６に、プラズマ
CVDSi3N4膜を約200〜400℃で被着し、先ずSi3N4
膜に接続窓７を開口後、Si3N4膜をマスクとして
膜６をO2プラズマにて選択除去し、窓７を開口
すればよい。上記本実施例においてレジストにフ
ロンガスプラズマ照射して耐熱性（耐熱温度）を
約600℃まで上げたのは次の理由によるものであ
る。すなわち層間絶縁膜としてのフオトレジスト
膜は、(1)Al配線間（例えば第１図配線５，８
間）及びAl配線と拡散層間（例えば第１図５，
２間）のオーミツクコンタクトを得るために必要
な450℃前後のシンター処理や、(2)約200℃〜400
℃の前記プラズマCVD被着工程等に耐えねばな
らず、従つてレジストの耐熱温度はこれらより高
くなければならないからである。なおフロンの他
照射にアルゴン，N2等の不活性ガスプラズマを
使用してもフオトレジストの熱的安定性は向上す
ることが確認できたが、耐熱最高温度は約300℃
程度でしかなかつた。従つてフロンガスプラズマ
照射はフオトレジスト膜の耐熱性向上に優れた効
果を持つている。フロンガスプラズマ照射したフ
オトレジスト膜をオージエ電子分光法で分析した
結果、表面に厚さ約500Åにわたつてフロンガス
プラズマ成分であるフツ素を多量に含む硬化変質
層が生じており、この膜が、膜６の耐熱性向上に
寄与していることが確認された。フロンガスは無
毒，不燃で安定な扱い易いガスでもあり、プラズ
マ照射のためには効果的である。またプラズマ照
射後、熱処理を加えているが（第１図工程ｄ）、
この熱処理温度は密着性向上と流動が生じるよう
な耐熱温度以下の任意の温度であればよいのであ
る。
以上のように本発明の半導体装置の製造方法に
よれば次のような効果を得ることができる。すな
わち本発明による方法では、第１に、たとえば第
１図ｂの工程にみられる様に、フオトレジストを
層間絶縁膜として用いているため、レジストを塗
布する際の流動性によつて表面の凹凸が著しく緩
和されており、また工程ｄにおける熱処理によつ
て開口部７の段差もなめらかになり、従つて第２
層目配線８のすべての段差部で従来問題であつた
断線を防止することができる。第２に凹凸に起因
する絶縁膜のピンホール等、欠陥も少くすること
ができる。第３にレジストの応力が小さいため絶
縁膜厚を厚くしてもクラツクが発生しない等、多
層配線形成上、CVDSiO2、PSG、Al2O3等が持た
ない有利な性質を簡単に得ることができる。本発
明の層間絶縁膜用フオトレジストはプラズマ照射
されており、耐熱性が向上しているため、シンタ
ー等の後処理工程や、レジスト上へのプラズマ
Si3N4膜形成等に対しても従来の絶縁膜と同様に
使用可能である。以上述べた様に本発明は多層配
線形成にその効果を発揮するものである。
よれば次のような効果を得ることができる。すな
わち本発明による方法では、第１に、たとえば第
１図ｂの工程にみられる様に、フオトレジストを
層間絶縁膜として用いているため、レジストを塗
布する際の流動性によつて表面の凹凸が著しく緩
和されており、また工程ｄにおける熱処理によつ
て開口部７の段差もなめらかになり、従つて第２
層目配線８のすべての段差部で従来問題であつた
断線を防止することができる。第２に凹凸に起因
する絶縁膜のピンホール等、欠陥も少くすること
ができる。第３にレジストの応力が小さいため絶
縁膜厚を厚くしてもクラツクが発生しない等、多
層配線形成上、CVDSiO2、PSG、Al2O3等が持た
ない有利な性質を簡単に得ることができる。本発
明の層間絶縁膜用フオトレジストはプラズマ照射
されており、耐熱性が向上しているため、シンタ
ー等の後処理工程や、レジスト上へのプラズマ
Si3N4膜形成等に対しても従来の絶縁膜と同様に
使用可能である。以上述べた様に本発明は多層配
線形成にその効果を発揮するものである。
第１図ａ〜ｅは本発明による多層配線形成方法
の一実施例を示す工程断面図、第２図ａ，ｂは本
発明の他の実施例にかかる工程断面図である。 １……一導電型を有する半導体基板、２……１
と反対導電型を有する拡散層、３……SiO2膜、
４……SiO2膜３に開口されたコンタクト窓、５
……第１層目Al配線、６……フオトレジスト
膜、７，１２……配線層間接続窓、８……第２層
目Al配線、１０……ネガ型フオトレジスト膜、
１１……ポジ型フオトレジスト膜。
の一実施例を示す工程断面図、第２図ａ，ｂは本
発明の他の実施例にかかる工程断面図である。 １……一導電型を有する半導体基板、２……１
と反対導電型を有する拡散層、３……SiO2膜、
４……SiO2膜３に開口されたコンタクト窓、５
……第１層目Al配線、６……フオトレジスト
膜、７，１２……配線層間接続窓、８……第２層
目Al配線、１０……ネガ型フオトレジスト膜、
１１……ポジ型フオトレジスト膜。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板の一主面およびこの主面上に形成
された第１層目の配線を被覆するように感光性樹
脂膜を形成する工程と、前記感光性樹脂膜をフロ
ンガスプラズマ照射して安定する工程と、フロン
ガスプラズマ照射後、感光性樹脂膜を熱処理して
前記樹脂膜の密着性を強固にするとともに前記樹
脂膜を若干流動させて開口部の段差部の傾斜を減
少させる工程と、前記熱処理された感光性樹脂膜
上に第２層目の配線を形成する工程とを備えたこ
とを特徴とする半導体装置の製造方法。 ２ 感光性樹脂膜がネガ型，ポジ型を積層したも
のよりなることを特徴とする特許請求の範囲第１
項に記載の半導体装置の製造方法。 ３ 半導体基板の一主面およびこの主面上に形成
された第１層目の配線を被覆するように窒化シリ
コン膜を形成する工程と、前記窒化シリコン膜上
に感光性樹脂膜を形成する工程と、前記感光性樹
脂膜をフロンガスプラズマ照射して安定化する工
程と、フロンガスプラズマ照射後、感光性樹脂膜
を熱処理して前記樹脂膜の密着性を強固にすると
ともに前記樹脂膜を若干流動させて開口部の段差
部の傾斜を減少させる工程と、前記熱処理された
感光性樹脂膜上に第２層目の配線を形成する工程
とを備えたことを特徴とする半導体装置の製造方
法。 ４ 半導体基板の一主面およびこの主面上に形成
された第１層目の配線を被覆するように感光性樹
脂膜を形成する工程と、前記感光性樹脂膜をフロ
ンガスプラズマ照射して安定化する工程と、フロ
ンガスプラズマ照射した前記感光性樹脂膜を熱処
理して前記樹脂膜の密着性を強固にするとともに
前記樹脂膜を若干流動させて開口部の段差部の傾
斜を減少させる工程と、フロンガスプラズマ照射
した前記感光性樹脂膜上に窒化シリコン膜を形成
する工程と、前記窒化シリコン膜上に第２層目の
配線を形成する工程とを備えたことを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7170679A JPS55163862A (en) | 1979-06-07 | 1979-06-07 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7170679A JPS55163862A (en) | 1979-06-07 | 1979-06-07 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55163862A JPS55163862A (en) | 1980-12-20 |
| JPS6119113B2 true JPS6119113B2 (ja) | 1986-05-15 |
Family
ID=13468244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7170679A Granted JPS55163862A (en) | 1979-06-07 | 1979-06-07 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55163862A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6383714U (ja) * | 1986-11-20 | 1988-06-01 |
-
1979
- 1979-06-07 JP JP7170679A patent/JPS55163862A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6383714U (ja) * | 1986-11-20 | 1988-06-01 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55163862A (en) | 1980-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62185325A (ja) | リフト・オフ法 | |
| JP2518435B2 (ja) | 多層配線形成法 | |
| US5393709A (en) | Method of making stress released VLSI structure by the formation of porous intermetal layer | |
| JP3061558B2 (ja) | 半導体装置の絶縁層の形成方法 | |
| JPS6119113B2 (ja) | ||
| JPH038581B2 (ja) | ||
| JPH04127454A (ja) | 半導体装置 | |
| JPH0629400A (ja) | 半導体装置及びその製造方法 | |
| JPH0653134A (ja) | 半導体装置の製造方法 | |
| JPS627699B2 (ja) | ||
| JPH0226053A (ja) | 半導体装置の製造方法 | |
| JPH0435047A (ja) | 半導体装置の多層配線形成方法 | |
| JPH10214892A (ja) | 半導体装置の製造方法 | |
| JP2003045970A (ja) | 半導体装置及びその製造方法 | |
| JPS6322067B2 (ja) | ||
| KR0137813B1 (ko) | 모스 트랜지스터(mosfet)의 금속 배선 형성 방법 | |
| JP2998719B2 (ja) | 半導体装置 | |
| JPS6227745B2 (ja) | ||
| JP3473302B2 (ja) | 塗布型絶縁膜の形成方法及び半導体装置の製造方法並びに半導体装置 | |
| JP3641488B2 (ja) | 多層配線構造の形成方法 | |
| JPH07321202A (ja) | 多層配線の形成方法 | |
| JPS6141137B2 (ja) | ||
| JPH06275622A (ja) | 配線構造体の製造方法 | |
| JPH0337857B2 (ja) | ||
| JPS5946419B2 (ja) | 半導体装置におけるポリイミド膜の形成方法 |