JPS62163346A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS62163346A
JPS62163346A JP596886A JP596886A JPS62163346A JP S62163346 A JPS62163346 A JP S62163346A JP 596886 A JP596886 A JP 596886A JP 596886 A JP596886 A JP 596886A JP S62163346 A JPS62163346 A JP S62163346A
Authority
JP
Japan
Prior art keywords
aluminum layer
substrate
silicon nitride
nitride film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP596886A
Other languages
English (en)
Inventor
Shigefumi Kono
河野 重文
Kaoru Sugiyama
杉山 薫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP596886A priority Critical patent/JPS62163346A/ja
Publication of JPS62163346A publication Critical patent/JPS62163346A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は半導体装置の製造方法に関し、特に半導体装置
表面に形成する導電配線層の形成方法の改良に関する。
(ロ)従来の技術 半導体集積回路は多数の能動票子や受動素子が半導体基
板に設けられ、これらは導電配線層で接続きれる。この
導電配線層としてはアルミニウム層が良く用いられてお
り、このアルミニウム層は層間絶縁膜を介在させて高集
積化のため多層構造に形成きれている。
斯る多層構造のアルミニウム配線層は第2図イ乃至第2
図ホに示す如く形成きれている。先ず第2図イに示す如
く、半導体基板(11)表面を被覆するシリコン酸化膜
(12)に所定のコンタクト孔(13)を形成した後、
スパッタ法により全面にアルミニウム層(14)を被着
させる。次に第2図口に示す如く、選択エツチングを行
い所望のパターンを有する第1アルミニウム配線層(1
5)を形成する。更に第2図ハに示す如く、オーミック
コンタクトを形成するためおよび基板(11)表面のス
パッタによるダメージを除去するために約450℃で3
0分間のアニール処理を行う。この工程で第1アルミニ
ウム配線層(15)表面にはアルミニウムとシリコン酸
化膜(12)の熱膨張係数の違いに起因してヒロックと
呼ばれる0、5〜2μmの高さの半球状の突起(16)
を生ずる現象がある。更に第20二に示す如く、第1ア
ルミニウム配線JG(15)をポリイミド樹脂等より成
る層間絶縁膜(17)で被覆すると、突起(16)部分
で層間絶縁膜(17)が薄くなりクラックを発生するお
それがある。そして第2図ホに示す如く、居間絶縁膜(
17)上に第2アルミニウム配線層(18)を被着する
と、突起〈16)の部分で第1アルミニウム配線Wj(
15)と第2アルミニウム配線層(18)間でショート
するおそれがある。
断る不所望なヒロックと呼ばれる突起(16)を除去す
るために第3図に示す如く、第1アルミニウム配線Ji
(15)を含む基板(11)全面をシリコン窒化膜(1
9)で被覆して第1アルミニウム配線F7(15)に突
起(16)が発生することを抑制していた。
(ハ)発明が解決しようとする問題点 しかしながら斯る方法ではシリコン窒化膜(19)で基
板(11)全面を被覆するためにアルミニウムのスパッ
タによる基板(11)表面のダメージを除去できない欠
点があった。これはアニール工程で水素(N2)をシリ
コン窒化膜(19)で基板(11)表面に供給するのを
妨害するためである。
(ニ)問題点を解決するための手段 本発明は断点に鑑みてなきれ、アルミニウム層(2)上
に窒化シリコン膜(3)を被着する工程と、基板り1〉
をアニールする工程と、アルミニウム層(2)および窒
化シリコン膜(3)をパターンニングして配線層(7)
を形成する]工程とにより、従来の欠点を犬「1〕に改
善した半導体装置の製造方法を提供するものである。
(ホ)作用 本発明に依れば、アルミニウム層(2)上のみを窒化シ
リコン膜(3)で被覆して基板(1)のアニールを行う
ので、基板(1)表面のスパッタによるダメージを除去
でき且つ加熱処理で発生するヒロックと呼ばれる突起も
窒化シリコン膜(3)の介在で除去できる。
くべ)実施例 本発明に依る一実施例を第1図イ乃至第10二を参照し
て詳述する。
本発明では第1図イに示す如く、半導体基板(1)上に
アルミニウム層(2)をスパッタ法で被着し、更に窒化
シリコン膜(3)を被着している。半導体基板(1)に
は所望の拡散領域(4)が形成され、基板(1)表面は
シリコン酸化膜(5)で被覆され、拡散領域(4)上の
シリコン酸化膜(5)には選択エツチングによりコンタ
クト孔(6)が形成されている。
このシリコン酸化膜(5)上にはスパッタ法で約1μm
のアルミニウム層(2)が全面に被着され、コンタクト
孔(6)を介して拡散領域(4)と接触している。アル
ミニウム層(2)上にはプラズマCVD法によりシリコ
ン窒化膜(S I N)(3)を約1000人の厚きに
被着している。なおアルミニウム層(2)をスパッタす
る際に基板(1)表面にダメージを生じてしまう。
次に第1図口に示す如く、基板(1)をアニールしでい
る。本工程では加熱炉内に基板(1)を配置し、N2ガ
ス雰囲気中で450°Cで30分間の加熱処理を行う。
この加熱処理中にアルミニウム層(2)に含まれたH、
ガスが基板(1〉表面のダメージ領域まで拡散し、水素
アニールを行ってスパッタによるダメージを除去する。
また本工程では同時にアルミニウム層(2)と拡散領域
(4)のオーミンクコンタクトも形成している。なお本
工程ではアルミニウム1(2)の全表面を硬い窒化シリ
コン膜(3)で被覆しているので、アルミニウム層(2
)表面が固定きれてヒロックと呼ばれる突起の形成を抑
えている。
更に第1図ハに示す如く、アルミニウム層(2)および
窒化シリコン膜(3〉をパターンニングして第1の配線
層(7)を形成している。本工程では図示しないがホト
レジスト膜をマスクとして塩素系反応ガス、例えば四塩
化次素(CCL)等を用いて窒化シリコン膜(3〉およ
びアルミニウム層(2)を選択的にドライエツチングし
てバクーンニングし第1の配線層(7)を形成し、ホト
レジスト膜を除去する。
更に第10二に示す如く、層間絶縁膜(8)を全面に付
若した後、第2の配線WI(9)を形成している。層間
絶縁膜(8)としてはポリイミド樹脂を用い、所望の第
1の配線層(7)上にコンタクト孔(10)を形成した
後アルミニウム層を全面に被着してパターンニングし第
2の配線層<9)を形成している。
(ト)発明の効果 本発明に依ればアルミニウム層(2)を窒化シリコン膜
(3〉で完全に被覆した状態で基板(1)のアニールを
行うので、ヒロックと呼ばれる突起の発生を完全に防止
できる利点を有する。
また本発明に依れば、隣接する第1の配線層(7)の間
隔を狭めても突起の発生が皆無であり、隣接する第1の
配線層(7)の短絡を防止でき、隣接する第1の配線層
(7)の間隔を狭めて配線できる利点を有する。
更に本発明に依れば、突起が発生しないので容易に多層
配線構造を実現できる利点を有する。
【図面の簡単な説明】
第1図イ乃至第10二は本発明に依る半導体装置の製造
方法を説明する断面図、第2図イ乃至第2図ポは従来の
多層電極の形成方法を説明する断面図、第3図は従来の
配線層への突起の発生を抑制する方法を説明する断面図
である。 <1)は半導体基板、(2)はアルミニウム層、(3)
は窒化シリコン膜、(4)は拡散領域、(5)はシリコ
ン酸化膜、(7)は第1の配線層、(8)は層間絶縁膜
、<9)は第2の配線層である。 出願人 三洋電機株式会社 外1名 代理人 弁理士  佐 野 静 夫 第1図イ 築1図ハ 第10二 第2図イ 第2図口 第2図ハ 第2nニ 第2図本 第3図

Claims (1)

  1. 【特許請求の範囲】 1、基板上にアルミニウム層をスパッタ法で被着し、更
    に窒化シリコン膜を被着する工程と、前記基板をアニー
    ルする工程と、 前記アルミニウム層および窒化シリコン膜をパターンニ
    ングして配線層を形成する工程とを具備することを特徴
    とする半導体装置の製造方法。
JP596886A 1986-01-14 1986-01-14 半導体装置の製造方法 Pending JPS62163346A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP596886A JPS62163346A (ja) 1986-01-14 1986-01-14 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP596886A JPS62163346A (ja) 1986-01-14 1986-01-14 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS62163346A true JPS62163346A (ja) 1987-07-20

Family

ID=11625668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP596886A Pending JPS62163346A (ja) 1986-01-14 1986-01-14 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS62163346A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243226A (ja) * 1992-03-03 1993-09-21 Nec Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243226A (ja) * 1992-03-03 1993-09-21 Nec Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP4656803B2 (ja) エアギャップの銅のインタコネクト
JPS62163346A (ja) 半導体装置の製造方法
JPS62163345A (ja) 半導体装置の製造方法
JPS63157443A (ja) 半導体装置の製造方法
JPS62137853A (ja) 多層配線の形成方法
JPS583252A (ja) 半導体集積回路装置
JP3189399B2 (ja) 半導体装置の製造方法
JPS6347952A (ja) 半導体装置
JPH021926A (ja) 半導体装置の製造方法
JPS58155767A (ja) Mos型半導体装置の製造方法
JPH0337857B2 (ja)
JPH02156537A (ja) 半導体装置の製造方法
JPS63275142A (ja) 半導体装置の製造方法
JP2820263B2 (ja) 半導体素子の製造方法
JP2797367B2 (ja) 半導体集積回路装置の製造方法
JPH031539A (ja) 半導体装置の製造方法
JPH06244187A (ja) 半導体装置の製造方法
JPH0797583B2 (ja) 層間絶縁膜の形成方法
JPH0311732A (ja) 半導体装置の配線形成方法
JPH0464235A (ja) 半導体装置及びその製造方法
JPH06236931A (ja) 配線構造及びその製造方法
JPS61259540A (ja) 多層配線の製造方法
JPH08191102A (ja) 半導体装置およびその製造方法
JPH02280356A (ja) 半導体装置
JPS6130054A (ja) 半導体装置の製造方法