JPS583252A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS583252A JPS583252A JP10178081A JP10178081A JPS583252A JP S583252 A JPS583252 A JP S583252A JP 10178081 A JP10178081 A JP 10178081A JP 10178081 A JP10178081 A JP 10178081A JP S583252 A JPS583252 A JP S583252A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- wire
- circuit device
- semiconductor integrated
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本売珊は、多層電極構造を有する半導体集積回路装置に
係わる。
係わる。
本発明の目的は、集積回路装置の密度を上げるとともに
、信頼性の高い構造を提供することにある。
、信頼性の高い構造を提供することにある。
近年、半導体集積回路装置の集積度は、増加の一途をた
どっており、Ｍｏ２．バイポーラ、８工Ｔなど、半導体
のタイプを問わず、より一層の集積度向上が期待されて
いる。中でも、ＭＯＢｆｌｉについて、その傾向は著し
く、メモリー公費で、勢に超ＬｆＪＸ化の方向を目指し
ているのが現状である。
どっており、Ｍｏ２．バイポーラ、８工Ｔなど、半導体
のタイプを問わず、より一層の集積度向上が期待されて
いる。中でも、ＭＯＢｆｌｉについて、その傾向は著し
く、メモリー公費で、勢に超ＬｆＪＸ化の方向を目指し
ているのが現状である。
このような、高集積化に対する、一つの考え方として、
配線電極を何層にも重ねる、いわゆる多層配線構造が提
案され、実用化されつつある。又、集積回路に占める、
配線部分の面積は、かなり大きく、いかに配線部分を多
層化し、信頼性の高い集積回路を作り上げるかが、命後
の課題ともなっている。
配線電極を何層にも重ねる、いわゆる多層配線構造が提
案され、実用化されつつある。又、集積回路に占める、
配線部分の面積は、かなり大きく、いかに配線部分を多
層化し、信頼性の高い集積回路を作り上げるかが、命後
の課題ともなっている。
しかしながら、多層配線構造の欠点は、第１図に示した
ように、例えば、あらかじめ、半導体が作り込まれたシ
リコン基板１上に第一絶縁膜２を介して、多結晶シリコ
ン膜による第一配線電極５の上に、第二絶縁膜４を介し
て、第二配線電極５が、クロスオーバーする構造となる
が、この時、第−図中のＡ部のような断線が生じてしま
う。又、パターンが細くなるに従がい、ホトリソグラフ
ィー技術により、第二配線電極をバターニングする場合
、加工が困難となり段差部で、断線する確率も高くなっ
てくる。
ように、例えば、あらかじめ、半導体が作り込まれたシ
リコン基板１上に第一絶縁膜２を介して、多結晶シリコ
ン膜による第一配線電極５の上に、第二絶縁膜４を介し
て、第二配線電極５が、クロスオーバーする構造となる
が、この時、第−図中のＡ部のような断線が生じてしま
う。又、パターンが細くなるに従がい、ホトリソグラフ
ィー技術により、第二配線電極をバターニングする場合
、加工が困難となり段差部で、断線する確率も高くなっ
てくる。
このため、最近、第二層絶縁膜に、Ｐ２Ｏ（７オス本シ
リケートガラス）を使用し、高温処理する、いわゆるり
７ｐ−技術が適用され、段差部をゆるくすることにより
、多層化を可能にしている。
リケートガラス）を使用し、高温処理する、いわゆるり
７ｐ−技術が適用され、段差部をゆるくすることにより
、多層化を可能にしている。
しかし、この方法でも完全ではなく、又、高温にするた
め、拡散層が深くなり、微細化に問題を生ずるという欠
点ももりている。
め、拡散層が深くなり、微細化に問題を生ずるという欠
点ももりている。
本発明は上記の欠点を解決したものであり、下層配線電
極を薄くすることにより、断線のし難い、１つ、第二層
以上の配線電極の微細加工が容易な信頼性の高い多層配
線構造を有する半導体集積回路装置を提供せんとするも
のである。
極を薄くすることにより、断線のし難い、１つ、第二層
以上の配線電極の微細加工が容易な信頼性の高い多層配
線構造を有する半導体集積回路装置を提供せんとするも
のである。
ＷＷｊにより詳細に説明すれば、第２ＷＩにおいて、半
導体装置がＩＩＷｋＩ１作り込まれたシリコン基板６上
に第一絶縁層７が彫虞され、その上に、第一配線電極８
を形成する。電極材料８は、多結晶シリコンであり、形
成は減圧下で、６００℃の温度で、８１Ｍ、の熱分解に
よった。その後、７オ）リソグラフィー技術により所迦
のパターンに加工した。
導体装置がＩＩＷｋＩ１作り込まれたシリコン基板６上
に第一絶縁層７が彫虞され、その上に、第一配線電極８
を形成する。電極材料８は、多結晶シリコンであり、形
成は減圧下で、６００℃の温度で、８１Ｍ、の熱分解に
よった。その後、７オ）リソグラフィー技術により所迦
のパターンに加工した。
この時の膜厚は、２０００１とし、その上に第二絶縁膜
９を５０００Ｘの厚みで低温０ＶＤ８１０゜膜として形
成した０次に、１０００℃で１０分のアニールを行ない
、さらにその上に第二配線電極１０を第一配線電極８と
同物質、同一条件で、５ｏｏｏＸの膜厚に形成し、所窒
のパターンに加工した。
９を５０００Ｘの厚みで低温０ＶＤ８１０゜膜として形
成した０次に、１０００℃で１０分のアニールを行ない
、さらにその上に第二配線電極１０を第一配線電極８と
同物質、同一条件で、５ｏｏｏＸの膜厚に形成し、所窒
のパターンに加工した。
上記の方法により、製造した多層配線構造は、図からも
明らかなように、段差部での第二配線電極は、断線する
ことなく、膜のカバレージは極めて良好な状態となった
。又、７オシリソグラフイーにおけるパターニング精度
も、第一配線電極のそれと同等の精度が得られ、１〜Ｓ
声程度の微細パターンにおいても、何ら問題は生じなか
った。
明らかなように、段差部での第二配線電極は、断線する
ことなく、膜のカバレージは極めて良好な状態となった
。又、７オシリソグラフイーにおけるパターニング精度
も、第一配線電極のそれと同等の精度が得られ、１〜Ｓ
声程度の微細パターンにおいても、何ら問題は生じなか
った。
さらに言えば、前述したように、第二絶縁膜にＰ２Ｏを
使用し、す７０−技術により、段差部をなだらかにする
方法について、本発明の構造に適用することは、当然可
能であり、特に、濃度を低い状尊で、軽くリフローして
も効果は充分であり、温度が低いため、不純物の入り込
みが少なく、す７−−構造をとっても高集積化が容易に
可能になうたものである。
使用し、す７０−技術により、段差部をなだらかにする
方法について、本発明の構造に適用することは、当然可
能であり、特に、濃度を低い状尊で、軽くリフローして
も効果は充分であり、温度が低いため、不純物の入り込
みが少なく、す７−−構造をとっても高集積化が容易に
可能になうたものである。
上記実施例では、多結晶シリコンの二層配線構造につい
て説明したが、５層、４層になっても、開−の効果が得
られることは当然であり、下層の配線電極の下２層を２
ｏｏｏＸ程度にし、その上をｓ ｏ ｏ ｏ Ｘ、さら
にその上を５ｏｏｏＸというように厚くしていけば好結
果が得られることはもちろんである。
て説明したが、５層、４層になっても、開−の効果が得
られることは当然であり、下層の配線電極の下２層を２
ｏｏｏＸ程度にし、その上をｓ ｏ ｏ ｏ Ｘ、さら
にその上を５ｏｏｏＸというように厚くしていけば好結
果が得られることはもちろんである。
又、配線電極の材料については、どのような材料を使っ
ても全く問題なく、下部の方が薄ければ、全く同一の効
果を奏するものである。
ても全く問題なく、下部の方が薄ければ、全く同一の効
果を奏するものである。
さらに、半導体の種類についても、ＭＯ８，バイメーラ
、８エテ、ＩＬなど表面配線電極としての構造であれば
、全て適用可能であり、集積回路装置として、極めて好
結果が得られたものである。
、８エテ、ＩＬなど表面配線電極としての構造であれば
、全て適用可能であり、集積回路装置として、極めて好
結果が得られたものである。
第１図は、従来の半導体集積回路装置の多層配線の交叉
部の断面構造略図、第２ＷＩは本発明による半導体装置
の断面略図を示す。 １．６・・・・−・シリコン基板 ２．７・・・・・・第一絶縁膜 ３．８・・・・・・第一配線電極 ４．９・・・・・・第二絶縁膜 ５．１０・・・第二配線電極 以 上 出願人 株式★社置訪精工舎 代理人 弁理士 最上 務
部の断面構造略図、第２ＷＩは本発明による半導体装置
の断面略図を示す。 １．６・・・・−・シリコン基板 ２．７・・・・・・第一絶縁膜 ３．８・・・・・・第一配線電極 ４．９・・・・・・第二絶縁膜 ５．１０・・・第二配線電極 以 上 出願人 株式★社置訪精工舎 代理人 弁理士 最上 務
Claims (1)
- ＭＯＢｊバイポーラ、あるいはＢ工τ溜半導体装置を＊
歇偏有する半導体集積回路装置において、前記半導体装
置上に、絶縁膜を介してなる、配線電極が２層以上の多
層構造を有し、且つ、下層の・配線電極の膜厚は、より
上層の配線電極の膜厚より、薄く形成したことを特徴と
する半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10178081A JPS583252A (ja) | 1981-06-29 | 1981-06-29 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10178081A JPS583252A (ja) | 1981-06-29 | 1981-06-29 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS583252A true JPS583252A (ja) | 1983-01-10 |
Family
ID=14309700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10178081A Pending JPS583252A (ja) | 1981-06-29 | 1981-06-29 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS583252A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS604252A (ja) * | 1983-06-22 | 1985-01-10 | Nec Corp | 半導体集積回路記憶装置 |
| JPS6084841A (ja) * | 1983-10-14 | 1985-05-14 | Seiko Epson Corp | 多層配線 |
| WO2012014031A1 (en) | 2010-07-29 | 2012-02-02 | Stefano Cassani | Device for separating particles of different synthetic materials |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS509892U (ja) * | 1973-05-24 | 1975-01-31 | ||
| JPS5025310A (ja) * | 1973-03-01 | 1975-03-18 |
-
1981
- 1981-06-29 JP JP10178081A patent/JPS583252A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5025310A (ja) * | 1973-03-01 | 1975-03-18 | ||
| JPS509892U (ja) * | 1973-05-24 | 1975-01-31 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS604252A (ja) * | 1983-06-22 | 1985-01-10 | Nec Corp | 半導体集積回路記憶装置 |
| JPS6084841A (ja) * | 1983-10-14 | 1985-05-14 | Seiko Epson Corp | 多層配線 |
| WO2012014031A1 (en) | 2010-07-29 | 2012-02-02 | Stefano Cassani | Device for separating particles of different synthetic materials |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4040891A (en) | Etching process utilizing the same positive photoresist layer for two etching steps | |
| KR920001625A (ko) | 표면적이 극대화된 실리콘층 및 그 제조방법 | |
| KR900001652B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPS59214240A (ja) | 半導体装置の製造方法 | |
| JPH06318578A (ja) | 半導体素子のコンタクトホール形成方法 | |
| JPS583252A (ja) | 半導体集積回路装置 | |
| JPH02189981A (ja) | 半導体装置及びその製造法 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JPS62118539A (ja) | 多層配線の形成方法 | |
| JPS6214095B2 (ja) | ||
| JPS6230494B2 (ja) | ||
| JPS61226958A (ja) | 半導体装置およびその製造法 | |
| JPS5886744A (ja) | 半導体集積回路装置 | |
| JPS6345865A (ja) | 浮遊ゲ−ト型ｍｏｓ半導体装置 | |
| JPS63293948A (ja) | 層間絶縁膜の形成方法 | |
| JPS62163345A (ja) | 半導体装置の製造方法 | |
| JPH0367351B2 (ja) | ||
| JPS639952A (ja) | 半導体装置の製造方法 | |
| JPH01297620A (ja) | 透明電極の形成方法 | |
| JPS5889869A (ja) | 半導体装置の製造方法 | |
| JPS59189624A (ja) | シリコン半導体装置の電極形成方法 | |
| JPS6043846A (ja) | 配線部材の製造方法 | |
| JPH03254141A (ja) | 半導体装置の製造方法 | |
| KR970003635A (ko) | 반도체소자 제조방법 | |
| JPS6080247A (ja) | 半導体装置の製造方法 |