JPH0367351B2 - - Google Patents
Info
- Publication number
- JPH0367351B2 JPH0367351B2 JP10800482A JP10800482A JPH0367351B2 JP H0367351 B2 JPH0367351 B2 JP H0367351B2 JP 10800482 A JP10800482 A JP 10800482A JP 10800482 A JP10800482 A JP 10800482A JP H0367351 B2 JPH0367351 B2 JP H0367351B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- pattern
- layer
- film
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 95
- 239000010410 layer Substances 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 18
- 239000002356 single layer Substances 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims 3
- 239000010408 film Substances 0.000 description 69
- 230000015572 biosynthetic process Effects 0.000 description 18
- 230000002093 peripheral effect Effects 0.000 description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000001846 repelling effect Effects 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は半導体装置の製造方法に係り、特に
EP−ROM等の製造方法に関する。
EP−ROM等の製造方法に関する。
(b) 技術背景
EP−ROM等の半導体メモリ装置に於ては、浮
遊ゲートを有する積層多結晶シリコン・ゲート構
造のメモリ・セル用MOSトランジスタ、単層移
結晶シリコン・ゲート構造の周辺回路用MOSト
ランジスタ、多結晶シリコン配線等、積層構造及
び単層構造の多結晶シリコン・パターンが一半導
体基板上に併設される。
遊ゲートを有する積層多結晶シリコン・ゲート構
造のメモリ・セル用MOSトランジスタ、単層移
結晶シリコン・ゲート構造の周辺回路用MOSト
ランジスタ、多結晶シリコン配線等、積層構造及
び単層構造の多結晶シリコン・パターンが一半導
体基板上に併設される。
(c) 従来技術と問題点
従来上記EP−ROMは次のような方法で形成し
ていた。
ていた。
即ち第１図イに示すように、フイールド酸化膜
２、ゲート酸化膜３が形成された半導体基板１上
に下層多結晶シリコン層を形成し、パターンニン
グを行つた後、熱酸化を行つて、セル・トランジ
スタ形成領域４上を覆い表面に第１の酸化膜５を
有する第１の多結晶シリコン・パターン６′と、
例えば周辺トランジスタ形成領域７上に、表面に
第１の酸化膜５を有する多結晶シリコン単層ゲー
ト電極８を形成する。
２、ゲート酸化膜３が形成された半導体基板１上
に下層多結晶シリコン層を形成し、パターンニン
グを行つた後、熱酸化を行つて、セル・トランジ
スタ形成領域４上を覆い表面に第１の酸化膜５を
有する第１の多結晶シリコン・パターン６′と、
例えば周辺トランジスタ形成領域７上に、表面に
第１の酸化膜５を有する多結晶シリコン単層ゲー
ト電極８を形成する。
次いで第１図ロに示すように、該基板上に上層
多結晶シリコン層９′を形成し、該上層多結晶シ
リコン層９′上に積層ゲートに対応する第１のレ
ジスト・パターン１０ａ及び、例えば上層多結晶
シリコン配線に対応する第１のレジスト・パター
ン１０ｂを形成する。
多結晶シリコン層９′を形成し、該上層多結晶シ
リコン層９′上に積層ゲートに対応する第１のレ
ジスト・パターン１０ａ及び、例えば上層多結晶
シリコン配線に対応する第１のレジスト・パター
ン１０ｂを形成する。
そして前記レジスト・パターン１０ａ，１０ｂ
をマスクにしてドライエツチング法により上層多
結晶シリコン層９′のパターンニングを行い、第
１図ハに示すように積層ゲートに於ける多結晶シ
リコン・コントロール・ゲート電極９ａ及び多結
晶シリコン配線９ｂを形成する。なお該ドライエ
ツチングによつてレジスト・パターン１０ａ，１
０ｂの上層部には数100〔Å〕程度の厚さのレジス
ト変質層１１が形成される。
をマスクにしてドライエツチング法により上層多
結晶シリコン層９′のパターンニングを行い、第
１図ハに示すように積層ゲートに於ける多結晶シ
リコン・コントロール・ゲート電極９ａ及び多結
晶シリコン配線９ｂを形成する。なお該ドライエ
ツチングによつてレジスト・パターン１０ａ，１
０ｂの上層部には数100〔Å〕程度の厚さのレジス
ト変質層１１が形成される。
次いで第１図ニに示すように、レジスト・パタ
ーン１０ａ，１０ｂを有する該基板上に、セル・
トランジスタ形成領域４上の第１の多結晶シリコ
ン・パターン６を表出する開孔１２を有する第２
のレジスト膜１３を形成する。
ーン１０ａ，１０ｂを有する該基板上に、セル・
トランジスタ形成領域４上の第１の多結晶シリコ
ン・パターン６を表出する開孔１２を有する第２
のレジスト膜１３を形成する。
そして該第２のレジスト膜１３及び第１のレジ
スト・パターン１０ａをマスクにして開孔１２内
に表出している第１の多結晶シリコン・パターン
６′上の第１の酸化膜５をウエツト・エツチング
法で除去した後、ドライエツチング法で第１の多
結晶シリコン・パターン６を選択エツチングし
て、第１図ホに示すように積層ゲートに於ける浮
遊ゲート電極６を形成する。
スト・パターン１０ａをマスクにして開孔１２内
に表出している第１の多結晶シリコン・パターン
６′上の第１の酸化膜５をウエツト・エツチング
法で除去した後、ドライエツチング法で第１の多
結晶シリコン・パターン６を選択エツチングし
て、第１図ホに示すように積層ゲートに於ける浮
遊ゲート電極６を形成する。
そして第２のレジスト膜１３及び第１のレジス
ト・パターン１０ａ，１０ｂを除去し、次いでゲ
ート酸化膜３の表出領域及び多結晶シリコン単層
ゲート電極８上の第１の酸化膜５をウエツトエツ
チング法で除去し、第１図ヘに示すようにセル・
トランジスタ形成領域４上に、ゲート酸化膜（第
１のゲート酸化膜）３、多結晶シリコン・浮遊ゲ
ート電極６、第１の酸化膜（第２のゲート酸化
膜）５、及び多結晶シリコン・コントロール・ゲ
ート電極９ａが順次積層されてなる積層ゲート
を、周辺トランジスタ形成領域７上にゲート酸化
膜３を下部に有する多結晶シリコン単層ゲート電
極８を、又フイールド酸化膜２上に多結晶シリコ
ン配線９ｂを形成していた。
ト・パターン１０ａ，１０ｂを除去し、次いでゲ
ート酸化膜３の表出領域及び多結晶シリコン単層
ゲート電極８上の第１の酸化膜５をウエツトエツ
チング法で除去し、第１図ヘに示すようにセル・
トランジスタ形成領域４上に、ゲート酸化膜（第
１のゲート酸化膜）３、多結晶シリコン・浮遊ゲ
ート電極６、第１の酸化膜（第２のゲート酸化
膜）５、及び多結晶シリコン・コントロール・ゲ
ート電極９ａが順次積層されてなる積層ゲート
を、周辺トランジスタ形成領域７上にゲート酸化
膜３を下部に有する多結晶シリコン単層ゲート電
極８を、又フイールド酸化膜２上に多結晶シリコ
ン配線９ｂを形成していた。
しかし上記従来方法に於ては、前述したように
第１のレジスト・パターン１０ａ，１０ｂをマス
クにして上層多結晶シリコン層９をドライエツチ
ングする際、第１図ハに示すように、該レジス
ト・パターン１０ａ，１０ｂの上層部にレジスト
変質層１１が形成される。そしてこの変質層１１
はレジスト液をはじく性質があるため、第１のレ
ジスト・パターンが接近して配設されている領
域、例えば第１図ニに於ける14の領域等に於てレ
ジスト液がはじかれて第２のレジト膜１３の欠除
部が形成され、該第２のレジスト膜１３をマスク
にして第１の酸化膜５及び第１の多結晶シリコ
ン・パターン６′をエツチングする際、前記第２
のレジスト膜欠除部に表出せしめられる周辺トラ
ンジスタの多結晶シリコン単層ゲート電極８等、
下層多結晶シリコン層で形成した電極や配線がエ
ツチングされ、断線等を生じて、製造歩留まりの
低下を招くという問題がある。
第１のレジスト・パターン１０ａ，１０ｂをマス
クにして上層多結晶シリコン層９をドライエツチ
ングする際、第１図ハに示すように、該レジス
ト・パターン１０ａ，１０ｂの上層部にレジスト
変質層１１が形成される。そしてこの変質層１１
はレジスト液をはじく性質があるため、第１のレ
ジスト・パターンが接近して配設されている領
域、例えば第１図ニに於ける14の領域等に於てレ
ジスト液がはじかれて第２のレジト膜１３の欠除
部が形成され、該第２のレジスト膜１３をマスク
にして第１の酸化膜５及び第１の多結晶シリコ
ン・パターン６′をエツチングする際、前記第２
のレジスト膜欠除部に表出せしめられる周辺トラ
ンジスタの多結晶シリコン単層ゲート電極８等、
下層多結晶シリコン層で形成した電極や配線がエ
ツチングされ、断線等を生じて、製造歩留まりの
低下を招くという問題がある。
又上記レジスト変質層１１は第１図ニ乃至第１
図ホの工程に於て、第１の多結晶シリコン・パタ
ーン６′上の第１の配線膜５をウエツトエツチン
グし水洗した際、第１のレジスト・パターン１０
ａ上から剥脱細片化して、第１の多結晶シリコ
ン・パターン６′上に被着し、第１の多結晶シリ
コン・パターン６′のドライエツチングを阻害し
てセル・トランジスタ形成領域４上に多結晶シリ
コン膜を残留させる。そのため後工程に於てソー
ス・ドレイン領域が異常に形成されてトランジス
タの電気的特性が損われ、製造歩留まりが低下す
るよいう問題もあつた。
図ホの工程に於て、第１の多結晶シリコン・パタ
ーン６′上の第１の配線膜５をウエツトエツチン
グし水洗した際、第１のレジスト・パターン１０
ａ上から剥脱細片化して、第１の多結晶シリコ
ン・パターン６′上に被着し、第１の多結晶シリ
コン・パターン６′のドライエツチングを阻害し
てセル・トランジスタ形成領域４上に多結晶シリ
コン膜を残留させる。そのため後工程に於てソー
ス・ドレイン領域が異常に形成されてトランジス
タの電気的特性が損われ、製造歩留まりが低下す
るよいう問題もあつた。
(d) 発明の目的
本発明の目的は、上記問題点を除去したEP−
ROM等、多結晶シリコン積層ゲート電極と多結
晶シリコン単層ゲート電極、多結晶シリコン配線
等が併設される半導体装置の製造歩留まりを向上
せしめることにある。
ROM等、多結晶シリコン積層ゲート電極と多結
晶シリコン単層ゲート電極、多結晶シリコン配線
等が併設される半導体装置の製造歩留まりを向上
せしめることにある。
(e) 発明の構成
即ち本発明は半導体基板上に積層多結晶シリコ
ン・パターンと単層多結晶シリコン・パターンを
併設せしめる半導体装置の製造方法に於て、絶縁
膜が形成された半導体基板上に少なくとも積層多
結晶シリコン・パターンが配設される素子領域上
を選択的に覆う下層多結晶シリコン・パターンを
形成し、該下層多結晶シリコン・パターンの表面
に第１の酸化膜を形成した後、該半導体基板上に
上層多結晶シリコン層を形成し、該上層多結晶シ
リコン層上に第２の酸化膜を形成し、該上層多結
晶シリコン層上に積層パターンに対応するレジス
ト・パターンと単層パターンに対応するレジス
ト・パターンを形成し、これらレジスト・パター
ンをマスクにして（好ましくはウエツト・エツチ
ング法により）前記第２の酸化膜を選択的に除去
した後、（好ましくはドライ・エツチング法で）
上層多結晶シリコン層のパターンニングを行い、
前記レジスト・パターンを除去した後、該基板上
に前記下層多結晶シリコン・パターンを表出する
開孔を有するレジスト膜を形成し、該レジスト膜
と該開孔内に表出する下層多結晶シリコン・パタ
ーン上に形成されている上層多結晶シリコン・パ
ターン上の第２の酸化膜とをマスクにして、ドラ
イ・エツチング法により該下層多結晶シリコン・
パターンを選択エツチングする工程を有すること
を特徴とする。
ン・パターンと単層多結晶シリコン・パターンを
併設せしめる半導体装置の製造方法に於て、絶縁
膜が形成された半導体基板上に少なくとも積層多
結晶シリコン・パターンが配設される素子領域上
を選択的に覆う下層多結晶シリコン・パターンを
形成し、該下層多結晶シリコン・パターンの表面
に第１の酸化膜を形成した後、該半導体基板上に
上層多結晶シリコン層を形成し、該上層多結晶シ
リコン層上に第２の酸化膜を形成し、該上層多結
晶シリコン層上に積層パターンに対応するレジス
ト・パターンと単層パターンに対応するレジス
ト・パターンを形成し、これらレジスト・パター
ンをマスクにして（好ましくはウエツト・エツチ
ング法により）前記第２の酸化膜を選択的に除去
した後、（好ましくはドライ・エツチング法で）
上層多結晶シリコン層のパターンニングを行い、
前記レジスト・パターンを除去した後、該基板上
に前記下層多結晶シリコン・パターンを表出する
開孔を有するレジスト膜を形成し、該レジスト膜
と該開孔内に表出する下層多結晶シリコン・パタ
ーン上に形成されている上層多結晶シリコン・パ
ターン上の第２の酸化膜とをマスクにして、ドラ
イ・エツチング法により該下層多結晶シリコン・
パターンを選択エツチングする工程を有すること
を特徴とする。
(f) 発明の実施例
以下本発明を一実施例について、第１図イ及び
第２図イ乃至ヘに示す工程断面図を用いて詳細に
説明する。
第２図イ乃至ヘに示す工程断面図を用いて詳細に
説明する。
本発明の方法を用いてEP−ROMを形成するに
際しては、第１図イに示すように通常のLOCOS
法等を用いて半導体基板１上にフイールド酸化膜
２を選択的に形成し、表出せしめられたセル・ト
ランジスタ形成領域４及び周辺トランジスタ形成
領域７上に熱酸化法によりゲート酸化膜３を形成
する。そして該基板上に化学気相成長（CVD）
法により例えば厚さ4000〜5000〔Å〕程度の下層
多結晶シリコン層を形成し、通常のフオト・エツ
チング技術によりパターンニングを行つて、セ
ル・トランジスタ形成領域４上に該領域を覆う第
１の多結晶シリコン・パターン６′を、又周辺ト
ランジスタ形成領域７上に多結晶シリコン単層ゲ
ート電極８を形成し、次いで熱酸化を行つて第１
の多結晶シリコン・パターン６′及び多結晶シリ
コン単層ゲート電極８の表面の厚さ700〜1000
〔Å〕程度の第１の酸化膜５を形成する。
際しては、第１図イに示すように通常のLOCOS
法等を用いて半導体基板１上にフイールド酸化膜
２を選択的に形成し、表出せしめられたセル・ト
ランジスタ形成領域４及び周辺トランジスタ形成
領域７上に熱酸化法によりゲート酸化膜３を形成
する。そして該基板上に化学気相成長（CVD）
法により例えば厚さ4000〜5000〔Å〕程度の下層
多結晶シリコン層を形成し、通常のフオト・エツ
チング技術によりパターンニングを行つて、セ
ル・トランジスタ形成領域４上に該領域を覆う第
１の多結晶シリコン・パターン６′を、又周辺ト
ランジスタ形成領域７上に多結晶シリコン単層ゲ
ート電極８を形成し、次いで熱酸化を行つて第１
の多結晶シリコン・パターン６′及び多結晶シリ
コン単層ゲート電極８の表面の厚さ700〜1000
〔Å〕程度の第１の酸化膜５を形成する。
次いで第２図イに示すように、該基板上に
CVD法を用いて例えば厚さ4000〜5000〔Å〕程度
の上層多結晶シリコン層９′を形成し、次いで熱
酸化法を用いて該上層多結晶シリコン層９′上に、
厚さ例えば700〜1000〔Å〕程度の第２酸化膜１５
を形成した後、該上層多結晶シリコン層９′上に
積層ゲートに対応する第１のレジスト・パターン
１０ａ及び例えば上層多結晶シリコン配線に対応
する第１のレジストパターン１０ｂを形成する。
CVD法を用いて例えば厚さ4000〜5000〔Å〕程度
の上層多結晶シリコン層９′を形成し、次いで熱
酸化法を用いて該上層多結晶シリコン層９′上に、
厚さ例えば700〜1000〔Å〕程度の第２酸化膜１５
を形成した後、該上層多結晶シリコン層９′上に
積層ゲートに対応する第１のレジスト・パターン
１０ａ及び例えば上層多結晶シリコン配線に対応
する第１のレジストパターン１０ｂを形成する。
なお図に於て、１は半導体基板、２はフイルド
酸化膜、３はゲート酸化膜、４はセル・トランジ
スタ形成領域、５は第１の酸化膜、６′は第１の
多結晶シリコン・パターン、７は周辺トランジス
タ形成領域、８は単層ゲート電極を示す。
酸化膜、３はゲート酸化膜、４はセル・トランジ
スタ形成領域、５は第１の酸化膜、６′は第１の
多結晶シリコン・パターン、７は周辺トランジス
タ形成領域、８は単層ゲート電極を示す。
次いで第１のレジスト・パターン１０ａ及び１
０ｂをマスクにして、先ずふつ酸（HF）系の液
によるウエツト・エツチング法により前記第２の
酸化膜１５の表出領域を選択的に除去し、次いで
同レジスト・パターン１０ａ及び１０ｂをマスク
にして四ふつ化炭素（CF4）＋酸素（O2）等のエ
ツチング・ガスを用いる通常のプラズマ・エツチ
ングにより表出する上層多結晶シリコン層９′を
選択的にエツチング除去し、次いでHF系の液に
よるウエツト・エツチング手段により表出する第
１の酸化膜５及びゲート酸化膜３をエツチング除
去する。そして第２図ロに示すように第１の多結
晶シリコンパターン６′上に第１の酸化膜（第２
のゲート酸化膜）５を介して積層された上部に第
２の酸化膜１５を有するコントロール・ゲート電
極９ａを、又フイールド酸化膜２上に第２の酸化
膜１５を上部に有する多結晶シリコン配線９ｂを
形成する。なお１０ａ，１０ｂはレジスト・パタ
ーンで、該プラズマ処理に於て該レジスト・パタ
ーンの上層部に、前述したレジスト変質層１１が
形成される。又上記処理により表出された周辺ト
ランジスタ形成領域７上には下部にゲート酸化膜
３を有する多結晶シリコン単層ゲート電極８が形
成される。
０ｂをマスクにして、先ずふつ酸（HF）系の液
によるウエツト・エツチング法により前記第２の
酸化膜１５の表出領域を選択的に除去し、次いで
同レジスト・パターン１０ａ及び１０ｂをマスク
にして四ふつ化炭素（CF4）＋酸素（O2）等のエ
ツチング・ガスを用いる通常のプラズマ・エツチ
ングにより表出する上層多結晶シリコン層９′を
選択的にエツチング除去し、次いでHF系の液に
よるウエツト・エツチング手段により表出する第
１の酸化膜５及びゲート酸化膜３をエツチング除
去する。そして第２図ロに示すように第１の多結
晶シリコンパターン６′上に第１の酸化膜（第２
のゲート酸化膜）５を介して積層された上部に第
２の酸化膜１５を有するコントロール・ゲート電
極９ａを、又フイールド酸化膜２上に第２の酸化
膜１５を上部に有する多結晶シリコン配線９ｂを
形成する。なお１０ａ，１０ｂはレジスト・パタ
ーンで、該プラズマ処理に於て該レジスト・パタ
ーンの上層部に、前述したレジスト変質層１１が
形成される。又上記処理により表出された周辺ト
ランジスタ形成領域７上には下部にゲート酸化膜
３を有する多結晶シリコン単層ゲート電極８が形
成される。
次いで第１のレジスト・パターン１０ａ及び１
０ｂを変質層１１と共に除去する。この状態を示
したのが第２図ハで、同図に於て６′は第１の多
結晶シリコン・パターン、５は第１の酸化膜（第
２のゲート酸化膜）、９ａは多結晶シリコン・コ
ントロール・ゲート電極、９ｂは多結晶シリコン
配線、１５は第２の酸化膜を示す。
０ｂを変質層１１と共に除去する。この状態を示
したのが第２図ハで、同図に於て６′は第１の多
結晶シリコン・パターン、５は第１の酸化膜（第
２のゲート酸化膜）、９ａは多結晶シリコン・コ
ントロール・ゲート電極、９ｂは多結晶シリコン
配線、１５は第２の酸化膜を示す。
なお該レジスト除去及び水洗に於ては、変質層
１１がレジストパターンと共に除去されるので基
板上に被着残留することはない。
１１がレジストパターンと共に除去されるので基
板上に被着残留することはない。
次いで第２図ニに示すように、該基板上に第２
のレジスト膜１３を塗布形成し、通常のフオトプ
ロセスを用いて該レジスト膜１３に第１の多結晶
シリコン・パターン６′を表出する開孔１２を形
成し、CF4＋O2をエツチング・ガスとして用いる
通常のプラズマ・エツチング処理により、多結晶
シリコン・コントロール・ゲート電極９ａ上の第
２の酸化膜１５をマスクにして第１の多結晶シリ
コン・パターン６′を選択的にエツチング除去す
る。
のレジスト膜１３を塗布形成し、通常のフオトプ
ロセスを用いて該レジスト膜１３に第１の多結晶
シリコン・パターン６′を表出する開孔１２を形
成し、CF4＋O2をエツチング・ガスとして用いる
通常のプラズマ・エツチング処理により、多結晶
シリコン・コントロール・ゲート電極９ａ上の第
２の酸化膜１５をマスクにして第１の多結晶シリ
コン・パターン６′を選択的にエツチング除去す
る。
そして第２図ホに示すように積層ゲートのパタ
ーンニングが完了する。同図に於て６は多結晶シ
リコン浮遊ゲート電極となる。
ーンニングが完了する。同図に於て６は多結晶シ
リコン浮遊ゲート電極となる。
なお上記エツチングに際しての第２のレジスト
膜１３の塗布に於て、本発明の方法では該第２の
レジスト膜１３は、多結晶シリコン配線９ｂ上の
第２の酸化膜１５に直かに接して形成される。そ
のため該レジスト膜１３がはじかれることがな
い。従つて従来方法のように周辺トランジスタ形
成領域７等下層多結晶シリコン・パターンが形成
されている領域の上部に該レジスト膜１３の欠除
部が形成されることがなくなり、これら下層多結
晶シリコン・パターンに欠落、断線等の障害を発
生させることがない。
膜１３の塗布に於て、本発明の方法では該第２の
レジスト膜１３は、多結晶シリコン配線９ｂ上の
第２の酸化膜１５に直かに接して形成される。そ
のため該レジスト膜１３がはじかれることがな
い。従つて従来方法のように周辺トランジスタ形
成領域７等下層多結晶シリコン・パターンが形成
されている領域の上部に該レジスト膜１３の欠除
部が形成されることがなくなり、これら下層多結
晶シリコン・パターンに欠落、断線等の障害を発
生させることがない。
又前述したように該エツチングに際して変質層
１１を上部に有する第１のレジスト・パターン１
０ａは存在しないので、従来方法に於て発生して
いた変質層の剥脱被着により第１の多結晶シリコ
ン・パターン６′のパターニング不良も完全にな
くなる。
１１を上部に有する第１のレジスト・パターン１
０ａは存在しないので、従来方法に於て発生して
いた変質層の剥脱被着により第１の多結晶シリコ
ン・パターン６′のパターニング不良も完全にな
くなる。
次いで第２のレジスト膜１３を除去した後、
HF系の液で全面エツチングを行い、第２図ヘに
示すように、セル・トランジスタ形成領域４上に
ゲート酸化膜３、多結晶シリコン浮遊ゲート電極
６、第１の酸化膜（第２のゲート酸化膜）５、多
結晶シリコン・コントロール・ゲート電極９ａか
らなる積層ゲートを、周辺トランジスタ形成領域
７上にゲート酸化膜３を下部に有する多結晶シリ
コン単相ゲート電極８をフイールド絶縁膜２上に
上層多結晶シリコン層からなる多結晶シリコン配
線９ｂを形成する。
HF系の液で全面エツチングを行い、第２図ヘに
示すように、セル・トランジスタ形成領域４上に
ゲート酸化膜３、多結晶シリコン浮遊ゲート電極
６、第１の酸化膜（第２のゲート酸化膜）５、多
結晶シリコン・コントロール・ゲート電極９ａか
らなる積層ゲートを、周辺トランジスタ形成領域
７上にゲート酸化膜３を下部に有する多結晶シリ
コン単相ゲート電極８をフイールド絶縁膜２上に
上層多結晶シリコン層からなる多結晶シリコン配
線９ｂを形成する。
そして以後図示しないが、通常の方法により上
記ゲート電極をマスクにしてイオン注入法を用い
てセル・トランジスタ形成領域及び周辺トランジ
スタ形成領域にソース・ドレイン領域が形成さ
れ、絶縁膜の形成電極窓開き、アルミニウム配線
の形成等がなされて、EP−ROMが提供される。
記ゲート電極をマスクにしてイオン注入法を用い
てセル・トランジスタ形成領域及び周辺トランジ
スタ形成領域にソース・ドレイン領域が形成さ
れ、絶縁膜の形成電極窓開き、アルミニウム配線
の形成等がなされて、EP−ROMが提供される。
(g) 発明の効果
以上説明したように本発明の方法によりば、メ
モリアル・トランジスタのソース・ドレイン形成
領域上に多結晶シリコン層が残留することがない
ので、良質なソース・ドレイン領域が形成でき
る。又積層ゲートを形成する際にメモリセル・ト
ランジスタ形成領域以外に配設されている下層多
結晶シリコンからなる電極や配線を損傷させるこ
とがなくなるので、これら電極、配線等の欠落断
線等が防止される。
モリアル・トランジスタのソース・ドレイン形成
領域上に多結晶シリコン層が残留することがない
ので、良質なソース・ドレイン領域が形成でき
る。又積層ゲートを形成する際にメモリセル・ト
ランジスタ形成領域以外に配設されている下層多
結晶シリコンからなる電極や配線を損傷させるこ
とがなくなるので、これら電極、配線等の欠落断
線等が防止される。
従つて本発明によれば、EP−ROM等積層ゲー
ト構造のMOSトランジスタと単層ゲート構造の
MOSトランジスタが一半導体基板上に併設され
る構造の半導体装置の製造歩留まり向上する。
ト構造のMOSトランジスタと単層ゲート構造の
MOSトランジスタが一半導体基板上に併設され
る構造の半導体装置の製造歩留まり向上する。
第１図イ乃至ヘは従来方法の工程断面図で、第
２図イ乃至ヘは本発明の一実施例に於ける工程断
面図である。 図に於て、１は半導体基板、２はフイールド酸
化膜、３はゲート酸化膜、４はセル・トランジス
タ形成領域、５は第１の酸化膜（第２のゲート酸
化膜）、６′は第１の多結晶シリコン・パターン、
６は多結晶シリコン浮遊ゲート電極、７は周辺ト
ランジスタ形成領域、８は多結晶シリコン単層ゲ
ート電極、９′は上層多結晶シリコン層、９ａは
多結晶シリコン・コントロール・ゲート電極、９
ｂは多結晶シリコン配線、１０ａ，１０ｂは第１
のレジスト・パターン、１１はレジスト変質層、
１２は開孔、１３は第２のレジスト膜、１５は第
２の酸化膜を示す。
２図イ乃至ヘは本発明の一実施例に於ける工程断
面図である。 図に於て、１は半導体基板、２はフイールド酸
化膜、３はゲート酸化膜、４はセル・トランジス
タ形成領域、５は第１の酸化膜（第２のゲート酸
化膜）、６′は第１の多結晶シリコン・パターン、
６は多結晶シリコン浮遊ゲート電極、７は周辺ト
ランジスタ形成領域、８は多結晶シリコン単層ゲ
ート電極、９′は上層多結晶シリコン層、９ａは
多結晶シリコン・コントロール・ゲート電極、９
ｂは多結晶シリコン配線、１０ａ，１０ｂは第１
のレジスト・パターン、１１はレジスト変質層、
１２は開孔、１３は第２のレジスト膜、１５は第
２の酸化膜を示す。
Claims (1)
- 【特許請求の範囲】 １ 基板上において第１の絶縁膜を挾んで積層さ
れた上下導体層を順次パターニングするに際し、
上層導体層上に第２の絶縁膜を形成してから該第
２絶縁膜上に第１のマスク膜パターンを形成し、
該第１マスク膜で覆われていない部分の第２絶縁
膜と上層導体層を順次エツチングしてパターニン
グし、しかる後第２絶縁膜の少なくとも一部を露
出する第２のマスク膜パターンを形成してから、
該第２絶縁膜と該第２マスク膜のいずれによつて
も覆われていない部分の下層導体層をエツチング
してパターニングする工程を含むことを特徴とす
る半導体装置の製造方法。 ２ 半導体基板上に積層多結晶シリコン・パター
ンと単層多結晶シリコン・パターンを併設せしめ
るに当り、絶縁膜が形成された半導体基板上に、
少なくとも積層多結晶シリコン・パターンが配設
される素子領域上を選択的に覆う下層多結晶シリ
コン・パターンを形成し、該下層多結晶シリコ
ン・パターンの表面に第１の酸化膜を形成した
後、該半導体基板上に上層多結晶シリコン層を形
成し、該上層多結晶シリコン層上に第２の酸化膜
を形成し、該上層多結晶シリコン層上に積層パタ
ーンに対応するレジスト・パターンと単層パター
ンに対応するレジスト・パターンを形成し、これ
らレジスト・パターンをマスクにして前記第２の
酸化膜を選択除去した後、上層多結晶シリコン層
のパターニングを行い、前記レジスト・パターン
を除去した後、該基板上に前記下層多結晶シリコ
ン・パターンを表出する開孔を有するレジスト膜
を形成し、該レジスト膜と該開孔内に表出する下
層多結晶シリコン・パターン上に形成されている
上層多結晶シリコン・パターン上の第２の酸化膜
とをマスクにして、ドライ・エツチング法により
該下層多結晶シリコン・パターンを選択エツチン
グする工程を有することを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10800482A JPS58225671A (ja) | 1982-06-23 | 1982-06-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10800482A JPS58225671A (ja) | 1982-06-23 | 1982-06-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58225671A JPS58225671A (ja) | 1983-12-27 |
| JPH0367351B2 true JPH0367351B2 (ja) | 1991-10-22 |
Family
ID=14473539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10800482A Granted JPS58225671A (ja) | 1982-06-23 | 1982-06-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58225671A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4683685B2 (ja) * | 2000-01-17 | 2011-05-18 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法、フラッシュメモリの製造方法、およびスタティックランダムアクセスメモリの製造方法 |
| JP2011129936A (ja) * | 2011-01-06 | 2011-06-30 | Renesas Electronics Corp | 半導体装置の製造方法、フラッシュメモリの製造方法、およびスタティックランダムアクセスメモリの製造方法ならびにフラッシュメモリ |
-
1982
- 1982-06-23 JP JP10800482A patent/JPS58225671A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58225671A (ja) | 1983-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07273063A (ja) | 半導体装置およびその製造方法 | |
| JPH0685086A (ja) | 高集積素子用微細コンタクト形成方法 | |
| JPH07112020B2 (ja) | Ｅｐｒｏｍセルの製造方法 | |
| JPH0645329A (ja) | 高集積半導体装置およびその製造方法 | |
| US6333527B2 (en) | Semiconductor device and method for fabricating the same | |
| JPS63104371A (ja) | 半導体メモリの製造方法 | |
| JPH04317358A (ja) | 半導体装置の製造方法 | |
| JPS5856268B2 (ja) | 半導体装置の製造方法 | |
| JPH0367351B2 (ja) | ||
| US6030879A (en) | Method of reducing particles during the manufacturing of fin or cylinder capacitors on a wafer | |
| US5506173A (en) | Process of fabricating a dielectric film for a semiconductor device | |
| JPH10154711A (ja) | 半導体装置およびその製造方法 | |
| KR0135690B1 (ko) | 반도체소자의 콘택 제조방법 | |
| JPS59144174A (ja) | 半導体装置 | |
| US20030049926A1 (en) | Method for manufacturing bit line | |
| US6150215A (en) | Avoiding abnormal capacitor formation by an offline edge-bead rinsing (EBR) | |
| JPH09298281A (ja) | 半導体装置の製造方法 | |
| JP3039438B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JP2641856B2 (ja) | 半導体装置の製造方法 | |
| JPH08204015A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH0320908B2 (ja) | ||
| JPS62216268A (ja) | 半導体装置の製造方法 | |
| JPH0448644A (ja) | 半導体装置の製造方法 | |
| JPH03205870A (ja) | 半導体装置 | |
| JPH0685204A (ja) | 半導体装置の製造方法 |