JPH03254141A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造方法に関するものである。

従来の技術 半導体装置は超ＬＳ１時代に突入して以来、高集積化か
益々進んでいる。高集積化のために用いられる方法とし
て、素子１注の微小化が挙げられるが、同時に多層配線
などの素子構造の複雑化も進んできている。

第２図は従来からの多層配線を形成する方法の例である
。この従来例において、電極や配線材料として一般に不
純物をドーピングした多結晶シリコン、高融点金属、ア
ルミなどが用いられる。そこで、第２図（ａ）に示すよ
うに半導体基板上上に第１の絶縁膜２を成長し、フォト
リソグラフィおよびエツチングプロセスにより、開孔部
（以下コンタクトホールと称す）を設ける。次に、第２
図（ｂ）に示すように第１の絶縁膜２の上から電極ある
いは配線としての第１の導電性薄膜３を成長し、フォト
リソグラフィおよびドライエツチングプロセスにより、
導電性薄膜のパターンを形成する。

次に第２図ｊＣ）に示すように前記第１の導電性薄膜３
の上から第２の絶縁膜４を成長し、第１の導電性膜３上
で第２の絶縁膜４にコンタクトホールを形成する。そし
て、第２図（ｄ）に示すように第２の絶縁膜４の上から
第２の導電性膜５を成長し、配線パターンを形成する。

このようにして順を追って、各層の導電性パターンを結
合（コンタクト）する方法か一般に用いられている。

発明が解決しようとする課題 上記の方法で多層配線をコンタクトする場合を考えると
、第２図（ｂ）に示すように２層間でコンタクトする場
合は特に問題はない。しかし、半導体基板１も含めて３
層以上にわたってコンタクトする場合は２種類のコンタ
クトホールを必要とするため、コンタクトのための一定
の領域を確保しなければならない。１つの半導体装置内
にこれと同一のパターンが多数存在すれば、半導体装置
の大きさ（面積）か大きくなり、製造での歩留低下や製
造コストの増大を招くという問題かある。また、下層の
コンタクトホールの上に上層のコンタクトホールを形成
する場合は前記の面積の増大は生じないが、コンタクト
ホールの形成を２回行なうことにかわりはなく、製造工
程は同しである。

本発明はこのような課題を解決するもので、半導体装置
の面積の増大を防止し、製造歩留の向上ならびに低コス
ト化を図り、さらに製造工程数を削減できるようにする
ことを目的とするものである。

課題を解決するための手段 この課題を解決するために本発明は、半導体基板上に第
１の絶縁膜を成長し、この第１の絶縁膜上に導電性物質
よりなる第１の薄膜を成長する工程と、フォトリソグラ
フィおよびドライエツチングプロセスにより前記第１の
薄膜にパターンを形成する工程と、前記パターン上に第
２の絶縁膜を成長する工程と、フォトリソグラフィプロ
セスにてフォトレジストの開孔パターンを形成し、ドラ
イエツチングプロセスにて前記第２の絶縁膜と第１の薄
膜と下層の第１の絶縁膜をエツチング処理して開孔パタ
ーンを形成する工程と、第２の絶縁膜上に導電性物質よ
りなる第２の薄膜を成長し、この第２の薄膜のパターニ
ングを行なう工程とからなるものである。

作用 この構成により、半導体基板も含めた多層にわたる導電
性薄膜のコンタクトを形成する場合、コンタクトホール
はただ１ケ所のみであるため、コンタクトホールのため
の領域は最小限となり、集積回路全体の面積の増大を防
ぐことができる。その結果製造歩留は向上し、低コスト
化が可能となる。また、コンタクトホール形成のための
工程回数が従来と比較して減少するため、製造工程数を
削減することになる。

実施例 以下、本発明の一実施例について、図面（第１図）に基
づいて説明する。なお、導電性膜として、リンをドープ
した多結晶シリコンを例にとる。

まず、第１図（ａ）　に示すように、半導体基板１１上
に絶縁膜として第１の二酸化ケイ素膜１２を２５０入威
長させる。その上に第１の多結晶シリコン膜１３を３ｆ
ｌｌｌ）１１人成長し、不純物であるリンをドープする
。次に、第１の多結晶シリコン膜１３をフォトリソグラ
フィとドライエツチングプロセスにて、目的とするパタ
ーンに加工する。

次に、第１図（ｂ）に示すように、第１の多結晶シリコ
ン膜１３上に第２の二酸化ケイ素膜１４を３０００人成
長し、その後フォトリソグラフィプロセスにてフォトレ
ジスト１５の開孔パターン１５ａを形成する。開孔パタ
ーン１５ａは第１の多結晶シリコン膜１３の上方に存在
しており、開孔径は１０μｍ程度である。前記開孔パタ
ーン１５ａ形成後、ドライエツチングプロセスを用いて
、第２の二酸化ケイ素膜１４と第１の多結晶シリコン膜
１３と第１の二酸化ケイ素膜１２の３層をエツチングす
る。その後、レジストを除去し、第１図（Ｃ）に示すよ
うなコンタクトホール１６を得る。

次に、第１図（ｄ）に示すように、第２の二酸化ケイ素
膜１４の上から第２の多結晶シリコン膜１７を３０００
人成長し、不純物であるリンをドープする。

その後、再びフォトリソグラフィとドライエツチングプ
ロセスを用いて、第２の多結晶シリコン膜１７のパター
ニングを行なう。

以上の方法により、半導体基板ＩＩと第１の多結晶シリ
コン膜１３と第２の多結晶シリコン膜１７の３層を、１
つのコンタクトホール１６で電気的に接合できる。

また、上記実施例では、半導体基板１１と２層の多結晶
シリコン膜１３．１７とを接合しているが、より多層構
造においても実施可能である。

発明の効果 以上のように本発明によれば、１つのコンタクトホール
で３層以上の導電性パターンや配線の電気的接合が可能
となり、コンタクトパターンに必要な領域を最小限にす
ることができるので、集積回路全体の面積増大を防止で
きる。これにより製造歩留を向上させることができる。

また、製造工程数においてもフォトリソグラフィ工程の
回数が従来に比べ減少する。このような効果の結果とし
て、製造コストを削減することが可能となる。

【図面の簡単な説明】

第１図（２）〜（６’　は本発明の一実施例における半
導体装置の製造工程を示す断面図、第２図（ａ〜（ｄ：
　は従来例における半導体装置の製造工程を示す断面図
である。 １１・・・半導体基板、１２・・・第１の二酸化ケイ素
膜、１３・・・第１の多結晶シリコン膜、１４・・・第
２の二酸化ケイ素膜、１５・・・フォトレジスト、１５
ａ・・・開孔パターン、１６・・・コンタクトホール、
１７・・・第２の多結晶シリコン膜。

Claims (1)

【特許請求の範囲】
1. １、半導体基板上に第１の絶縁膜を成長し、この第１の
   絶縁膜上に導電性物質よりなる第１の薄膜を成長する工
   程と、フォトリソグラフィおよびドライエッチングプロ
   セスにより前記第１の薄膜にパターンを形成する工程と
   、前記パターン上に第２の絶縁膜を成長する工程と、フ
   ォトリソグラフィプロセスにてフォトレジストの開孔パ
   ターンを形成し、ドライエッチングプロセスにて前記第
   ２の絶縁膜と第１の薄膜と下層の第１の絶縁膜をエッチ
   ング処理して開孔パターンを形成する工程と、第２の絶
   縁膜上に導電性物質よりなる第２の薄膜を成長し、この
   第２の薄膜のパターニングを行なう工程とからなる半導
   体装置の製造方法。