JPS6130054A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6130054A JPS6130054A JP15054184A JP15054184A JPS6130054A JP S6130054 A JPS6130054 A JP S6130054A JP 15054184 A JP15054184 A JP 15054184A JP 15054184 A JP15054184 A JP 15054184A JP S6130054 A JPS6130054 A JP S6130054A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- wiring
- film
- semiconductor device
- psg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は、半導体装置の製造方法に関する。
特に、多層金属配線を形成する方法の改良に関する。
（２）技術の背景と従来技術の問題点
半導体装置は集積度の向上にともない金属特にアルミニ
ウム配線が多層に形成される場合が多くなっているが、
層間絶縁膜の形成工・程にＣＶＤ法等４００〜４５０℃
程度の高温工程が使用される場合が多い関係上、下記す
る問題が避は難い。
ウム配線が多層に形成される場合が多くなっているが、
層間絶縁膜の形成工・程にＣＶＤ法等４００〜４５０℃
程度の高温工程が使用される場合が多い関係上、下記す
る問題が避は難い。
（イ）二酸化シ゛リコン層、Ｐ２Ｏ層等の層間絶縁層を
形成する目的をもってなすＣＶＤ法等の実行に先立って
なされる４００〜４５０℃程度の予熱工程期間中に、下
層を構成するアルミニウム層に突起（いわゆるヒルロッ
ク）が発生し、この突起が層間絶縁膜の厚さに不均一を
発生させ、層間短絡の原因となる。
形成する目的をもってなすＣＶＤ法等の実行に先立って
なされる４００〜４５０℃程度の予熱工程期間中に、下
層を構成するアルミニウム層に突起（いわゆるヒルロッ
ク）が発生し、この突起が層間絶縁膜の厚さに不均一を
発生させ、層間短絡の原因となる。
（ロ）下層を構成するアルミニウム層が４００〜４５０
℃程度の温度においてかなり膨張した状態でその上に層
間絶縁膜が形成されるので、常温に戻りアルミニウム層
が収縮した場合層間絶縁膜中にストレスが発生して層間
絶縁層にクラックが発生する原因となる。
℃程度の温度においてかなり膨張した状態でその上に層
間絶縁膜が形成されるので、常温に戻りアルミニウム層
が収縮した場合層間絶縁膜中にストレスが発生して層間
絶縁層にクラックが発生する原因となる。
（ハ）上記と同様の理由によりアルミニウム配線の破損
・断線の原因となる。
・断線の原因となる。
この欠点は、ガラスパッケージをもって半導体装置を保
護する場合等４８０℃程度の高温工程を半導体装置の形
成後にアプライすることを必要とする場合等においては
、極めて顕著となり、看過し難い重大な欠点となる。
護する場合等４８０℃程度の高温工程を半導体装置の形
成後にアプライすることを必要とする場合等においては
、極めて顕著となり、看過し難い重大な欠点となる。
（３）発明の目的
本発明の目的は、この欠点を解消することにあり、居間
短絡や下層金属配線が断線する可能性が少なく、特に、
多層配線形成後に高温工程を受ける場合でも層間短絡や
下層金属配線が断線する可能性が少ない半導体装置の製
造方法を提供することにある。
短絡や下層金属配線が断線する可能性が少なく、特に、
多層配線形成後に高温工程を受ける場合でも層間短絡や
下層金属配線が断線する可能性が少ない半導体装置の製
造方法を提供することにある。
（４）発明の構成
本出願は二つの独立した発明を含み、その第１の発明の
構成は、多層配線を有する半導体装置の製造方法におい
て、金属配線を形成し、その後の工程において予定され
ている最高温度のおよそ展に約１０℃を加えた温度にお
いて絶縁物層を形成する工程の組を少なくとも１組実行
することを特徴とする半導体装置の製造方法にある。
構成は、多層配線を有する半導体装置の製造方法におい
て、金属配線を形成し、その後の工程において予定され
ている最高温度のおよそ展に約１０℃を加えた温度にお
いて絶縁物層を形成する工程の組を少なくとも１組実行
することを特徴とする半導体装置の製造方法にある。
上記の欠点は、半導体装置がその中に置かれる温度には
、 （イ）層間絶縁膜の形成される温度（Ａ）と、（ロ）多
層配線形成後に半導体装置が受ける最高温度（Ｂ）と、 （ハ）室温（Ｃ）との３種類があり、 一方、層間絶縁膜は温度（Ａ）において形成されるので
あるから、熱膨張に起因して金属配線と層間絶縁膜との
間に発生するストレスとその方向とは、温度（Ａ）が、
通常のＣＶＤ法の最適成長温度４００〜４５０℃である
場合、温度（Ｃ）においては負方向に大となり、最高温
度（Ｂ）においては正方向に小となると言う原因にもと
づいて金属配線が損傷を受けるものであるから、この原
因を排除するため、温度（Ａ）を、最高温度（Ｂ）のお
よそ局に室温（Ｃ）のおよそ局である約１０℃を加えた
温度例えば２５０℃（４８０°／２＋２０°／２）程度
に選択して、熱膨張に起因して金属配線と居間絶縁膜と
の間に発生するストレスとその方向を、温度（Ｃ）にお
いては負方向に中程度とし、最高温度（Ｂ）においては
正方向に中程度とし、金屑配線にもまた、ｅＭ給縁辰に
も損傷を与える可能性を最も少なくしたものである。ち
なみに、もし、温度（Ａ）を例えば１００℃程度と極め
て低くすれば、金属配線と層間絶縁膜との間に発生する
ストレスとその方向は、温度（Ｃ）においては負方向に
小となるが、温度（Ｂ）においては正方向に大となり層
間絶縁膜が損傷を受けることとなるので、やはり不具合
である。
、 （イ）層間絶縁膜の形成される温度（Ａ）と、（ロ）多
層配線形成後に半導体装置が受ける最高温度（Ｂ）と、 （ハ）室温（Ｃ）との３種類があり、 一方、層間絶縁膜は温度（Ａ）において形成されるので
あるから、熱膨張に起因して金属配線と層間絶縁膜との
間に発生するストレスとその方向とは、温度（Ａ）が、
通常のＣＶＤ法の最適成長温度４００〜４５０℃である
場合、温度（Ｃ）においては負方向に大となり、最高温
度（Ｂ）においては正方向に小となると言う原因にもと
づいて金属配線が損傷を受けるものであるから、この原
因を排除するため、温度（Ａ）を、最高温度（Ｂ）のお
よそ局に室温（Ｃ）のおよそ局である約１０℃を加えた
温度例えば２５０℃（４８０°／２＋２０°／２）程度
に選択して、熱膨張に起因して金属配線と居間絶縁膜と
の間に発生するストレスとその方向を、温度（Ｃ）にお
いては負方向に中程度とし、最高温度（Ｂ）においては
正方向に中程度とし、金屑配線にもまた、ｅＭ給縁辰に
も損傷を与える可能性を最も少なくしたものである。ち
なみに、もし、温度（Ａ）を例えば１００℃程度と極め
て低くすれば、金属配線と層間絶縁膜との間に発生する
ストレスとその方向は、温度（Ｃ）においては負方向に
小となるが、温度（Ｂ）においては正方向に大となり層
間絶縁膜が損傷を受けることとなるので、やはり不具合
である。
本発明の構成に係る温度において層間絶縁膜を形成する
ことは、プラズマＣＶＤ法またはスパッタ法を使用すれ
ば可能である。また、この絶縁物の種類には大きな自由
度が許され、ＰＳＧ、ＳｉＮ、ＳｉＯ，、等が使用可能
である。また、スパッタ法を使用する場合はＴｉＮ等で
あってもよい。
ことは、プラズマＣＶＤ法またはスパッタ法を使用すれ
ば可能である。また、この絶縁物の種類には大きな自由
度が許され、ＰＳＧ、ＳｉＮ、ＳｉＯ，、等が使用可能
である。また、スパッタ法を使用する場合はＴｉＮ等で
あってもよい。
たぐ、これらのプラズマＣＶＤ法等をもって形成した二
酸化シリコン膜はその膜質が必ずしもすぐれているとは
云い得ないので、まづ、これらの低温成長法を使用して
、ストレスの点からは最も望ましい特性の絶縁物層を形
成した後、通常のＣＶＤ法を使用して、ざらに膜質のす
ぐれた絶縁物膜を形成し、この二重層をもって層間絶縁
膜とすれば、ストレスの点からも膜質の点からもすぐれ
ており、居間短絡や下層金属配線断線のおそれがより少
ない多層配線を製造することができる。
酸化シリコン膜はその膜質が必ずしもすぐれているとは
云い得ないので、まづ、これらの低温成長法を使用して
、ストレスの点からは最も望ましい特性の絶縁物層を形
成した後、通常のＣＶＤ法を使用して、ざらに膜質のす
ぐれた絶縁物膜を形成し、この二重層をもって層間絶縁
膜とすれば、ストレスの点からも膜質の点からもすぐれ
ており、居間短絡や下層金属配線断線のおそれがより少
ない多層配線を製造することができる。
本出願に含まれる第２の発明の構成は、多層配線を有す
る半導体装置の製造方法において、金属配線を形成し、
その後の工程において予定されている最高温度のおよそ
１／２程度の温度において第１の絶縁物層を形成し、熱
処理をなし、前記第１の絶縁物層を除去し、他の温度に
おいて第２の絶縁物層を形成する工程の組を少なくとも
１組実行することを特徴とする半導体装置の製造方法に
ある。
る半導体装置の製造方法において、金属配線を形成し、
その後の工程において予定されている最高温度のおよそ
１／２程度の温度において第１の絶縁物層を形成し、熱
処理をなし、前記第１の絶縁物層を除去し、他の温度に
おいて第２の絶縁物層を形成する工程の組を少なくとも
１組実行することを特徴とする半導体装置の製造方法に
ある。
上記第１の発明に係る半導体装置の製造方法、において
は、居間絶縁膜を比較的低温をもって形成するため、プ
ラズマＣＶＤ法またはスパッタ法を使用せざるを得ない
ので、ストレスの問題は解決されるが、層間絶縁膜の膜
質が必ずしも満足すべきものではないという欠点が残る
。この第２の発明は、この欠点を解消するものであり、
第１の発明の場合と同様、熱膨張に起因するストレスの
点からは最も望ましい状態となる温度で居間絶縁膜を一
旦形成し、この望ましいストレス状態を保持させる目的
をもって、上記の層間絶縁膜が形成されている状態で熱
処理を実行して金属配線を構成する金属を合金化してそ
の金属グレインを再配列させてストレス状態を固定させ
た後上記の居間絶縁膜（膜質が必ずしも良好と、は云い
難い絶縁層）を除去し、最も良好な膜質が得られる温度
を自由に選択して、再び層間絶縁膜を形成し、熱膨張に
起因するストレスの点からも膜質の点からも最も望まし
い状態の多層配線を実現するものである。
は、居間絶縁膜を比較的低温をもって形成するため、プ
ラズマＣＶＤ法またはスパッタ法を使用せざるを得ない
ので、ストレスの問題は解決されるが、層間絶縁膜の膜
質が必ずしも満足すべきものではないという欠点が残る
。この第２の発明は、この欠点を解消するものであり、
第１の発明の場合と同様、熱膨張に起因するストレスの
点からは最も望ましい状態となる温度で居間絶縁膜を一
旦形成し、この望ましいストレス状態を保持させる目的
をもって、上記の層間絶縁膜が形成されている状態で熱
処理を実行して金属配線を構成する金属を合金化してそ
の金属グレインを再配列させてストレス状態を固定させ
た後上記の居間絶縁膜（膜質が必ずしも良好と、は云い
難い絶縁層）を除去し、最も良好な膜質が得られる温度
を自由に選択して、再び層間絶縁膜を形成し、熱膨張に
起因するストレスの点からも膜質の点からも最も望まし
い状態の多層配線を実現するものである。
当初に形成されるが後の工程において除去される居間絶
縁膜としては、第１の発明の場合と同様、プラズマＣＶ
Ｄ法をもって形成されるＰＳＧ。
縁膜としては、第１の発明の場合と同様、プラズマＣＶ
Ｄ法をもって形成されるＰＳＧ。
ＳｉＮ、ＳｉＯ２等やスパッタ法をもって形成されるＰ
ＳＧ、ＳｉＮ、ＳｉＯ、ＴｉＮ等が使用可能である。後
の工程において形成される層間絶縁膜は通常のＣＶＤ法
を使用してなすＰＳＧ。
ＳＧ、ＳｉＮ、ＳｉＯ、ＴｉＮ等が使用可能である。後
の工程において形成される層間絶縁膜は通常のＣＶＤ法
を使用してなすＰＳＧ。
Ｓ ｉＮ 、 Ｓ ｔ ０２等がよい、なお、金属電極
台配線を合金化する熱処理温度は金属の種類に依存する
が、アルミニウムの場合４００〜５００℃程度であり、
熱処理時間は１５分程度または若干それより長いことが
望ましい。
台配線を合金化する熱処理温度は金属の種類に依存する
が、アルミニウムの場合４００〜５００℃程度であり、
熱処理時間は１５分程度または若干それより長いことが
望ましい。
（５）発明の実施例
以下、図面を参照しつ覧、本出願に含まれる第１と第２
の発明の実施例に係る半導体装置の製造方法の層間絶縁
膜形成工程についてさらに説明する。
の発明の実施例に係る半導体装置の製造方法の層間絶縁
膜形成工程についてさらに説明する。
ｌの の
第１図参照
図において、１はその中に素子が形成されているシリコ
ン単結晶層であり、２は二酸化シリコンよりなるフィー
ルド絶縁膜であり、３はアルミニウム電極・配線であり
、アルミニウムを ５．０００Ａ程度の厚さに蒸着した
後、フォトリソグラフィー法を使用してパターニングし
て形成する。
ン単結晶層であり、２は二酸化シリコンよりなるフィー
ルド絶縁膜であり、３はアルミニウム電極・配線であり
、アルミニウムを ５．０００Ａ程度の厚さに蒸着した
後、フォトリソグラフィー法を使用してパターニングし
て形成する。
２５０℃程度の温度において、フォスフインとモノシラ
ンと酸化窒素との混合ガスを使用し、基板側を接地し対
向電極側に正バイアス電圧を印加してラジオ周波数を印
加してなすプラズマＣＶＤ法を使用してＰＳＧ膜４を５
００Ａ程度の厚さに形成する。
ンと酸化窒素との混合ガスを使用し、基板側を接地し対
向電極側に正バイアス電圧を印加してラジオ周波数を印
加してなすプラズマＣＶＤ法を使用してＰＳＧ膜４を５
００Ａ程度の厚さに形成する。
つＣいて、 ４００〜４５０℃の温度範囲において、フ
ォスフインとシランと酸素との混合ガスを使用してなす
プラズマＣＶＤ法をもって他のＰＳＧＳｂＦ３，５００
Ａ程度の厚さに形成する。
ォスフインとシランと酸素との混合ガスを使用してなす
プラズマＣＶＤ法をもって他のＰＳＧＳｂＦ３，５００
Ａ程度の厚さに形成する。
所望により、アルミニウム電極φ配線３、ＰＳＧ膜４、
他のＰＳＧＳｂＦ３組を重ねて形成する。
他のＰＳＧＳｂＦ３組を重ねて形成する。
以上の工程を使用して製造した多層配線においては、
（イ）アルミニウム電極拳配線３とＰＳＧＳ２Ｏ２間の
ストレス状態が最も望ましい状態に保持されており、す
なわち、アルミニウム電極・配線３とＰＳＧＳ２Ｏ２間
のストレス状態が、室温においては負方向に中程度、最
高温度においては正方向に中程度となるように保持され
ており、（ロ）ＰＳＧＳ２Ｏ２質は必ずしもすぐれてい
るとは云えないが、この膜質の問題は良好な膜質の他の
ＰＳＧ膜４をもって十分カバーされており１本発明の目
的を満たす層間絶縁膜とされている。
ストレス状態が最も望ましい状態に保持されており、す
なわち、アルミニウム電極・配線３とＰＳＧＳ２Ｏ２間
のストレス状態が、室温においては負方向に中程度、最
高温度においては正方向に中程度となるように保持され
ており、（ロ）ＰＳＧＳ２Ｏ２質は必ずしもすぐれてい
るとは云えないが、この膜質の問題は良好な膜質の他の
ＰＳＧ膜４をもって十分カバーされており１本発明の目
的を満たす層間絶縁膜とされている。
なお、上記の実施例にあっては、ＰＳＧ膜が２枚使用さ
れているが、これを１枚のみとし、つまり、ＰＳＧＳ２
Ｏ２としてこの厚さを１ＩＬ１１程度に厚くしてもさし
つかえない、たぐ、再々述べているとおり ２５０℃程
度の低温においてなすプラズマＣＶＤ法をもって形成し
たＰＳＧ膜３の膜質はいささか劣るので、信頼性の点で
いく゛らか劣ることはやむを得ない。
れているが、これを１枚のみとし、つまり、ＰＳＧＳ２
Ｏ２としてこの厚さを１ＩＬ１１程度に厚くしてもさし
つかえない、たぐ、再々述べているとおり ２５０℃程
度の低温においてなすプラズマＣＶＤ法をもって形成し
たＰＳＧ膜３の膜質はいささか劣るので、信頼性の点で
いく゛らか劣ることはやむを得ない。
２の の
第２図参照
図において、ｌはその中に素子が形成されているシリコ
ン単結晶層であり、２は二酸化シリコンよりなるフィー
ルド絶縁膜であり、３はアルミニウム電極・配線であり
、アルミニウムを５，０ＯＯＡ程度の厚さに蒸着した後
、フォトリソグラフィー法を使用してバターニングして
形成する。
ン単結晶層であり、２は二酸化シリコンよりなるフィー
ルド絶縁膜であり、３はアルミニウム電極・配線であり
、アルミニウムを５，０ＯＯＡ程度の厚さに蒸着した後
、フォトリソグラフィー法を使用してバターニングして
形成する。
２５０℃程度の温度において、フォスフインとモノシラ
ンと酸化窒素との混合ガスを使用し、基板側を接地し対
向電極側に正バイアス電圧を印加してラジオ周波数を印
加してなすプラズマＣＶＤ法を使用してＰＳＧ膜４を５
００λ程度の厚さに形成する。
ンと酸化窒素との混合ガスを使用し、基板側を接地し対
向電極側に正バイアス電圧を印加してラジオ周波数を印
加してなすプラズマＣＶＤ法を使用してＰＳＧ膜４を５
００λ程度の厚さに形成する。
４００〜５００℃の温度をもって１５分程度または若干
それより長時間熱処理を実行する６表面がＰＳＧである
から、ガスは選ばない、酸化性ガスでも全くさしつかえ
ない。
それより長時間熱処理を実行する６表面がＰＳＧである
から、ガスは選ばない、酸化性ガスでも全くさしつかえ
ない。
この工程において、アルミニウム電極・配線３は合金化
されて原子の再配列がなされ、上記の望ましいストレス
状態が固定されてアルミニウム電極・配線３°に転換さ
れる。
されて原子の再配列がなされ、上記の望ましいストレス
状態が固定されてアルミニウム電極・配線３°に転換さ
れる。
第３図参照
上記のＰＳＧ膜４を除去する。この工程は、四フッ化メ
タンと酸素との混合ガスを反応ガスとするプラズマエツ
チング法を使用して容易に可能である。
タンと酸素との混合ガスを反応ガスとするプラズマエツ
チング法を使用して容易に可能である。
つＣいて、 ４００〜４５０℃の温ｊ［囲において、フ
ォスフインとシランと酸素との混合ガスを使用してなす
プラズマＣＶＤ法をもって第２のＰＳＧ膜６を１ト■程
度の厚さに形成する。
ォスフインとシランと酸素との混合ガスを使用してなす
プラズマＣＶＤ法をもって第２のＰＳＧ膜６を１ト■程
度の厚さに形成する。
所望により、上記の工程を複数回繰り返しアルミニウム
電極・配線３°と第２のＰＳＧ膜６との組を所望の数形
成する。゛ 以上の工程を使用して製造した多層配線においては、 （イ）アルミニウム電極−配線３°と第２のＰＳＧ膜６
との間のストレス状態が最も望ましい状態に保持されて
おり、すなわち、アルミニウム電極・配線３°と第２の
ＰＳＧ膜６との間のストレス状態が室温においては負方
向に中程度、最高温度においては正方向に中程度となる
ように保持されており。
電極・配線３°と第２のＰＳＧ膜６との組を所望の数形
成する。゛ 以上の工程を使用して製造した多層配線においては、 （イ）アルミニウム電極−配線３°と第２のＰＳＧ膜６
との間のストレス状態が最も望ましい状態に保持されて
おり、すなわち、アルミニウム電極・配線３°と第２の
ＰＳＧ膜６との間のストレス状態が室温においては負方
向に中程度、最高温度においては正方向に中程度となる
ように保持されており。
（ロ）良好な膜質の第２のＰＳＧ膜６をもって絶縁が確
実に保持され本発明の目的を満たす層間絶縁膜とされて
いる。
実に保持され本発明の目的を満たす層間絶縁膜とされて
いる。
（７）発明の詳細
な説明せるとおり、本発明によれば居間短絡や下層金属
配線が断線する可能性が少なく、特に、多層配線形成後
に高温工程を受ける場合でも居間短絡や下層金属配線が
断線する可能性が少ない半導体装置の製造方法を提供す
ることができる。
配線が断線する可能性が少なく、特に、多層配線形成後
に高温工程を受ける場合でも居間短絡や下層金属配線が
断線する可能性が少ない半導体装置の製造方法を提供す
ることができる。
第１図、第２図は第１の発明の詳細な説明する基板断面
図であり、第３図は第２の発明の詳細な説明する基板断
面図である。 ｌ・会舎シリコン単結晶層、 ２・・・フィールド絶
縁膜、 ３拳・・アルミニウム電極・配線、 ３° ・
・・合金化されたアルミニウム電極参配線、 ４・・・
絶縁物層（ＰＳＧ膜）。 ５１魯他の絶縁物層（他のＰＳＧ膜）、６ｅ・・第２の
絶縁物層（第２のＰＳＧ膜）。
図であり、第３図は第２の発明の詳細な説明する基板断
面図である。 ｌ・会舎シリコン単結晶層、 ２・・・フィールド絶
縁膜、 ３拳・・アルミニウム電極・配線、 ３° ・
・・合金化されたアルミニウム電極参配線、 ４・・・
絶縁物層（ＰＳＧ膜）。 ５１魯他の絶縁物層（他のＰＳＧ膜）、６ｅ・・第２の
絶縁物層（第２のＰＳＧ膜）。
Claims (3)
- （１）多層配線を有する半導体装置の製造方法において
、金属配線を形成し、その後の工程において予定されて
いる最高温度のおよそ１／２に約１０℃を加えた温度に
おいて絶縁物層を形成する工程の組を少なくとも１組実
行することを特徴とする半導体装置の製造方法。 - （２）前記最高温度の１／２に１０℃を加えた温度にお
いて絶縁物層を形成した後、他の温度において他の絶縁
物層を形成する工程の付加されてなる、特許請求の範囲
第１項記載の半導体装置の製造方法。 - （３）多層配線を有する半導体装置の製造方法において
、金属配線を形成し、その後の工程において予定されて
いる最高温度のおよそ１／２程度の温度において第１の
絶縁物層を形成し、熱処理をなし、前記第１の絶縁物層
を除去し、他の温度において第２の絶縁物層を形成する
工程の組を少なくとも１組実行することを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59150541A JPH0622234B2 (ja) | 1984-07-20 | 1984-07-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59150541A JPH0622234B2 (ja) | 1984-07-20 | 1984-07-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6130054A true JPS6130054A (ja) | 1986-02-12 |
| JPH0622234B2 JPH0622234B2 (ja) | 1994-03-23 |
Family
ID=15499119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59150541A Expired - Lifetime JPH0622234B2 (ja) | 1984-07-20 | 1984-07-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0622234B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4920077A (en) * | 1987-10-09 | 1990-04-24 | Sgs-Thomson Microelectronics S.R.L. | Method of manufacturing monolythic integrated circuits |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS555855A (en) * | 1978-06-29 | 1980-01-17 | Ricoh Co Ltd | Ink jet type multihead |
| JPS58131768A (ja) * | 1982-01-29 | 1983-08-05 | Toshiba Corp | 半導体装置 |
-
1984
- 1984-07-20 JP JP59150541A patent/JPH0622234B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS555855A (en) * | 1978-06-29 | 1980-01-17 | Ricoh Co Ltd | Ink jet type multihead |
| JPS58131768A (ja) * | 1982-01-29 | 1983-08-05 | Toshiba Corp | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4920077A (en) * | 1987-10-09 | 1990-04-24 | Sgs-Thomson Microelectronics S.R.L. | Method of manufacturing monolythic integrated circuits |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0622234B2 (ja) | 1994-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6130054A (ja) | 半導体装置の製造方法 | |
| JP3142457B2 (ja) | 強誘電体薄膜キャパシタの製造方法 | |
| JPH0562967A (ja) | 半導体装置の製造方法 | |
| JP2834667B2 (ja) | 半導体装置の製造方法 | |
| JPH02122653A (ja) | 半導体素子用層間膜 | |
| JP2808401B2 (ja) | 半導体装置の製造方法 | |
| JPH0428231A (ja) | 半導体装置の製造方法 | |
| JP2806757B2 (ja) | 半導体装置の製造方法 | |
| JPH0258353A (ja) | 半導体装置 | |
| JPH05243226A (ja) | 半導体装置の製造方法 | |
| JPS62165328A (ja) | 酸化後の金属合金化方法 | |
| JPH04354337A (ja) | 半導体装置の製造方法 | |
| JPS63308315A (ja) | 半導体装置の製造方法 | |
| JPH03159124A (ja) | 半導体装置の製造方法 | |
| JPS6251243A (ja) | 半導体装置の製造方法 | |
| JPS62245641A (ja) | 半導体装置のパツド部構造 | |
| JPH0337857B2 (ja) | ||
| JPH04167547A (ja) | 半導体装置 | |
| JPH07130847A (ja) | 半導体装置およびその製造方法 | |
| JP2000228403A (ja) | アルミ配線の形成方法 | |
| JPH08236534A (ja) | 半導体素子のパッシベーション膜の形成方法 | |
| JPH01200651A (ja) | 半導体装置の製造方法 | |
| JPH05152444A (ja) | 半導体装置の製造方法 | |
| JPH0362554A (ja) | 半導体装置及びその製造方法 | |
| JPH05152280A (ja) | 半導体装置の製造方法 |