JP2834667B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2834667B2 JP2834667B2 JP5560194A JP5560194A JP2834667B2 JP 2834667 B2 JP2834667 B2 JP 2834667B2 JP 5560194 A JP5560194 A JP 5560194A JP 5560194 A JP5560194 A JP 5560194A JP 2834667 B2 JP2834667 B2 JP 2834667B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- sio
- sog
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、平坦な層間絶縁膜におけるクラックの発
生を防止することができる半導体装置の製造方法に関す
る。
に関し、特に、平坦な層間絶縁膜におけるクラックの発
生を防止することができる半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】多層配線の配線層間に配設される層間絶
縁層は、一般に、第１層目の配線層の上にスピン・オン
・グラス法によってＳＯＧ層を形成し、加熱処理によっ
てＳＯＧ層を平坦化する方法によって形成されている。
このＳＯＧ膜は水分吸湿性が高いため、図２（Ａ）に示
すように、まず、第１層目の配線層１１上に下地Ｐ−Ｓ
ｉＯ層１２（以下、プラズマＣＶＤ法により形成したシ
リコン酸化膜をＰ−ＳｉＯと表記する）を形成する。次
に、図２（Ｂ）に示すように、ＳＯＧ膜１３をスピンコ
ートし、４００℃程度の熱処理を加えて平坦化した後、
その上にＰ−ＳｉＯ膜を成膜し、平坦な層間絶縁層を形
成している。
縁層は、一般に、第１層目の配線層の上にスピン・オン
・グラス法によってＳＯＧ層を形成し、加熱処理によっ
てＳＯＧ層を平坦化する方法によって形成されている。
このＳＯＧ膜は水分吸湿性が高いため、図２（Ａ）に示
すように、まず、第１層目の配線層１１上に下地Ｐ−Ｓ
ｉＯ層１２（以下、プラズマＣＶＤ法により形成したシ
リコン酸化膜をＰ−ＳｉＯと表記する）を形成する。次
に、図２（Ｂ）に示すように、ＳＯＧ膜１３をスピンコ
ートし、４００℃程度の熱処理を加えて平坦化した後、
その上にＰ−ＳｉＯ膜を成膜し、平坦な層間絶縁層を形
成している。
【０００３】このＳＯＧ膜は、下地酸化膜とＯＨ基を介
して結合しているが、このＳＯＧ膜が、特に無機ＳＯＧ
膜のように、自己応力が大きいものである場合、図２
（Ｃ）に示すように、パッド部１４等において、下地Ｐ
−ＳｉＯ層１２からＳＯＧ層１３が剥がれる不具合が発
生することがあった。この剥がれの発生を防止する方法
として、下地がＰＳＧ膜の場合には、ＣＦ4 ＋Ｏ2 プラ
ズマによる処理によってＰＳＧ膜とＳＯＧ膜の密着性を
向上させる方法等が提案されている（特開昭６０−４６
０３６号公報）。
して結合しているが、このＳＯＧ膜が、特に無機ＳＯＧ
膜のように、自己応力が大きいものである場合、図２
（Ｃ）に示すように、パッド部１４等において、下地Ｐ
−ＳｉＯ層１２からＳＯＧ層１３が剥がれる不具合が発
生することがあった。この剥がれの発生を防止する方法
として、下地がＰＳＧ膜の場合には、ＣＦ4 ＋Ｏ2 プラ
ズマによる処理によってＰＳＧ膜とＳＯＧ膜の密着性を
向上させる方法等が提案されている（特開昭６０−４６
０３６号公報）。
【０００４】
【発明が解決しようとする課題】しかし、前記ＣＦ4 ＋
Ｏ2 プラズマを用いる処理による方法においては、プラ
ズマ工程を新たに加える必要が生じてコストの増大の原
因となったり、また、プラズマ処理によるダメージの発
生、また、スループットの低下等を招く等の問題があっ
た。
Ｏ2 プラズマを用いる処理による方法においては、プラ
ズマ工程を新たに加える必要が生じてコストの増大の原
因となったり、また、プラズマ処理によるダメージの発
生、また、スループットの低下等を招く等の問題があっ
た。
【０００５】そこで本発明の目的は、簡便な方法によっ
て、ＳＯＧ層と下地Ｐ−ＳｉＯ層との密着性を向上させ
ることができ、層間絶縁層におけるＳＯＧ層と下地Ｐ−
ＳｉＯ層との間の密着性不良に基づくクラックの発生を
防止することができるため、安定した平坦化プロセスが
可能となる半導体装置の製造方法を提供することにあ
る。
て、ＳＯＧ層と下地Ｐ−ＳｉＯ層との密着性を向上させ
ることができ、層間絶縁層におけるＳＯＧ層と下地Ｐ−
ＳｉＯ層との間の密着性不良に基づくクラックの発生を
防止することができるため、安定した平坦化プロセスが
可能となる半導体装置の製造方法を提供することにあ
る。
【０００６】
【課題を解決するための手段】前記課題を解決するため
に、本発明は、配線層間に、下地Ｐ−ＳｉＯ層とＳＯＧ
層からなる層間絶縁層を有する半導体装置の製造方法で
あって、下地Ｐ−ＳｉＯ層を形成した後、該下地Ｐ−Ｓ
ｉＯ層の表面に、該下地Ｐ−ＳｉＯ層形成時よりもプラ
ズマ密度を下げてプラズマＣＶＤを行うことにより、Ｏ
Ｈ基を該下地Ｐ−ＳｉＯ層よりも多量に含むＰ−ＳｉＯ
表面層を形成し、さらにＳＯＧ層を形成する工程を含む
半導体装置の製造方法を提供するものである。ここで、
前記下地Ｐ−ＳｉＯ層および前記Ｐ−ＳｉＯ表面層を、
ＳｉＨ 4 およびＮ 2 Ｏを原料とするプラズマＣＶＤ法に
よって形成するのが好ましい。また、前記Ｐ−ＳｉＯ表
面層の厚さが３００〜５００Åであるのが好ましい。
に、本発明は、配線層間に、下地Ｐ−ＳｉＯ層とＳＯＧ
層からなる層間絶縁層を有する半導体装置の製造方法で
あって、下地Ｐ−ＳｉＯ層を形成した後、該下地Ｐ−Ｓ
ｉＯ層の表面に、該下地Ｐ−ＳｉＯ層形成時よりもプラ
ズマ密度を下げてプラズマＣＶＤを行うことにより、Ｏ
Ｈ基を該下地Ｐ−ＳｉＯ層よりも多量に含むＰ−ＳｉＯ
表面層を形成し、さらにＳＯＧ層を形成する工程を含む
半導体装置の製造方法を提供するものである。ここで、
前記下地Ｐ−ＳｉＯ層および前記Ｐ−ＳｉＯ表面層を、
ＳｉＨ 4 およびＮ 2 Ｏを原料とするプラズマＣＶＤ法に
よって形成するのが好ましい。また、前記Ｐ−ＳｉＯ表
面層の厚さが３００〜５００Åであるのが好ましい。
【０００７】以下、半導体基板上に配線層を形成した
後、本発明の半導体装置の製造方法（以下、「本発明の
方法」という）を適用して、配線層の上部に平坦な層間
絶縁層を形成する図１（Ａ）〜（Ｄ）に示す工程を例に
とり、本発明の方法について詳細に説明する。
後、本発明の半導体装置の製造方法（以下、「本発明の
方法」という）を適用して、配線層の上部に平坦な層間
絶縁層を形成する図１（Ａ）〜（Ｄ）に示す工程を例に
とり、本発明の方法について詳細に説明する。
【０００８】図１（Ａ）〜（Ｄ）に示す工程において
は、まず、半導体基板１上に形成された、Ａｌ合金、多
結晶シリコン、ポリシリサイド等からなる配線層２の上
部に、図１（Ａ）に示すように、下地Ｐ−ＳｉＯ層３が
形成される。この下地Ｐ−ＳｉＯ層３の形成は、特に制
限されず、常法にしたがって行うことができる。また、
この下地Ｐ−ＳｉＯ層の厚さは、配線層の厚さ、配線間
隔等にしたがって適宜決定されるが、通常、２０００〜
３０００Å程度である。
は、まず、半導体基板１上に形成された、Ａｌ合金、多
結晶シリコン、ポリシリサイド等からなる配線層２の上
部に、図１（Ａ）に示すように、下地Ｐ−ＳｉＯ層３が
形成される。この下地Ｐ−ＳｉＯ層３の形成は、特に制
限されず、常法にしたがって行うことができる。また、
この下地Ｐ−ＳｉＯ層の厚さは、配線層の厚さ、配線間
隔等にしたがって適宜決定されるが、通常、２０００〜
３０００Å程度である。
【０００９】次に、本発明の方法においては、図１
（Ｂ）に示すように、下地Ｐ−ＳｉＯ層３の上にＯＨ基
を多量に含むＰ−ＳｉＯ表面層４を形成する。このＰ−
ＳｉＯ表面層におけるＯＨ基の量は、通常、ＳｉＯの量
と比較して、０．４〜０．５程度であるが、密着性の向
上のためには、０．７〜０．８程度であるのが好まし
い。また、このＰ−ＳｉＯ表面層の厚さは、薄いほど良
いが、通常、３００〜５００Å程度である。
（Ｂ）に示すように、下地Ｐ−ＳｉＯ層３の上にＯＨ基
を多量に含むＰ−ＳｉＯ表面層４を形成する。このＰ−
ＳｉＯ表面層におけるＯＨ基の量は、通常、ＳｉＯの量
と比較して、０．４〜０．５程度であるが、密着性の向
上のためには、０．７〜０．８程度であるのが好まし
い。また、このＰ−ＳｉＯ表面層の厚さは、薄いほど良
いが、通常、３００〜５００Å程度である。
【００１０】ＯＨ基を多量に含むＰ−ＳｉＯ表面層の形
成は、前記下地Ｐ−ＳｉＯ層の形成に続いて、同一の成
膜装置内において、連続して行ってもよいし、下地Ｐ−
ＳｉＯ層を形成した後、異なる成膜装置を用いて行って
もよい。このＯＨ基を多量に含むＰ−ＳｉＯ表面層を形
成する方法としては、プラズマ密度を下げ、反応混合物
を未分解にして行う方法が有効であり、具体的には、プ
ラズマの放電電圧を段階的に下げる、ＣＶＤ装置の電極
板間隔を段階的に広げる等の方法が有効である。
成は、前記下地Ｐ−ＳｉＯ層の形成に続いて、同一の成
膜装置内において、連続して行ってもよいし、下地Ｐ−
ＳｉＯ層を形成した後、異なる成膜装置を用いて行って
もよい。このＯＨ基を多量に含むＰ−ＳｉＯ表面層を形
成する方法としては、プラズマ密度を下げ、反応混合物
を未分解にして行う方法が有効であり、具体的には、プ
ラズマの放電電圧を段階的に下げる、ＣＶＤ装置の電極
板間隔を段階的に広げる等の方法が有効である。
【００１１】本発明の方法において、このＯＨ基を多量
に含むＰ−ＳｉＯ表面層の形成を、前記下地Ｐ−ＳｉＯ
層をプラズマＣＶＤ装置内で形成した後、引き続いて、
同じプラズマＣＶＤ装置において、プラズマの放電電圧
を段階的に下げる、ＣＶＤ装置の電極板間隔を段階的に
広げる等の操作によって、プラズマ密度を下げ、反応混
合物を未分解にする方法が、良好な制御性で表面層に薄
膜を形成できる点で、有効である。
に含むＰ−ＳｉＯ表面層の形成を、前記下地Ｐ−ＳｉＯ
層をプラズマＣＶＤ装置内で形成した後、引き続いて、
同じプラズマＣＶＤ装置において、プラズマの放電電圧
を段階的に下げる、ＣＶＤ装置の電極板間隔を段階的に
広げる等の操作によって、プラズマ密度を下げ、反応混
合物を未分解にする方法が、良好な制御性で表面層に薄
膜を形成できる点で、有効である。
【００１２】次に、常法にしたがって、図１（Ｃ）に示
すように、Ｐ−ＳｉＯ表面層４の上にＳＯＧ層５を形成
し、さらに加熱処理等により、図１（Ｄ）に示すよう
に、ＳＯＧ層５の平坦化を行い、配線層２の上に、下地
Ｐ−ＳｉＯ層３、Ｐ−ＳｉＯ表面層４およびＳＯＧ層５
からなる平坦な層間絶縁層６を得ることができる。さら
に、この層間絶縁層６の上部にＰ−ＳｉＯ層等を形成し
た後、２層目の配線層等を形成することができる。
すように、Ｐ−ＳｉＯ表面層４の上にＳＯＧ層５を形成
し、さらに加熱処理等により、図１（Ｄ）に示すよう
に、ＳＯＧ層５の平坦化を行い、配線層２の上に、下地
Ｐ−ＳｉＯ層３、Ｐ−ＳｉＯ表面層４およびＳＯＧ層５
からなる平坦な層間絶縁層６を得ることができる。さら
に、この層間絶縁層６の上部にＰ−ＳｉＯ層等を形成し
た後、２層目の配線層等を形成することができる。
【００１３】本発明の方法は、以上の図１（Ａ）〜
（Ｄ）に示す工程に制限されず、半導体装置の製造にお
いて、ＳＯＧ層と下地Ｐ−ＳｉＯ層とを有する層間膜の
製造工程のいずれの工程にも、適用可能である。
（Ｄ）に示す工程に制限されず、半導体装置の製造にお
いて、ＳＯＧ層と下地Ｐ−ＳｉＯ層とを有する層間膜の
製造工程のいずれの工程にも、適用可能である。
【００１４】
【作用】一般に、ＳＯＧ層と下地Ｐ−ＳｉＯ層との密着
性は、両層が有するＯＨ基同士の結合によって決定され
る。したがって、Ｐ−ＳｉＯ膜のＯＨ基が増加すると、
ＯＨ基を有するＳＯＧ膜との密着性が向上すると考えら
れる。そのため、本発明の方法においては、下地Ｐ−Ｓ
ｉＯ層とＳＯＧ層とは、ＯＨ基を多量に含有するＰ−Ｓ
ｉＯ表面層の介在によって、密着性が向上し、クラック
の発生を防止することができると考えられる。
性は、両層が有するＯＨ基同士の結合によって決定され
る。したがって、Ｐ−ＳｉＯ膜のＯＨ基が増加すると、
ＯＨ基を有するＳＯＧ膜との密着性が向上すると考えら
れる。そのため、本発明の方法においては、下地Ｐ−Ｓ
ｉＯ層とＳＯＧ層とは、ＯＨ基を多量に含有するＰ−Ｓ
ｉＯ表面層の介在によって、密着性が向上し、クラック
の発生を防止することができると考えられる。
【００１５】
【実施例】以下、本発明の実施例を挙げ、本発明をより
具体的に説明する。
具体的に説明する。
【００１６】（実施例１）プラズマＣＶＤ装置（日立電
子エンジニアリング（株）製、ＷＤ−８３００Ｐ）を用
い、Ｓｉウェーハに形成した高さ５０００ÅのＡｌ配線
層の上に、下記条件で厚さ２０００ÅのＰ−ＳｉＯ膜を
成膜した。 ガス条件： ＳｉＨ4 ：３００ｓｃｃｍ Ｎ2 Ｏ：６００ｓｃｃｍ 温度：３６０℃、 圧力：５Ｔｏｒｒ プラズマ出力：３００Ｗ 次に、ガス条件を変えずに、プラズマ出力を２００Ｗで
１秒、１００Ｗで１秒と徐々に下げて成膜を続けた。こ
のとき、ＳｉＨ4 およびＮ2 Ｏは、プラズマ出力を落と
すことにより、完全なＳｉＯ2 とならず未反応の多いＰ
−ＳｉＯ表面層を形成した。この表面層は、ＯＨ基の量
がＳｉＯとの比較で０．８であった。また、このＰ−Ｓ
ｉＯ表面層の膜厚は約５００Åであった。次いで、スピ
ンコート法によって無機ＳＯＧを２度塗りした後、４０
０℃で加熱処理して２５００ÅのＳＯＧ層を成膜した。
得られた下地Ｐ−ＳｉＯ層、Ｐ−ＳｉＯ表面層およびＳ
ＯＧ層からなる層間絶縁層は剥がれが生じていなかっ
た。
子エンジニアリング（株）製、ＷＤ−８３００Ｐ）を用
い、Ｓｉウェーハに形成した高さ５０００ÅのＡｌ配線
層の上に、下記条件で厚さ２０００ÅのＰ−ＳｉＯ膜を
成膜した。 ガス条件： ＳｉＨ4 ：３００ｓｃｃｍ Ｎ2 Ｏ：６００ｓｃｃｍ 温度：３６０℃、 圧力：５Ｔｏｒｒ プラズマ出力：３００Ｗ 次に、ガス条件を変えずに、プラズマ出力を２００Ｗで
１秒、１００Ｗで１秒と徐々に下げて成膜を続けた。こ
のとき、ＳｉＨ4 およびＮ2 Ｏは、プラズマ出力を落と
すことにより、完全なＳｉＯ2 とならず未反応の多いＰ
−ＳｉＯ表面層を形成した。この表面層は、ＯＨ基の量
がＳｉＯとの比較で０．８であった。また、このＰ−Ｓ
ｉＯ表面層の膜厚は約５００Åであった。次いで、スピ
ンコート法によって無機ＳＯＧを２度塗りした後、４０
０℃で加熱処理して２５００ÅのＳＯＧ層を成膜した。
得られた下地Ｐ−ＳｉＯ層、Ｐ−ＳｉＯ表面層およびＳ
ＯＧ層からなる層間絶縁層は剥がれが生じていなかっ
た。
【００１７】
【発明の効果】本発明の半導体装置の製造方法によれ
ば、簡便な方法によって、ＳＯＧ層と下地Ｐ−ＳｉＯ層
との密着性を向上させることができ、層間絶縁層におけ
るＳＯＧ層と下地Ｐ−ＳｉＯ層との間の密着性不良に基
づくクラックの発生を防止することができるため、安定
した平坦化プロセスが可能となる。
ば、簡便な方法によって、ＳＯＧ層と下地Ｐ−ＳｉＯ層
との密着性を向上させることができ、層間絶縁層におけ
るＳＯＧ層と下地Ｐ−ＳｉＯ層との間の密着性不良に基
づくクラックの発生を防止することができるため、安定
した平坦化プロセスが可能となる。
【図１】 本発明の方法を説明する模式断面図。
【図２】 従来のＳＯＧ膜による平坦化工程を説明する
模式図。
模式図。
１ 半導体基板 ２ 配線層 ３ 下地Ｐ−ＳｉＯ層 ４ Ｐ−ＳｉＯ表面層 ５ ＳＯＧ層 １１ 配線層 １２ 下地Ｐ−ＳｉＯ層 １３ ＳＯＧ膜 １４ パッド部
Claims (3)
- 【請求項１】配線層間に、下地Ｐ−ＳｉＯ層とＳＯＧ層
からなる層間絶縁層を有する半導体装置の製造方法であ
って、下地Ｐ−ＳｉＯ層を形成した後、該下地Ｐ−Ｓｉ
Ｏ層の表面に、該下地Ｐ−ＳｉＯ層形成時よりもプラズ
マ密度を下げてプラズマＣＶＤを行うことにより、ＯＨ
基を該下地Ｐ−ＳｉＯ層よりも多量に含むＰ−ＳｉＯ表
面層を形成し、さらにＳＯＧ層を形成する工程を含む半
導体装置の製造方法。 - 【請求項２】 前記下地Ｐ−ＳｉＯ層および前記Ｐ−Ｓｉ
Ｏ表面層を、ＳｉＨ 4 およびＮ 2 Ｏを原料とするプラズ
マＣＶＤ法によって形成することを特徴とする請求項１
に記載の半導体装置の製造方法。 - 【請求項３】 前記Ｐ−ＳｉＯ表面層の厚さが３００〜５
００Åであることを特徴とする請求項１または２に記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5560194A JP2834667B2 (ja) | 1994-03-25 | 1994-03-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5560194A JP2834667B2 (ja) | 1994-03-25 | 1994-03-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07263553A JPH07263553A (ja) | 1995-10-13 |
| JP2834667B2 true JP2834667B2 (ja) | 1998-12-09 |
Family
ID=13003304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5560194A Expired - Fee Related JP2834667B2 (ja) | 1994-03-25 | 1994-03-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2834667B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE525755T1 (de) | 2001-10-12 | 2011-10-15 | Nichia Corp | Lichtemittierendes bauelement und verfahren zu seiner herstellung |
| KR101030068B1 (ko) | 2002-07-08 | 2011-04-19 | 니치아 카가쿠 고교 가부시키가이샤 | 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자 |
| JP5132068B2 (ja) * | 2006-03-27 | 2013-01-30 | 株式会社東芝 | 半導体装置及びその製造方法 |
-
1994
- 1994-03-25 JP JP5560194A patent/JP2834667B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07263553A (ja) | 1995-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900004264B1 (ko) | 스핀-온 그라스를 쎄크리휘셜층으로 사용하는 2중금속층 mos의 평탄화 방법 | |
| JPH1074835A (ja) | 半導体装置の製造方法 | |
| JP2834667B2 (ja) | 半導体装置の製造方法 | |
| JP2000068261A (ja) | 半導体装置の製造方法 | |
| JPH02292826A (ja) | 半導体装置 | |
| JPH0562967A (ja) | 半導体装置の製造方法 | |
| JP3332063B2 (ja) | ＳｉＮｘ／ＰＳＧ積層構造の形成方法 | |
| JP3158835B2 (ja) | 半導体装置とその製造方法 | |
| JP2001176875A (ja) | 半導体装置 | |
| JP4616492B2 (ja) | 半導体素子の絶縁膜形成方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JP2808401B2 (ja) | 半導体装置の製造方法 | |
| JP2908200B2 (ja) | 半導体装置の製造方法 | |
| JPH0637069A (ja) | 半導体装置の製造方法 | |
| JP2000223485A (ja) | 複合絶縁膜の製造方法及びこれを用いた半導体装置の製造方法 | |
| JPH05291415A (ja) | 半導体装置の製造方法 | |
| JPH06216116A (ja) | シリコーン樹脂による絶縁膜形成方法 | |
| JPH0878521A (ja) | 半導体装置の製造方法 | |
| JP2629587B2 (ja) | 半導体装置の製造方法 | |
| JPH0712040B2 (ja) | 半導体装置の製造方法 | |
| JPH07221176A (ja) | 半導体装置の製造方法 | |
| JP3473302B2 (ja) | 塗布型絶縁膜の形成方法及び半導体装置の製造方法並びに半導体装置 | |
| JPH08111458A (ja) | 半導体装置およびその製造方法 | |
| JPH07153840A (ja) | 半導体装置およびその製造方法 | |
| JPH08130245A (ja) | 絶縁膜の成膜方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980916 |
|
| LAPS | Cancellation because of no payment of annual fees |