JPH08111458A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH08111458A
JPH08111458A JP24616894A JP24616894A JPH08111458A JP H08111458 A JPH08111458 A JP H08111458A JP 24616894 A JP24616894 A JP 24616894A JP 24616894 A JP24616894 A JP 24616894A JP H08111458 A JPH08111458 A JP H08111458A
Authority
JP
Japan
Prior art keywords
film
oxide film
wiring pattern
metal wiring
polymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24616894A
Other languages
English (en)
Other versions
JP3363614B2 (ja
Inventor
Masazumi Matsuura
正純 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17144528&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH08111458(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP24616894A priority Critical patent/JP3363614B2/ja
Publication of JPH08111458A publication Critical patent/JPH08111458A/ja
Application granted granted Critical
Publication of JP3363614B2 publication Critical patent/JP3363614B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 本発明は、十分な平坦性および十分な層間膜
絶縁耐圧を持つ高信頼性の層間絶縁膜の形成方法を得る
ことを最も主要な特徴とする。 【構成】 半導体基板1の上に金属配線パターン2を形
成する。金属配線パターン2の表面を被覆するように、
半導体基板1の上に第1の酸化膜3を形成する。第1の
酸化膜3で被覆された金属配線パターン2を覆うよう
に、半導体基板1の上にSi−O−Si結合およびSi
−H基を含み、かつ立体的な分子構造を有するポリマ膜
4を形成する。ポリマ膜4に不活性ガスによるプラズマ
処理を施し、それによって、ポリマ膜4中に不活性ガス
を導入する。プラズマ処理されたポリマ膜4の上に第2
の酸化膜6を形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、一般に半導体装置に
関するものであり、より特定的には、層間絶縁膜の耐ク
ラック性を向上させるように改良された半導体装置に関
する。この発明は、また、そのような半導体装置の製造
方法に関する。
【0002】
【従来の技術】スピンオングラス(SOG)法は、層間
絶縁膜の平坦化手法として、一般的に、LSI製造プロ
セスに適用されている。SOG材料は、主に、無機SO
Gと有機SOGの2種類に大別される。無機SOGは、
耐クラック性が乏しく、厚膜形成による十分な、層間膜
の平坦化を行なうことは困難である。一方、有機SOG
は、膜中に有機成分(たとえばメチル基)を含んでお
り、良好な耐クラック性を有しているが、膜中に含まれ
る有機成分が分解し、生成する水分によりビアホール信
頼性が劣化する欠点を持つ。そこで、近年、これらの材
料に代わるものとして、厚膜形成が可能な無機SOGと
して、図3に示すHSQ(ハイドロゼンシルセスキオキ
サン)が注目されており、この材料に関するプロセスが
開発されている。
【0003】HSQについては、バランスらの論文(Ju
ne 9-10, 1992 VMIC Conference )や、プラマニクらの
論文(June 8-9, 1993 VMIC Conference)に詳述されて
いる。HSQは、図3に示すように、立方体のポリマ構
造を有している。プラマニクらによれば、この材料を、
スピン塗布後、400℃の窒素雰囲気で焼成すると、次
式(1)に示すように、ポリマの末端基であるSi−H
基がSi−OH基に変化し、さらに、式(2)に示す脱
水反応により、Si−O−Si結合を生成し、ポリマ同
士が結合し、最終的に薄膜を形成する。
【0004】 Si−H+O→Si−OH…(1) Si−OH+Si−OH→Si−O−Si+H2 O…(2) 次に、HSQを用いる、従来の層間絶縁膜の形成フロー
について説明する。
【0005】図4(a)を参照して、素子、絶縁層が形
成されたシリコン基板11を準備する。シリコン基板1
1の上にアルミ配線パターン12を形成する。アルミ配
線パターン12の表面を被覆するように、シリコン基板
11の上に第1のプラズマ酸化膜13を形成する。
【0006】図4(b)を参照して、第1のプラズマ酸
化膜13でその表面が被覆されたアルミ配線パターン1
2を覆うように、第1のプラズマ酸化膜13の上に、H
SQで形成されたSOG膜(以下HSQ−SOG膜とい
う)14を形成する。その後、HSQ−SOG膜14
を、400℃の窒素雰囲気で、30分間窒素シンタを行
なって、焼成する。
【0007】図4(c)を参照して、焼成されたHSQ
−SOG膜14を覆うように、シリコン基板11の上に
第2のプラズマ酸化膜16を形成する。
【0008】
【発明が解決しようとする課題】HSQ−SOG膜は、
既に、Si−O−Si結合を、その膜内に含むため、従
来の無機SOG(脱水反応により、Si−O−Si結合
を形成する)で問題になっていた材料自身の収縮による
クラックは発生しにくい。
【0009】しかしながら、ポリマの構造が立体構造で
あることから、Si−H基を介した架橋反応の起こる確
率が低く、膜自身の強度を十分高くすることができなか
った。その結果、膨張率の大きいアルミニウム等の上に
膜形成を行なった場合、アルミニウムからの外部応力に
よりクラックが発生しやすいという問題点があった。
【0010】この発明は、上記のような問題点を解決す
るためになされたもので、耐クラック性を向上させた、
HSQを含む層間絶縁膜を有する、半導体装置を提供す
ることを目的とする。
【0011】この発明は、また、そのような半導体装置
の製造方法を提供することを目的とする。
【0012】
【課題を解決するための手段】この発明の第1の局面に
従う半導体装置は、半導体基板を備える。上記半導体基
板の上に金属配線パターンが設けられている。上記金属
配線パターンの表面を被覆するように上記半導体基板の
上に第1の酸化膜が設けられている。上記金属配線パタ
ーンを覆うように、上記第1の酸化膜の上に、その膜中
に不活性ガスを含むシリコン酸化膜が設けられる。上記
シリコン酸化膜の上に、第2の酸化膜が設けられてい
る。
【0013】この発明の第2の局面に従う半導体装置の
製造方法においては、まず、半導体基板の上に金属配線
パターンを形成する。上記金属配線パターンの表面を被
覆するように、上記半導体基板の上に第1の酸化膜を形
成する。上記第1の酸化膜で被覆された上記金属配線パ
ターンを覆うように、上記半導体基板の上にSi−O−
Si結合およびSi−H基を含み、かつ立体的な分子構
造を有するポリマ膜を形成する。上記ポリマ膜に不活性
ガスによるプラズマ処理を施し、それによって、上記ポ
リマ膜中に不活性ガスを導入する。プラズマ処理された
上記ポリマ膜の上に、第2の酸化膜を形成する。
【0014】
【作用】この発明の第1の局面に従う半導体装置によれ
ば、シリコン酸化膜中に不活性ガスが導入されている。
このようなシリコン酸化膜は、Si−O−Si結合およ
びSi−H基を含む立体的な分子構造を持つポリマ膜
に、不活性ガスによるプラズマを照射することによって
得られる。
【0015】この発明の第2の局面に従う半導体装置の
製造方法によれば、Si−O−Si結合およびSi−H
基を含み、かつ立体的な分子構造を有するポリマ膜に、
不活性ガスによるプラズマ処理を施す。このとき、不活
性ガスのラジカルは、ポリマ膜中に侵入し、膜中に含ま
れるポリマと衝突し、Si−O−Si結合を切断し、結
果として立体的なポリマの分子構造を分解し、これを平
面的な分子構造へと変化させる。この平面的な分子構造
は、この後行なわれるシンタ炉による窒素シンタの際に
架橋反応を促進する。
【0016】
【実施例】以下、この発明の実施例を図について説明す
る。
【0017】実施例1 図1(a)を参照して、素子、絶縁層が形成されたシリ
コン基板1を準備する。シリコン基板1の上に、アルミ
配線パターン2を形成する。アルミ配線パターン2の表
面を被覆するように、シリコン基板1の上に第1のプラ
ズマ酸化膜3を形成する。第1のプラズマ酸化膜3は、
プラズマCVD法で形成される。形成条件は、形成温度
が400℃、圧力が8Torr、高周波パワーが500
Wで、原料ガスにTEOS(Tetraethoxysilane )と酸
素を用いる。第1のプラズマ酸化膜3の膜厚は、200
0Åである。
【0018】図1(b)を参照して、第1のプラズマ酸
化膜3の上に、スピン塗布により、HSQ−SOG膜4
を形成する。本実施例では、2000回転で、膜厚が6
000ÅのHSQ−SOG膜4を形成した。HSQ−S
OG膜4を塗布装置で塗布した直後に、同一装置内で、
ホットプレートにより、仮焼成する。焼成温度は100
℃で1分、200℃で1分、300℃で1分である。
【0019】図1(c)を参照して、HSQ−SOG膜
4の表面を不活性ガスによるプラズマで処理する。本実
施例では、窒素プラズマを使用した。窒素プラズマはN
+ イオンまたはNラジカル5を含む。窒素プラズマ処理
は、第1のプラズマ酸化膜3を形成したものと同一のプ
ラズマCVD装置を使用し、処理温度が400℃、圧力
が8Torr、高周波パワーが500Wで、原料ガスに
窒素を用いて行なった。N+ イオンまたはNラジカル5
は、シリコン基板1上の電界効果または拡散により、H
SQ−SOG膜4上に到達し、さらに、HSQ−SOG
膜4中に侵入する。
【0020】HSQ−SOG膜4は、非常に気体を透過
させやすい性質を持っており、N+イオンまたはNラジ
カル5は、容易にHSQ−SOG膜4中に侵入する。H
SQ−SOG膜4中に侵入したこれらN+ イオンまたは
Nラジカル5は、HSQ−SOG膜4中に含まれるポリ
マと衝突し、Si−O−Si結合を切断し、結果とし
て、立体的なポリマの分子構造を分解し、これを平面的
な分子構造へと変化させる。この平面的な分子構造が、
この後行なわれるシンタ炉による窒素シンタの際に、架
橋反応を促進し、膜強度を高める。そのため、HSQ−
SOG膜4は、アルミ配線2からの外部応力に対し、十
分な耐クラック性を有するようになる。
【0021】図1(d)を参照して、第2のプラズマ酸
化膜6を、第1のプラズマ酸化膜3と同一装置、同一条
件で形成する。図示しないが、この後、この上に第2の
アルミ配線を形成すると、半導体装置は完成する。
【0022】図2は、本発明に従って形成した層間絶縁
膜(窒素プラズマ有り)のクラックの発生頻度を、従来
法により形成した層間絶縁膜の場合(窒素プラズマ無
し)と比較して示した図である。この実験では、図1
(a)−(c)まで行なった状態に、さらに窒素シンタ
を30分間および60分間行ない、クラックの発生を観
察した。図2には、0.3μm、0.4μm、0.5μ
mのアルミ配線の配線間幅(溝幅)において発生したク
ラック数が示されている。また、60箇所でクラックの
発生を観察した。図2より明らかなように、窒素プラズ
マを行なっていない場合、クラックが多数発生している
が、窒素プラズマの処理を行なうことによりクラックが
発生しなくなる。この結果より、窒素プラズマ処理がク
ラック防止に非常に効果を示すことが明らかとなった。
【0023】実施例2 実施例1では、窒素プラズマ処理を例示したが、この発
明はこれに限られるものでなく、アルゴンプラズマ処理
を行なっても、実施例1と同様の効果を実現する。
【0024】なお、上記実施例では金属配線パターンと
してアルミ配線を例示したが、この発明はこれに限られ
ない。
【0025】
【発明の効果】以上説明したとおり、この発明の第1の
局面に従う半導体装置によれば、シリコン酸化膜中に不
活性ガスを含む。このようなシリコン酸化膜は、Si−
O−Si結合およびSi−H基を含む立体的な分子構造
を持つポリマ膜に不活性ガスによるプラズマを照射する
ことによって得られる。このような処理を行なって得ら
れたシリコン酸化膜は、十分な平坦性および十分な層間
膜絶縁耐圧を持つ高信頼性の層間絶縁膜である。
【0026】この発明の第2の局面に従う半導体装置の
製造方法によれば、Si−O−Si結合およびSi−H
基を含み、かつ立体的な分子構造を有するポリマ膜に不
活性ガスによるプラズマ処理を施し、それによってポリ
マ膜中に不活性ガスを導入する。このとき、不活性ガス
のラジカルは、ポリマ膜中に侵入し、ポリマ膜中に含ま
れるポリマと衝突し、Si−O−Si結合を切断し、結
果として立体的なポリマの分子構造を分解し、これを平
面的な分子構造へと変化させる。この平面的な分子構造
は、この後行なわれるシンタ炉による窒素シンタの際
に、架橋反応を促進し、膜強度を高める。それゆえに、
得られるポリマ膜は、アルミ配線からの外部応力に対し
て十分な耐クラック性を有するようになる。その結果、
十分な平坦性、十分な層間膜絶縁耐圧を持つ高信頼性の
層間絶縁膜を有する半導体装置を与えるという効果を奏
する。
【図面の簡単な説明】
【図1】 実施例1に係る半導体装置の製造方法の順序
の各工程における半導体装置の断面図である。
【図2】 実施例2に係る方法によって形成した層間絶
縁膜と従来法を適用して形成した層間絶縁膜の、クラッ
クの発生頻度を示す図である。
【図3】 本発明において使用されるSOG材料である
HSQのポリマ構造を示す図である。
【図4】 層間絶縁膜の従来の形成方法を示す図であ
る。
【符号の説明】
1 シリコン基板、2 アルミ配線パターン、3 第1
のプラズマ酸化膜、4HSQ−SOG膜、5 プラズマ
により生成したN+ イオンまたはNラジカル、6 第2
のプラズマ酸化膜。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/3205

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板と、 前記半導体基板の上に設けられた金属配線パターンと、 前記金属配線パターンの表面を被覆するように前記半導
    体基板の上に設けられた第1の酸化膜と、 前記金属配線パターンを覆うように前記第1の酸化膜の
    上に設けられた、その膜中に不活性ガスを含むシリコン
    酸化膜と、 前記シリコン酸化膜の上に設けられた第2の酸化膜と、
    を備えた半導体装置。
  2. 【請求項2】 前記シリコン酸化膜は、ハイドロゼンシ
    ルセスキオキサンのポリマを不活性ガスによるプラズマ
    で処理し、その後、焼成することにより生成した膜を含
    む、請求項1に記載の半導体装置。
  3. 【請求項3】 半導体基板の上に金属配線パターンを形
    成する工程と、 前記金属配線パターンの表面を被覆するように前記半導
    体基板の上に第1の酸化膜を形成する工程と、 前記第1の酸化膜で被覆された前記金属配線パターンを
    覆うように、前記半導体基板の上にSi−O−Si結合
    およびSi−H基を含み、かつ立体的な分子構造を有す
    るポリマ膜を形成する工程と、 前記ポリマ膜に不活性ガスによるプラズマ処理を施し、
    それによって、前記ポリマ膜中に不活性ガスを導入する
    工程と、 プラズマ処理された前記ポリマ膜の上に第2の酸化膜を
    形成する工程と、を備えた半導体装置の製造方法。
JP24616894A 1994-10-12 1994-10-12 半導体装置の製造方法 Expired - Fee Related JP3363614B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24616894A JP3363614B2 (ja) 1994-10-12 1994-10-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24616894A JP3363614B2 (ja) 1994-10-12 1994-10-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH08111458A true JPH08111458A (ja) 1996-04-30
JP3363614B2 JP3363614B2 (ja) 2003-01-08

Family

ID=17144528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24616894A Expired - Fee Related JP3363614B2 (ja) 1994-10-12 1994-10-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3363614B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6187662B1 (en) 1998-01-19 2001-02-13 Nec Corporation Semiconductor device with low permittivity interlayer insulating film and method of manufacturing the same
US6255732B1 (en) 1998-08-14 2001-07-03 Nec Corporation Semiconductor device and process for producing the same
US7056825B2 (en) 2003-06-05 2006-06-06 Renesas Technology Corp. Method for manufacturing a semiconductor device that includes plasma treating an insulating film with a mixture of helium and argon gases

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6187662B1 (en) 1998-01-19 2001-02-13 Nec Corporation Semiconductor device with low permittivity interlayer insulating film and method of manufacturing the same
US6255732B1 (en) 1998-08-14 2001-07-03 Nec Corporation Semiconductor device and process for producing the same
US6479407B2 (en) * 1998-08-14 2002-11-12 Nec Corporation Semiconductor device and process for producing the same
US7056825B2 (en) 2003-06-05 2006-06-06 Renesas Technology Corp. Method for manufacturing a semiconductor device that includes plasma treating an insulating film with a mixture of helium and argon gases

Also Published As

Publication number Publication date
JP3363614B2 (ja) 2003-01-08

Similar Documents

Publication Publication Date Title
US5849640A (en) In-situ SOG etchback and deposition for IMD process
KR880001029A (ko) 집적회로 다층 상호접속장치 및 방법
JPH08255834A (ja) 0.5および0.5以下のulsi回路用の中間レベル誘電体内要素としての水素シルシクイオクサンをベースとした流動性酸化物
JP2004518283A (ja) トレンチの充填方法
JPH09237783A (ja) 半導体装置の製造方法
KR0138853B1 (ko) 플라즈마에 의한 SOG(Spin-On Glass) 경화(Curing) 방법
JPH10303295A (ja) 半導体装置の製造方法
JP3149739B2 (ja) 多層配線形成法
JPH08111458A (ja) 半導体装置およびその製造方法
JPH01319942A (ja) 絶縁膜の形成方法
KR0172539B1 (ko) 반도체 소자의 에스.오.지막 형성방법
JPH08306681A (ja) 平坦化塗布絶縁膜の形成方法
JPH06216116A (ja) シリコーン樹脂による絶縁膜形成方法
JP2636715B2 (ja) 半導体装置の製造方法
JPH05291415A (ja) 半導体装置の製造方法
JP3327994B2 (ja) 半導体装置の製造方法
JP2883333B2 (ja) 半導体装置の製造方法
JP2629587B2 (ja) 半導体装置の製造方法
KR100653978B1 (ko) 반도체 소자의 금속배선간 절연막 형성방법
JP3008996B2 (ja) 絶縁膜の形成方法
JPH02113555A (ja) 半導体装置の製造方法
KR20010010919A (ko) 반도체 소자의 층간절연막 형성방법
JP3473302B2 (ja) 塗布型絶縁膜の形成方法及び半導体装置の製造方法並びに半導体装置
JPH11274296A (ja) 多層配線構造及びその形成方法
JPS63128730A (ja) 多層配線方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021008

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071025

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081025

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081025

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091025

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees