KR880001029A - 집적회로 다층 상호접속장치 및 방법 - Google Patents
집적회로 다층 상호접속장치 및 방법 Download PDFInfo
- Publication number
- KR880001029A KR880001029A KR870005678A KR870005678A KR880001029A KR 880001029 A KR880001029 A KR 880001029A KR 870005678 A KR870005678 A KR 870005678A KR 870005678 A KR870005678 A KR 870005678A KR 880001029 A KR880001029 A KR 880001029A
- Authority
- KR
- South Korea
- Prior art keywords
- glass
- spin
- layer
- dielectric layer
- etching
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는, 제1중간레벨 유전체층을 도포한 후의 비아획정 및 제2금속층 적층전의 웨이퍼 표면의 단면도. 제2도는, 스핀-온 그라스층을 도포한 후의 웨이퍼 표면의 단면도. 제3도는, 스핀-온 그라스층 에칭후의 웨이퍼 표면의 단면도.
Claims (17)
- 반도체 웨이퍼 제조방법에 있어서, 제1금속층(20)의 위에 제1유전체층(22)를 도포하는 공정과, 상기 제1유전체층(22) 위에 스핀-온 그라스층(24)를 도포하는 공정과, 상기 제1유전체층의 적어도 한 부분이 표출될 때까지 상기 스핀-온 그라스층(24)을 에칭하는 공정과, 상기 제1유전체층 위에 제2유전체층(26)을 도포하는 공정이 구비됨을 특징으로하는 토포그라피 플레이너 또는 이소-플레이너 표면을 얻기 위한 방법.
- 상기 스핀-온 그라스층은 적어도 금속도체(20) 위의 상기 제1유전체층(22)을 표출하도록 에칭됨을 특징으로하는 제1항의 방법.
- 상기 스핀-온 그라스층은 적어도 비아(28)가 획정될 영역에서 상기 제1유전체층(22)을 표출하도록 에칭되어짐을 특징으로하는 제2항의 방법.
- 상기 에칭 공정단계 전에, 상기 스핀-온 그라스층(24)을 경화시키는 공정이 부가적으로 구비됨을 특징으로하는 제1항의 방법.
- 상기 스핀-온 그라스층(24)의 에칭속도는 상기 제1유전체층(22)의 에칭속도와 대체적으도 동일함을 특징으로하는 제4항의 방법.
- 상기 스핀-온 그라스층(24)의 에칭속도는 상기 제1유전체층(22)의 에칭속도의 0.8 내지 1.3 배의 범위에 있는 것을 특징으로 하는 제5항의 방법.
- 상기 경화 공정단계는 적어도 150℃에서의 온도에서 적어도 일분동안 상기 웨이퍼를 열처리하는 것을 구비함을 특징으로하는 제6항의 방법.
- 상기 에칭 공정단계는 헬리움과 약 1:2의 비율의 C2F6을 가지고 프라즈마에칭을 하며, 상기 제1유전체층(22)과 대략 동일 속도에서 상기 스핀-온 그라스층(24)이 에칭되도록 충분한 산소가 부가되게 구비함을 특징으로하는 제4항의 방법.
- 산소(O2)에 대한 헬리움(He)과 C2F6의 비율이 약 30:1이 됨을 특징으로하는 제8항의 방법.
- 제1유전체층(22)을 도포하는 상기 공정은, 프라즈마 가속 화학증착 적층공정을 사용하여, 약 4중량 퍼센트의 인 농도를 가지는 인-도포 산화물을 적층시키도록 구성하며, 스핀-온 그라스층(24)을 도포하는 상기 공정은 유기성 실록산을 도프시키도록 구성하며, 상기 스핀-온 그라스층(24)을 경화시키는 공정은 적어도 150℃의 온도에서 적어도 일분동안 상기 웨이퍼를 열처리하도록 구성함을 특징으로하는 제8항의 방법.
- 상기 산소는 에칭공정 총가스 유입량의 약 5%로 구성됨을 특징으로하는 제8항의 방법.
- 다층 금속층을 가지는 반도체 웨이퍼를 제조하는 방법에 있어서,프라즈마 가속 화학증착 적층공정을 사용하여, 제1금속층(20) 위에 인-도프 그라스의 제1유전체층(22)을 적층시키고 ; 상기 제1유전체층(22) 위에 도프되지 않은 실록산 스핀-온 그라스층(24)을 도포시키며 ; 상기스핀-온 그라스층을 대체적으로 실리콘 산화물로 변형되도록 경화시킨 후 ; 상기 스핀-온 그라스층의 에칭 속도가 상기 인-도프 그라스층의 에칭속도와 대략 동일한 에칭공정에서 적어도 상기 스핀-온 그라스층(24)의 일부분과 상기 제1유전체층(22)의 일부분을 에칭하여 제거시키며, ; 그리고 프라즈마 가속 화학증착 적층공적을 사용하여, 상기 제1유전체층과 상기 스핀-온 그라스의 잔여 부분위에 인-도프 그라스의 제2유전체층(26)을 적층시키는 공정을 구비함을 특징으로 하는 실질적인 플레이너 표면을 가지는 중간 레벨 유전체층을 제공하기 위한 방법.
- 상기 경화 공정단계는 약 일분 동안에 약 150℃의 온도의 열판 위에 상기 웨이퍼를 놓는 것을 구비하도록 함을 특징으로 하는 제12항의 방법.
- 상기 인-도프 그라스층(22,26)은 4중량% 이하의 인 함유량을 가지도록 함을 특징으로하는 제13항의 방법.
- 상기 에칭 공정단계는 헬리움과 약 1:2의 비율인 C2F6와 3 내지 5%의 산소의 농도로서 프라즈마 에칭하는 것을 구비하도록함을 특징으로하는 제14항의 방법.
- 다층 금속층을 가지는 반도체 웨이퍼를 제조하는 방법에 있어서, 프라즈마 가속 화학 증착 적층공정을 사용하여 제1금속층(20) 위에 인-도프그라스의 제1유전체층(22)을 적층시키고 ; 상기 제1유전체층 위에 도포되지 않은 유기성 실록산 스핀-온 그라스층(24)을 도포하며 ; 상기 스핀-온 그라스가 실리콘 2산화물로 실질적으로 변형되게 상기 스핀-온 그라스를 경화시킨후 ; 상기 스핀-온 그라스의 에칭속도가 상기 인-도프 그라스의 에칭속도와 거의 동일한 에칭공정에서, 상기 스핀-온 그라스의 전부가 비아(28)가 획정될 영역으로부터 제거될 때까지, 적어도 상기 스핀-온 그라스층(24)의 일부분과 상기 제1유전체층(22)의 일부분을 에칭하여 제거하며, 그리고 프라즈마 가속 화학 증착 적층공정을 사용하여 상기 제1유전체층(26)을 적층시키는 공정을 구비하는 것을 특징으로 하는 실질적인 플레이너 표면을 가지는 중간 레벨 유전체층을 제공하는 방법.
- 다층 금속층을 가지는 반도체 웨이퍼를 제조하는 방법에 있어서, 프라즈마 가속 화학증착 적층공정을 사용하여 4중량 퍼센트의 인 농도를 가지는 인-도프 그라스의 제1유전체층(22)을 상기 제1금속층(20) 위에 적층시키고 ; 도프되지 않는 실록산 스핀-온 그라스층(24)을 상기 제1유전체층 위에 도포하며 ; 적어도 150℃의 온도에서 적어도 일분동안 상기 스핀-온 그라스를 열처리 함으로써 상기 스핀-온 그라스를 경화시킨 후, 상기 스핀-온 그라스의 에칭속도가 상기 인-도프 그라스의 에칭속도와 대략 동일하도록 프라즈마가 헬리움에 대한 C2F6의 비율이 1:2이고 약 1내지 5%의 산소를 구비하는 프라즈마 에칭공정에서, 비아(28)가 획정되어 상기 제1금속층과 그 후의 금속층 사이에 접속될 수 있도록 하는 영역으로부터 상기 스핀-온 그라스의 전부가 제거될 때까지, 적어도 상기 스핀-온 그라스의 일부분과 상기 제1유전체층의 일부분을 에칭하여 제거하며 ; 그리고, 프라즈마 가속 화학증착 적층공정을 사용하며, 상기 제1유전체층과 상기 스핀-온 그라스의 나며지 부분 위에 4중량%의 인 농도의 제2유전체층(26)을 적층시키는 공정을 구비하는 것을 특징으로하는 실질적인 플레이너 표면을 가지는 중간 레벨 유전체층을 제공하는 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/871,655 US4676867A (en) | 1986-06-06 | 1986-06-06 | Planarization process for double metal MOS using spin-on glass as a sacrificial layer |
US871655 | 1986-06-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR880001029A true KR880001029A (ko) | 1988-03-31 |
KR900004264B1 KR900004264B1 (ko) | 1990-06-18 |
Family
ID=25357862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019870005678A KR900004264B1 (ko) | 1986-06-06 | 1987-06-04 | 스핀-온 그라스를 쎄크리휘셜층으로 사용하는 2중금속층 mos의 평탄화 방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4676867A (ko) |
EP (1) | EP0249173A1 (ko) |
JP (1) | JPS6340345A (ko) |
KR (1) | KR900004264B1 (ko) |
Families Citing this family (89)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2588417B1 (fr) * | 1985-10-03 | 1988-07-29 | Bull Sa | Procede de formation d'un reseau metallique multicouche d'interconnexion des composants d'un circuit integre de haute densite et circuit integre en resultant |
US4966865A (en) * | 1987-02-05 | 1990-10-30 | Texas Instruments Incorporated | Method for planarization of a semiconductor device prior to metallization |
US4795722A (en) * | 1987-02-05 | 1989-01-03 | Texas Instruments Incorporated | Method for planarization of a semiconductor device prior to metallization |
US4721548A (en) * | 1987-05-13 | 1988-01-26 | Intel Corporation | Semiconductor planarization process |
JPH01138734A (ja) * | 1987-11-25 | 1989-05-31 | Mitsubishi Electric Corp | 複導電体層を有する半導体装置およびその製造方法 |
JPH063804B2 (ja) * | 1988-01-21 | 1994-01-12 | シャープ株式会社 | 半導体装置製造方法 |
US4894351A (en) * | 1988-02-16 | 1990-01-16 | Sprague Electric Company | Method for making a silicon IC with planar double layer metal conductors system |
US4876217A (en) * | 1988-03-24 | 1989-10-24 | Motorola Inc. | Method of forming semiconductor structure isolation regions |
JP2545450B2 (ja) * | 1988-10-24 | 1996-10-16 | 富士通株式会社 | 半導体装置の製造方法 |
KR910008980B1 (ko) * | 1988-12-20 | 1991-10-26 | 현대전자산업 주식회사 | 자외선을 이용한 s.o.g 박막 경화 방법 |
EP0375255A3 (en) | 1988-12-21 | 1991-09-04 | AT&T Corp. | Method for reducing mobile ion contamination in semiconductor integrated circuits |
JP2578193B2 (ja) * | 1989-02-01 | 1997-02-05 | 沖電気工業株式会社 | 半導体素子の製造方法 |
US5068711A (en) * | 1989-03-20 | 1991-11-26 | Fujitsu Limited | Semiconductor device having a planarized surface |
JP2822430B2 (ja) * | 1989-03-28 | 1998-11-11 | 日本電気株式会社 | 層間絶縁膜の形成方法 |
US4996165A (en) * | 1989-04-21 | 1991-02-26 | Rockwell International Corporation | Self-aligned dielectric assisted planarization process |
JP2556138B2 (ja) * | 1989-06-30 | 1996-11-20 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2515408B2 (ja) * | 1989-10-31 | 1996-07-10 | 株式会社東芝 | バイポ−ラ型半導体装置 |
US5208176A (en) * | 1990-01-16 | 1993-05-04 | Micron Technology, Inc. | Method of fabricating an enhanced dynamic random access memory (DRAM) cell capacitor using multiple polysilicon texturization |
JP2518435B2 (ja) * | 1990-01-29 | 1996-07-24 | ヤマハ株式会社 | 多層配線形成法 |
JPH0774146A (ja) * | 1990-02-09 | 1995-03-17 | Applied Materials Inc | 低融点無機材料を使用する集積回路構造の改良された平坦化方法 |
JP3092185B2 (ja) * | 1990-07-30 | 2000-09-25 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JPH04233732A (ja) | 1990-08-16 | 1992-08-21 | Motorola Inc | 半導体の製造工程で使用するスピン・オン誘電体 |
DE4135443A1 (de) * | 1990-10-23 | 1992-04-30 | Samsung Electronics Co Ltd | Verfahren zum abflachen von wellungen in halbleiterbauelementen und auf diese weise hergestellte halbleiterbauelemente |
US5290399A (en) * | 1991-02-05 | 1994-03-01 | Advanced Micro Devices, Inc. | Surface planarizing methods for integrated circuit devices |
JPH04348032A (ja) * | 1991-05-24 | 1992-12-03 | Nec Corp | 半導体装置およびその製造方法 |
JP2913918B2 (ja) * | 1991-08-26 | 1999-06-28 | 日本電気株式会社 | 半導体装置の製造方法 |
EP0534631B1 (en) * | 1991-09-23 | 1999-01-07 | STMicroelectronics, Inc. | Method of forming vias structure obtained |
US5245213A (en) * | 1991-10-10 | 1993-09-14 | Sgs-Thomson Microelectronics, Inc. | Planarized semiconductor product |
US5442237A (en) * | 1991-10-21 | 1995-08-15 | Motorola Inc. | Semiconductor device having a low permittivity dielectric |
DE69318880T2 (de) * | 1992-03-31 | 1998-10-08 | Sgs Thomson Microelectronics | Planarisierungsverfahren von einer integrierten Schaltung |
JPH06124948A (ja) * | 1992-08-31 | 1994-05-06 | Sony Corp | 配線形成方法 |
US5250472A (en) * | 1992-09-03 | 1993-10-05 | Industrial Technology Research Institute | Spin-on-glass integration planarization having siloxane partial etchback and silicate processes |
JPH07297276A (ja) * | 1992-09-22 | 1995-11-10 | At & T Corp | 半導体集積回路の形成方法 |
US5331117A (en) * | 1992-11-12 | 1994-07-19 | Sgs-Thomson Microelectronics, Inc. | Method to improve interlevel dielectric planarization |
JP2809018B2 (ja) * | 1992-11-26 | 1998-10-08 | 日本電気株式会社 | 半導体装置およびその製造方法 |
US5372673A (en) * | 1993-01-25 | 1994-12-13 | Motorola, Inc. | Method for processing a layer of material while using insitu monitoring and control |
US5366850A (en) * | 1993-04-14 | 1994-11-22 | Industrial Technology Research Institute | Submicron planarization process with passivation on metal line |
US5367284A (en) * | 1993-05-10 | 1994-11-22 | Texas Instruments Incorporated | Thin film resistor and method for manufacturing the same |
US5332467A (en) * | 1993-09-20 | 1994-07-26 | Industrial Technology Research Institute | Chemical/mechanical polishing for ULSI planarization |
JPH07169020A (ja) * | 1993-09-21 | 1995-07-04 | Eastman Kodak Co | 磁気薄膜ヘッドのための基板表面の平坦化プロセス |
US5847457A (en) * | 1993-11-12 | 1998-12-08 | Stmicroelectronics, Inc. | Structure and method of forming vias |
JP2561011B2 (ja) * | 1993-12-01 | 1996-12-04 | 日本電気株式会社 | 半導体装置の製造方法 |
US5435888A (en) * | 1993-12-06 | 1995-07-25 | Sgs-Thomson Microelectronics, Inc. | Enhanced planarization technique for an integrated circuit |
US5505816A (en) * | 1993-12-16 | 1996-04-09 | International Business Machines Corporation | Etching of silicon dioxide selectively to silicon nitride and polysilicon |
US5395785A (en) * | 1993-12-17 | 1995-03-07 | Sgs-Thomson Microelectronics, Inc. | SRAM cell fabrication with interlevel dielectric planarization |
US5449644A (en) * | 1994-01-13 | 1995-09-12 | United Microelectronics Corporation | Process for contact hole formation using a sacrificial SOG layer |
US5429990A (en) * | 1994-04-08 | 1995-07-04 | United Microelectronics Corporation | Spin-on-glass planarization process with ion implantation |
JP3015717B2 (ja) * | 1994-09-14 | 2000-03-06 | 三洋電機株式会社 | 半導体装置の製造方法および半導体装置 |
US5534731A (en) * | 1994-10-28 | 1996-07-09 | Advanced Micro Devices, Incorporated | Layered low dielectric constant technology |
US5496776A (en) * | 1995-04-27 | 1996-03-05 | United Microelectronics Corporation | Spin-on-glass planarization process with ion implantation |
US5861345A (en) * | 1995-05-01 | 1999-01-19 | Chou; Chin-Hao | In-situ pre-PECVD oxide deposition process for treating SOG |
US5682055A (en) * | 1995-06-07 | 1997-10-28 | Sgs-Thomson Microelectronics, Inc. | Method of forming planarized structures in an integrated circuit |
KR100197980B1 (ko) * | 1995-09-14 | 1999-06-15 | 김영환 | 반도체 소자의 제조방법 |
US6268657B1 (en) | 1995-09-14 | 2001-07-31 | Sanyo Electric Co., Ltd. | Semiconductor devices and an insulating layer with an impurity |
US20010048147A1 (en) * | 1995-09-14 | 2001-12-06 | Hideki Mizuhara | Semiconductor devices passivation film |
US5679211A (en) * | 1995-09-18 | 1997-10-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Spin-on-glass etchback planarization process using an oxygen plasma to remove an etchback polymer residue |
US6825132B1 (en) | 1996-02-29 | 2004-11-30 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device including an insulation film on a conductive layer |
JP3015752B2 (ja) * | 1996-02-29 | 2000-03-06 | 三洋電機株式会社 | 半導体装置の製造方法 |
JP3094909B2 (ja) | 1996-04-19 | 2000-10-03 | 日本電気株式会社 | 半導体装置の製造方法 |
US5849637A (en) * | 1996-06-10 | 1998-12-15 | Wang; Chin-Kun | Integration of spin-on gap filling dielectric with W-plug without outgassing |
US5883002A (en) * | 1996-08-29 | 1999-03-16 | Winbond Electronics Corp. | Method of forming contact profile by improving TEOS/BPSG selectivity for manufacturing a semiconductor device |
KR100383498B1 (ko) | 1996-08-30 | 2003-08-19 | 산요 덴키 가부시키가이샤 | 반도체 장치 제조방법 |
US6288438B1 (en) | 1996-09-06 | 2001-09-11 | Sanyo Electric Co., Ltd. | Semiconductor device including insulation film and fabrication method thereof |
JP3015767B2 (ja) * | 1996-12-25 | 2000-03-06 | 三洋電機株式会社 | 半導体装置の製造方法及び半導体装置 |
JP2975934B2 (ja) | 1997-09-26 | 1999-11-10 | 三洋電機株式会社 | 半導体装置の製造方法及び半導体装置 |
US6690084B1 (en) | 1997-09-26 | 2004-02-10 | Sanyo Electric Co., Ltd. | Semiconductor device including insulation film and fabrication method thereof |
US6340435B1 (en) * | 1998-02-11 | 2002-01-22 | Applied Materials, Inc. | Integrated low K dielectrics and etch stops |
KR100268459B1 (ko) * | 1998-05-07 | 2000-10-16 | 윤종용 | 반도체 장치의 콘택 플러그 형성 방법 |
US6794283B2 (en) | 1998-05-29 | 2004-09-21 | Sanyo Electric Co., Ltd. | Semiconductor device and fabrication method thereof |
US6110843A (en) * | 1999-02-08 | 2000-08-29 | Taiwan Semiconductor Manufacturing Co. | Etch back method for smoothing microbubble-generated defects in spin-on-glass interlayer dielectric |
US6396089B1 (en) * | 1999-04-15 | 2002-05-28 | United Microelectronics Corp. | Semiconductor image sensor |
WO2000077575A1 (en) * | 1999-06-10 | 2000-12-21 | Alliedsignal Inc. | Spin-on-glass anti-reflective coatings for photolithography |
KR100319894B1 (ko) * | 1999-07-13 | 2002-01-10 | 윤종용 | 표면파 플라즈마 식각장치를 이용한 반도체 웨이퍼 상의 물질막 식각방법 |
US6395994B1 (en) * | 2000-01-31 | 2002-05-28 | Visteon Global Technologies, Inc. | Etched tri-metal with integrated wire traces for wire bonding |
US6368400B1 (en) * | 2000-07-17 | 2002-04-09 | Honeywell International | Absorbing compounds for spin-on-glass anti-reflective coatings for photolithography |
US6917110B2 (en) * | 2001-12-07 | 2005-07-12 | Sanyo Electric Co., Ltd. | Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer |
US20030162372A1 (en) * | 2002-02-26 | 2003-08-28 | Yoo Woo Sik | Method and apparatus for forming an oxide layer |
US7101798B2 (en) * | 2003-11-17 | 2006-09-05 | Intel Corporation | Method to modulate etch rate in SLAM |
US8053159B2 (en) | 2003-11-18 | 2011-11-08 | Honeywell International Inc. | Antireflective coatings for via fill and photolithography applications and methods of preparation thereof |
US7618900B2 (en) * | 2006-12-28 | 2009-11-17 | Dongbu Hitek Co., Ltd. | Semiconductor device and method of fabricating semiconductor device |
US8642246B2 (en) | 2007-02-26 | 2014-02-04 | Honeywell International Inc. | Compositions, coatings and films for tri-layer patterning applications and methods of preparation thereof |
US8557877B2 (en) | 2009-06-10 | 2013-10-15 | Honeywell International Inc. | Anti-reflective coatings for optically transparent substrates |
US8367534B2 (en) | 2010-09-17 | 2013-02-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Non-uniformity reduction in semiconductor planarization |
US8864898B2 (en) | 2011-05-31 | 2014-10-21 | Honeywell International Inc. | Coating formulations for optical elements |
US20150206794A1 (en) * | 2014-01-17 | 2015-07-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for Removing Micro Scratches In Chemical Mechanical Polishing Processes |
US9716035B2 (en) * | 2014-06-20 | 2017-07-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Combination interconnect structure and methods of forming same |
US9673053B2 (en) | 2014-11-20 | 2017-06-06 | United Microelectronics Corp. | Method for fabricating semiconductor device |
EP3194502A4 (en) | 2015-04-13 | 2018-05-16 | Honeywell International Inc. | Polysiloxane formulations and coatings for optoelectronic applications |
US10879108B2 (en) * | 2016-11-15 | 2020-12-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Topographic planarization method for lithography process |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3072040D1 (en) * | 1979-07-23 | 1987-11-05 | Fujitsu Ltd | Method of manufacturing a semiconductor device wherein first and second layers are formed |
US4492717A (en) * | 1981-07-27 | 1985-01-08 | International Business Machines Corporation | Method for forming a planarized integrated circuit |
US4576900A (en) * | 1981-10-09 | 1986-03-18 | Amdahl Corporation | Integrated circuit multilevel interconnect system and method |
CA1169022A (en) * | 1982-04-19 | 1984-06-12 | Kevin Duncan | Integrated circuit planarizing process |
JPS60121738A (ja) * | 1983-12-06 | 1985-06-29 | Nec Kyushu Ltd | 半導体装置の製造方法 |
US4470874A (en) * | 1983-12-15 | 1984-09-11 | International Business Machines Corporation | Planarization of multi-level interconnected metallization system |
KR900004968B1 (ko) * | 1984-02-10 | 1990-07-12 | 후지쓰 가부시끼가이샤 | 반도체장치 제조방법 |
US4545852A (en) * | 1984-06-20 | 1985-10-08 | Hewlett-Packard Company | Planarization of dielectric films on integrated circuits |
-
1986
- 1986-06-06 US US06/871,655 patent/US4676867A/en not_active Expired - Lifetime
-
1987
- 1987-06-04 JP JP62140714A patent/JPS6340345A/ja active Pending
- 1987-06-04 KR KR1019870005678A patent/KR900004264B1/ko not_active IP Right Cessation
- 1987-06-05 EP EP87108216A patent/EP0249173A1/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
JPS6340345A (ja) | 1988-02-20 |
US4676867A (en) | 1987-06-30 |
KR900004264B1 (ko) | 1990-06-18 |
EP0249173A1 (en) | 1987-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR880001029A (ko) | 집적회로 다층 상호접속장치 및 방법 | |
US8703005B2 (en) | Methods for removing dielectric materials | |
US5518950A (en) | Spin-on-glass filled trench isolation method for semiconductor circuits | |
EP0032024B1 (en) | Process for producing semiconductor devices, devices produced by the process, and circuits and articles including such devices | |
KR20020079929A (ko) | 트렌치 충전 방법 | |
US5077238A (en) | Method of manufacturing a semiconductor device with a planar interlayer insulating film | |
KR880011908A (ko) | 반도체 소자 제조방법 | |
EP0726599A3 (en) | Method of manufacturing semiconductor device having multilayer wiring structure, with improved version of step of forming interlayer dielectric layer | |
US3760242A (en) | Coated semiconductor structures and methods of forming protective coverings on such structures | |
JPH01307247A (ja) | 半導体装置の製造方法 | |
JPS5943549A (ja) | アルミニウム配線層の形成方法 | |
JPH08111458A (ja) | 半導体装置およびその製造方法 | |
KR950021149A (ko) | 반도체 장치의 평탄화층 제조방법 | |
KR960011816B1 (ko) | 반도체소자의 캐패시터 및 그의 제조방법 | |
KR20040108599A (ko) | 반도체 장치의 제조 방법 | |
JPH01302823A (ja) | 半導体基板の平坦化方法 | |
KR980005808A (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
JPS641256A (en) | Manufacture of semiconductor device | |
JPH01308052A (ja) | 半導体装置 | |
KR20000003751A (ko) | 반도체 소자의 금속배선 형성방법 | |
JPS5637653A (en) | Manufacture of semiconductor device | |
JPH06349951A (ja) | 半導体装置の製造方法 | |
JPH05152444A (ja) | 半導体装置の製造方法 | |
JP2000357687A (ja) | 半導体装置の製造方法およびプラズマcvd装置 | |
JPH0774172A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20020618 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |