JPS59214227A - 薄膜形成方法 - Google Patents
薄膜形成方法Info
- Publication number
- JPS59214227A JPS59214227A JP8863883A JP8863883A JPS59214227A JP S59214227 A JPS59214227 A JP S59214227A JP 8863883 A JP8863883 A JP 8863883A JP 8863883 A JP8863883 A JP 8863883A JP S59214227 A JPS59214227 A JP S59214227A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- thin film
- film
- substrate
- stepped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 12
- 230000015572 biosynthetic process Effects 0.000 title claims 2
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 3
- 208000031513 cyst Diseases 0.000 claims 1
- 238000001312 dry etching Methods 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052681 coesite Inorganic materials 0.000 abstract description 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 3
- 239000000377 silicon dioxide Substances 0.000 abstract description 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 3
- 229910052682 stishovite Inorganic materials 0.000 abstract description 3
- 229910052905 tridymite Inorganic materials 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 17
- 239000004065 semiconductor Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 241001300059 Theba Species 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
イ）産業上の利用分野
本発明は半導体基板表面に形成する薄膜の形成方法に関
する。
する。
口）従来技術
従来、半導体基板上に層間絶縁膜として形成されるＰＳ
Ｇ膜には、このＰＳＧ膜に穿設したフンタクトホール等
に生しる段差部の角をテーパ化して謂らかにするため、
高温熱処理が施されて゛いた。然し乍ら、上記高温熱処
理時にはＰＳＧ膜からμ：扱へ不純物が拡散してしまう
と云う問題があり、ＰＳＧ膜に長時間熱処理を施せない
と云う問題があった。このため、段差部を十分にテーパ
化することが出来ず、このコンタクトボールを介して半
導体基板等に接する配線を形成するとコンタクトホール
の段差部での配線金属の被覆性（ステップカバレッジ）
が悪く、断線等を生じる危険性があった。
Ｇ膜には、このＰＳＧ膜に穿設したフンタクトホール等
に生しる段差部の角をテーパ化して謂らかにするため、
高温熱処理が施されて゛いた。然し乍ら、上記高温熱処
理時にはＰＳＧ膜からμ：扱へ不純物が拡散してしまう
と云う問題があり、ＰＳＧ膜に長時間熱処理を施せない
と云う問題があった。このため、段差部を十分にテーパ
化することが出来ず、このコンタクトボールを介して半
導体基板等に接する配線を形成するとコンタクトホール
の段差部での配線金属の被覆性（ステップカバレッジ）
が悪く、断線等を生じる危険性があった。
ハ）発明の目的
本発明はこのような点に鑑みて為されたものであって、
半導体基板上の断差部を被う薄膜の被覆性を向上するこ
とを目的とする。
半導体基板上の断差部を被う薄膜の被覆性を向上するこ
とを目的とする。
二）発明の構成
本発明は、半導体基板表面の断差部上にレジストを塗布
し、このレジストにヘーキングを施こしで上記断差部」
一端のレジスト厚を薄くした後、このレジスト及び段差
部形成材料の選択比が１になる反応ガスを用いノードラ
イエツチングで全面エツチングをすることにより、段差
部上端にテーバを形成し、レジスト除去後、上記段差部
を覆う薄膜を形成する構成を採っている。
し、このレジストにヘーキングを施こしで上記断差部」
一端のレジスト厚を薄くした後、このレジスト及び段差
部形成材料の選択比が１になる反応ガスを用いノードラ
イエツチングで全面エツチングをすることにより、段差
部上端にテーバを形成し、レジスト除去後、上記段差部
を覆う薄膜を形成する構成を採っている。
ポ）実施例
第１図乃至第６図は本発明薄膜形成方法を工程順に示し
た断面図であって、これらの図を用いて本発明を記述す
る。まず、半導体基板（１）表面にフィールド酸化膜（
’２）（２）を設はトランジスタ領域（３）を形成し、
このトランジスタ領域（２）表面にゲート酸化膜となる
５ｉ０２膜（４〉、ゲート電極（５）、ソース、ドレイ
ン領域（６）（７）を設ける（第１図）。次に、ＣＶＤ
法を用いて基板（１）全面に５０００人厚程度のＰＳＧ
膜（８）を形成し、このＰＳＧ膜（８）及びＳｉＯ２膜
（４〉にフォトエツチング技術を用いてＰＳＧ膜（８）
及びＳｉＯ２膜（４）を貫通して基板（１）表面のソー
ス、ドレイン領域（６）（７）を露出させるコンタクト
ホール（９）＜１０＞を穿つ（第２図）。このとき、コ
ンタクトポール（９）（１０）は急峻にエツチングされ
、その周囲は大きな段差部く１１）（１１）になる。続
いてこの段差部（１１）（１１）を含む基板（１）全面
に５０００人厚程度レジスト（１２）を塗布しく第３図
）、このレジスト（１２〉に２００℃、３０分の条件で
ベーキングを施こして上記段差部（１１）（１１）上端
のレジスト（１２）厚を２５００人程度に薄くづる（第
４図）。この状態でレジスト（１２）とＰＳＧ膜（８）
の選択比が１になるエツチング条件で全画工／チングを
行い、コンタクトホール（９）（１０）等の段差部（１
１）（１１）上端にテーバ（１３）（１３）を形成する
（第５図）。このエツチング条件としては、例えばりア
クティブイオンエツチングを使用した場合、電力１ｋｗ
、ガス圧８０ｍＴｏｒｒ 、反応ガスＣＨＦ３：０２＝
１００：２０七すればＰＳＧ膜（８）とレジスト（１２
〉の選択比は１となる。この条件で１０分間のエツチン
グ処理をすると、段差部（１１）（１１）は５００人厚
程度削れたテーバ（１３）（１３）が形成される。その
後、レジスト（１２）を除去して、このコンタクトホー
ル（９）（１０）を介してソース、ドレイン領域（６）
（７）に接するＡρ等の配線（１４）（１４）を設ける
（第６図）。このとき、段差部（１１）（１１）にテー
バ（１３）＜１３＞が存在するため、段差部（１１）（
１１）においても被覆性の良好な配線（１４）（１４）
が形成きれる。
た断面図であって、これらの図を用いて本発明を記述す
る。まず、半導体基板（１）表面にフィールド酸化膜（
’２）（２）を設はトランジスタ領域（３）を形成し、
このトランジスタ領域（２）表面にゲート酸化膜となる
５ｉ０２膜（４〉、ゲート電極（５）、ソース、ドレイ
ン領域（６）（７）を設ける（第１図）。次に、ＣＶＤ
法を用いて基板（１）全面に５０００人厚程度のＰＳＧ
膜（８）を形成し、このＰＳＧ膜（８）及びＳｉＯ２膜
（４〉にフォトエツチング技術を用いてＰＳＧ膜（８）
及びＳｉＯ２膜（４）を貫通して基板（１）表面のソー
ス、ドレイン領域（６）（７）を露出させるコンタクト
ホール（９）＜１０＞を穿つ（第２図）。このとき、コ
ンタクトポール（９）（１０）は急峻にエツチングされ
、その周囲は大きな段差部く１１）（１１）になる。続
いてこの段差部（１１）（１１）を含む基板（１）全面
に５０００人厚程度レジスト（１２）を塗布しく第３図
）、このレジスト（１２〉に２００℃、３０分の条件で
ベーキングを施こして上記段差部（１１）（１１）上端
のレジスト（１２）厚を２５００人程度に薄くづる（第
４図）。この状態でレジスト（１２）とＰＳＧ膜（８）
の選択比が１になるエツチング条件で全画工／チングを
行い、コンタクトホール（９）（１０）等の段差部（１
１）（１１）上端にテーバ（１３）（１３）を形成する
（第５図）。このエツチング条件としては、例えばりア
クティブイオンエツチングを使用した場合、電力１ｋｗ
、ガス圧８０ｍＴｏｒｒ 、反応ガスＣＨＦ３：０２＝
１００：２０七すればＰＳＧ膜（８）とレジスト（１２
〉の選択比は１となる。この条件で１０分間のエツチン
グ処理をすると、段差部（１１）（１１）は５００人厚
程度削れたテーバ（１３）（１３）が形成される。その
後、レジスト（１２）を除去して、このコンタクトホー
ル（９）（１０）を介してソース、ドレイン領域（６）
（７）に接するＡρ等の配線（１４）（１４）を設ける
（第６図）。このとき、段差部（１１）（１１）にテー
バ（１３）＜１３＞が存在するため、段差部（１１）（
１１）においても被覆性の良好な配線（１４）（１４）
が形成きれる。
へ）発明の効果
以上述へた如く、本発明薄膜形成方法は段差部を含む基
板全面にレジストを塗布し、このレジストにベーキング
を施こして段差部上端のレジスト厚を薄くした状態でレ
ジストと段差部形成材料の選択比が略１の状態で、全面
エツチングをして段差部にテーバを設け、この段差部を
覆う薄膜を形成しているので、段差部のテーバが簡単に
形成され、段差部での薄切れかなく被覆性の良い薄膜が
形成きれる。
板全面にレジストを塗布し、このレジストにベーキング
を施こして段差部上端のレジスト厚を薄くした状態でレ
ジストと段差部形成材料の選択比が略１の状態で、全面
エツチングをして段差部にテーバを設け、この段差部を
覆う薄膜を形成しているので、段差部のテーバが簡単に
形成され、段差部での薄切れかなく被覆性の良い薄膜が
形成きれる。
第１１ス乃至第６図は本発明薄膜形成方法を工程順に示
した断面図である。 （１）・・・半導体基板、 （２＞（２）・・・フィールド酸化膜、（８）・・・Ｐ
ＳＧ膜、（９）（１０）・・・コンタクトポール、（１
１）（１１）・・・段差部、〈１２）・・・レジスト、
（１３）（１３）・・・テーバ、（１４）（１４）・・
・配線。
した断面図である。 （１）・・・半導体基板、 （２＞（２）・・・フィールド酸化膜、（８）・・・Ｐ
ＳＧ膜、（９）（１０）・・・コンタクトポール、（１
１）（１１）・・・段差部、〈１２）・・・レジスト、
（１３）（１３）・・・テーバ、（１４）（１４）・・
・配線。
Claims (1)
- （１）基板上に形成された段差部を覆う薄膜を形成する
に際し、上記段差部を含む基板全面にレジストを塗布ｒ
る工程と、このレジストにヘーキングを施こして段差部
−り端のレジスト厚を薄くする工程と、上記し・シスト
と段差部形成材料との選択比が略１となる反応ガスを用
いたドライエ７チングで上記レジスト及び段差部上端を
エツチングして段差部」二端にテーバを形成する工程と
、レンスト除去後、上記テーパ状にエツチングされた段
差部を覆う薄膜を形成する工程と、から成る薄膜形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8863883A JPS59214227A (ja) | 1983-05-19 | 1983-05-19 | 薄膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8863883A JPS59214227A (ja) | 1983-05-19 | 1983-05-19 | 薄膜形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59214227A true JPS59214227A (ja) | 1984-12-04 |
Family
ID=13948356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8863883A Pending JPS59214227A (ja) | 1983-05-19 | 1983-05-19 | 薄膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59214227A (ja) |
-
1983
- 1983-05-19 JP JP8863883A patent/JPS59214227A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0821581B2 (ja) | 半導体装置の製造方法 | |
| JPS63104371A (ja) | 半導体メモリの製造方法 | |
| JPS5989457A (ja) | 半導体装置の製造方法 | |
| JPS59214227A (ja) | 薄膜形成方法 | |
| JPH02117153A (ja) | 半導体素子の形成方法 | |
| JPH1012868A (ja) | 半導体装置及びその製造方法 | |
| JPS63228732A (ja) | 半導体装置の製造方法 | |
| JP2624371B2 (ja) | 半導体装置の製造方法 | |
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| JPH0286130A (ja) | 半導体装置の製造方法 | |
| JPS5982723A (ja) | 半導体装置の製造方法 | |
| JPS6384118A (ja) | 半導体装置の製造方法 | |
| JPH01169945A (ja) | 半導体装置の製造方法 | |
| JPH0346322A (ja) | 半導体装置の製造方法 | |
| JPS641065B2 (ja) | ||
| JPH08124927A (ja) | 半導体装置の製造方法 | |
| JPS6132427A (ja) | 半導体装置の製造方法 | |
| JPS5879754A (ja) | 半導体装置の製造方法 | |
| JPH05299372A (ja) | 半導体装置の製造方法 | |
| JPS6060769A (ja) | 半導体装置の製造方法 | |
| JPH02309639A (ja) | 半導体装置の製造方法 | |
| JPS6028237A (ja) | 半導体装置の製造方法 | |
| JPS62163345A (ja) | 半導体装置の製造方法 | |
| JPH06204164A (ja) | 半導体装置の製造方法 | |
| JPH02159041A (ja) | 半導体装置の製造方法 |