JPS6132427A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6132427A JPS6132427A JP15600684A JP15600684A JPS6132427A JP S6132427 A JPS6132427 A JP S6132427A JP 15600684 A JP15600684 A JP 15600684A JP 15600684 A JP15600684 A JP 15600684A JP S6132427 A JPS6132427 A JP S6132427A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- wiring layer
- layer
- semiconductor device
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000005530 etching Methods 0.000 claims abstract description 51
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 4
- 239000001301 oxygen Substances 0.000 claims abstract description 4
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 7
- -1 oxygen ions Chemical class 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 3
- 239000010410 layer Substances 0.000 abstract description 41
- 239000011229 interlayer Substances 0.000 abstract description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 5
- 238000005468 ion implantation Methods 0.000 abstract description 3
- 238000000137 annealing Methods 0.000 abstract 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract 1
- 239000000758 substrate Substances 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体装置の製造方法に係り、特に半導体装
置における金属配線パターンの形成のためのエツチング
方法の改良に関するものである。
置における金属配線パターンの形成のためのエツチング
方法の改良に関するものである。
第１図は従来の方法を説明するためにその主要段階にお
ける状態を示す断面図で、第１図Ａに示の すように、半導体基板（１）の上に第１＃配線層（２）
を形成し、その上に層間絶縁膜（３）を形成し、これに
所望の開孔（４）を集成した後、との開孔（４）内にお
いて第１の配線層（２）に接続する第２の配線層（５）
を層間絶縁膜（３）の上に第２の配線層（５）を形成し
、その上に所要パターンのエツチングマスク（６）を形
成し、その後に矢印で示すようにドライエツチングを施
すか、もしくはウェットエツチングを施す。このように
して、エツチングマスク（６）で覆われない部分をエツ
チング除去して、第２の配線層（５ａ）を完成し、エツ
チングマスク（６）を除去して第１図Ｂに示す金属配線
パターンの形成は完了する。
ける状態を示す断面図で、第１図Ａに示の すように、半導体基板（１）の上に第１＃配線層（２）
を形成し、その上に層間絶縁膜（３）を形成し、これに
所望の開孔（４）を集成した後、との開孔（４）内にお
いて第１の配線層（２）に接続する第２の配線層（５）
を層間絶縁膜（３）の上に第２の配線層（５）を形成し
、その上に所要パターンのエツチングマスク（６）を形
成し、その後に矢印で示すようにドライエツチングを施
すか、もしくはウェットエツチングを施す。このように
して、エツチングマスク（６）で覆われない部分をエツ
チング除去して、第２の配線層（５ａ）を完成し、エツ
チングマスク（６）を除去して第１図Ｂに示す金属配線
パターンの形成は完了する。
ところが、この従来の方法ではエツチングすべき第２の
配線層（５）の被エツチングレートを予め求めておいて
、除去すべき層の厚さからエツチング時間を決定する方
式がとられている。しかし、第２の配線層（５）の厚さ
にもばらつきがあり、更に被エツチングレートもエツチ
ング諸条件によって大きく影響され、エツチング時間の
正確な設定が困難で、眉間絶縁膜（３）にエツチングス
トッパーとしての機能も乏しいので、オーバーエツチン
グ、アンダーエツチングの発生は避けられなかった。
配線層（５）の被エツチングレートを予め求めておいて
、除去すべき層の厚さからエツチング時間を決定する方
式がとられている。しかし、第２の配線層（５）の厚さ
にもばらつきがあり、更に被エツチングレートもエツチ
ング諸条件によって大きく影響され、エツチング時間の
正確な設定が困難で、眉間絶縁膜（３）にエツチングス
トッパーとしての機能も乏しいので、オーバーエツチン
グ、アンダーエツチングの発生は避けられなかった。
この発明は以上のような点に鑑みてなされたもので、エ
ツチングを用いてパターニングすベキ配線層の直下にこ
れに接してエッチングストッパー層を形成しておくこと
によってエツチングの完了を適確に検知できる半導体装
置の製造方法を提供するものである０ 〔発明の実施例〕 第２図はこの発明の一実施例を説明するためにその主要
段階における状態を示す断面図で、第１図の従来例と同
一符号は同等部分を示すＯ第２図Ａに示すように層間絶
縁膜（３）と第２の配線層（５）との間にエッチングス
トッパー層（７）を設けた以外は第１図Ａと全く同様で
ある。
ツチングを用いてパターニングすベキ配線層の直下にこ
れに接してエッチングストッパー層を形成しておくこと
によってエツチングの完了を適確に検知できる半導体装
置の製造方法を提供するものである０ 〔発明の実施例〕 第２図はこの発明の一実施例を説明するためにその主要
段階における状態を示す断面図で、第１図の従来例と同
一符号は同等部分を示すＯ第２図Ａに示すように層間絶
縁膜（３）と第２の配線層（５）との間にエッチングス
トッパー層（７）を設けた以外は第１図Ａと全く同様で
ある。
第２の配線層（５）にアルミニウム（ＡＩ＞を用い、エ
ッチングストッパー層（７）にアルミナ（Ａ１２０３）
を用いる場合について説明する０従来例と同様層間絶縁
膜（３）の上に第２の配線層（５）を形成した後、この
第２の配線層（５）を透過して酸素のイオン注入を行う
ことによって眉間絶縁膜（３）上にアルミナからな慝エ
ッチングストッパー層（７）を形成することがでな特有
の性質を示す０すなわち、図示のように、アルミナはあ
る程度時間が経過しないとエツチングが開始されない。
ッチングストッパー層（７）にアルミナ（Ａ１２０３）
を用いる場合について説明する０従来例と同様層間絶縁
膜（３）の上に第２の配線層（５）を形成した後、この
第２の配線層（５）を透過して酸素のイオン注入を行う
ことによって眉間絶縁膜（３）上にアルミナからな慝エ
ッチングストッパー層（７）を形成することがでな特有
の性質を示す０すなわち、図示のように、アルミナはあ
る程度時間が経過しないとエツチングが開始されない。
従って、Ａｌ１層のエツチングを終了したい個所、すな
わち、第２の配線層（５）と層間絶縁膜（３）との間に
アルミナからなるエッチングストッパー層（７）を形成
しておくと、第２の配線層（５）のエツチングが完了す
ると、エッチングストッパー層（７）がエツチングにさ
らされるが、上述のようにしばらくエツチングの進行が
停止するので、これを検知器で検知することによって、
第２の配線層（５）のエツチング完了を知ることができ
る０工ツチングストツパ一層（７）は不必要な部分は形
成しないようにイオン注入にマスクを用いてもよい０な
お、上記実施例ではエツチングストツノ（一層（７）と
して、酸素のイオン注入によるアルミナを用いたが、窒
素イオンの注入による窒化物などその他の材料を用いて
もよい０また、上記実施例では２層配線のパターン形成
の場合について説明したが、一層配線、多層配線のノく
ターン形成の場合にもこの発明は適用できる０従って、
エッチングストッパー層の形成は層間絶縁膜の上と限ら
ず、ノくターニングすべき配線層の下の所要部位に形成
する必要がある。そしてその形成方法もイオン注入法の
外にスパッタ法で形成してもよい０〔発明の効果〕 以上説明したように、この発明では半導体装置の製造に
際して、エツチングによってノくターニングすべき配線
層の下にこれに接してエッチングストッパー層ヲ設けた
ので、上記配線層の／＜ ｐ −ユングが完了した段階
で自動的に少なくともしばらくエツチングの進行が停止
する０従って、これを検知することによって、配線層の
ノ（ターニングのだめのエツチングの完了を確認するこ
とができ、オーバーエツチングまたはアンダーエツチン
グの不都合を防止できる。
わち、第２の配線層（５）と層間絶縁膜（３）との間に
アルミナからなるエッチングストッパー層（７）を形成
しておくと、第２の配線層（５）のエツチングが完了す
ると、エッチングストッパー層（７）がエツチングにさ
らされるが、上述のようにしばらくエツチングの進行が
停止するので、これを検知器で検知することによって、
第２の配線層（５）のエツチング完了を知ることができ
る０工ツチングストツパ一層（７）は不必要な部分は形
成しないようにイオン注入にマスクを用いてもよい０な
お、上記実施例ではエツチングストツノ（一層（７）と
して、酸素のイオン注入によるアルミナを用いたが、窒
素イオンの注入による窒化物などその他の材料を用いて
もよい０また、上記実施例では２層配線のパターン形成
の場合について説明したが、一層配線、多層配線のノく
ターン形成の場合にもこの発明は適用できる０従って、
エッチングストッパー層の形成は層間絶縁膜の上と限ら
ず、ノくターニングすべき配線層の下の所要部位に形成
する必要がある。そしてその形成方法もイオン注入法の
外にスパッタ法で形成してもよい０〔発明の効果〕 以上説明したように、この発明では半導体装置の製造に
際して、エツチングによってノくターニングすべき配線
層の下にこれに接してエッチングストッパー層ヲ設けた
ので、上記配線層の／＜ ｐ −ユングが完了した段階
で自動的に少なくともしばらくエツチングの進行が停止
する０従って、これを検知することによって、配線層の
ノ（ターニングのだめのエツチングの完了を確認するこ
とができ、オーバーエツチングまたはアンダーエツチン
グの不都合を防止できる。
第１図は従来の方法を説明するためにその主要段階にお
ける状態を示す断面図、第２図はこの発明の一実施例を
説明するためにその主要段階における状態を示す断面図
、第３図はこの実施例に用いたエツチングストツノく一
層の被エツチング特性の一例を示す図である０ 図において、（３）は絶縁膜、（５）はパターニングさ
れる配線層、（５ａ）はパターニングされた配線層、（
６）はエツチングマスク、（７）はエッチングストッパ
ー層である。 なお、図中同一符号は同一または相当部分を示す０
ける状態を示す断面図、第２図はこの発明の一実施例を
説明するためにその主要段階における状態を示す断面図
、第３図はこの実施例に用いたエツチングストツノく一
層の被エツチング特性の一例を示す図である０ 図において、（３）は絶縁膜、（５）はパターニングさ
れる配線層、（５ａ）はパターニングされた配線層、（
６）はエツチングマスク、（７）はエッチングストッパ
ー層である。 なお、図中同一符号は同一または相当部分を示す０
Claims (4)
- （１）半導体装置の表面部に形成された配線層にエッチ
ングによる所要パターニングを施すに際して、上記配線
層のエッチングすべき部分の下にこれに接して上記配線
層より被エッチング速度が十分遅いエッチングストッパ
ー層を設け、上記配線層のエッチングによる所要パター
ニングの完了後、エッチングの進行の低下を検出して上
記所要パターニングの完了を判定することを特徴とする
半導体装置の製造方法。 - （２）配線層が絶縁膜の上に形成された金属配線層から
なり、エッチングストッパー層は上記金属配線層を通し
て当該金属と化合してエッチングストッパー材を形成し
得る元素をイオン注入して上記絶縁膜上に形成すること
を特徴とする特許請求の範囲第１項記載の半導体装置の
製造方法。 - （３）金属配線層はアルミニウムからなり、酸素イオン
を注入することを特徴とする特許請求の範囲第２項記載
の半導体装置の製造方法。 - （４）金属配線層はアルミニウムからなり、窒素イオン
を注入することを特徴とする特許請求の範囲第２項記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15600684A JPS6132427A (ja) | 1984-07-24 | 1984-07-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15600684A JPS6132427A (ja) | 1984-07-24 | 1984-07-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6132427A true JPS6132427A (ja) | 1986-02-15 |
Family
ID=15618264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15600684A Pending JPS6132427A (ja) | 1984-07-24 | 1984-07-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6132427A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100370241B1 (ko) * | 2000-10-31 | 2003-01-30 | 삼성전자 주식회사 | 알루미늄 산화막을 하드 마스크로 사용하는 반도체 소자의 도전 라인 및 그 제조방법 |
-
1984
- 1984-07-24 JP JP15600684A patent/JPS6132427A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100370241B1 (ko) * | 2000-10-31 | 2003-01-30 | 삼성전자 주식회사 | 알루미늄 산화막을 하드 마스크로 사용하는 반도체 소자의 도전 라인 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6132427A (ja) | 半導体装置の製造方法 | |
| JPH0281426A (ja) | 半導体装置の製造方法 | |
| JPH04370929A (ja) | ドライエッチング方法 | |
| JPS6387741A (ja) | 半導体装置の製造方法 | |
| JPH02117153A (ja) | 半導体素子の形成方法 | |
| JPS5817619A (ja) | パタ−ン形成方法 | |
| JP2695249B2 (ja) | 半導体装置の製造方法 | |
| JPS61114536A (ja) | 半導体装置の製造方法 | |
| JPH10247661A (ja) | ボンディング用構造の形成方法 | |
| KR970053546A (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| KR960008563B1 (ko) | 더블 스페이서를 이용한 반도체 소자의 미세 콘택홀 형성방법 | |
| KR100253344B1 (ko) | 반도체 메모리의 콘택홀 형성방법 | |
| KR960013140B1 (ko) | 반도체 소자의 제조 방법 | |
| JPS6193629A (ja) | 半導体装置の製造方法 | |
| JP2740292B2 (ja) | 半導体素子の製造方法 | |
| JPH05251443A (ja) | 半導体装置の製造方法 | |
| JPS5928344A (ja) | 半導体装置の製造方法 | |
| JPH0713958B2 (ja) | 半導体装置の製造方法 | |
| JPH023926A (ja) | 配線の形成方法 | |
| JPS621230A (ja) | パタ−ン形成方法 | |
| JPS6028237A (ja) | 半導体装置の製造方法 | |
| JPH03127827A (ja) | 半導体装置の製造法 | |
| JPH02214117A (ja) | 半導体装置およびその製造方法 | |
| JPS61174649A (ja) | 半導体装置 | |
| JPS5982723A (ja) | 半導体装置の製造方法 |