JPS621230A - パタ−ン形成方法 - Google Patents
パタ−ン形成方法Info
- Publication number
- JPS621230A JPS621230A JP60138910A JP13891085A JPS621230A JP S621230 A JPS621230 A JP S621230A JP 60138910 A JP60138910 A JP 60138910A JP 13891085 A JP13891085 A JP 13891085A JP S621230 A JPS621230 A JP S621230A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- pattern
- film
- etched
- polystyrene
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、レジストパターン形成技術、特に多層レジス
ト法によるレジストパターン形成方法の改良に関する。
ト法によるレジストパターン形成方法の改良に関する。
半導体集積回路の微細化とともに、許容されるパターン
巾のバラツキが非常に小さくなる。そこで近年多層レジ
スト法と呼ばれるパターン形成法が広く検討されている
。この方法について第５図を用いて説明する。
巾のバラツキが非常に小さくなる。そこで近年多層レジ
スト法と呼ばれるパターン形成法が広く検討されている
。この方法について第５図を用いて説明する。
集積回路の製造において、工程が進むにつれ表面に凹凸
が形成されてくる。この状態を第５図（ａ）で示す。こ
のような凹凸のある基板１上にレジスト３を塗布すると
レジスト膜厚は第５図（呻のとと（凹部において厚く、
凸部において薄くなる。この状態で平均的露光量で露光
するとパターン巾は第５図（Ｃ）に示すととく凹部で太
く凸部で細くなる。
が形成されてくる。この状態を第５図（ａ）で示す。こ
のような凹凸のある基板１上にレジスト３を塗布すると
レジスト膜厚は第５図（呻のとと（凹部において厚く、
凸部において薄くなる。この状態で平均的露光量で露光
するとパターン巾は第５図（Ｃ）に示すととく凹部で太
く凸部で細くなる。
このような問題点を解決する丸めに開発された方法が多
層レジスト法で、第５図（ｄ）に示すごとくあらかじめ
有機物３（たとえばレジストなど）を厚く塗布して凹凸
を平坦化し、次に金属やＳｉｎ、など無機物層４を形成
し、その上でレジストパターン５を形成する。このよう
な方法によシレジスト模厚が均一化されパターン巾が一
定となる。この後レジストパターン５をマスクとして゛
無機物層４をエツチングし、ついで無機物層４をマスク
として有機物層３のエツチングを行なう、最後に、有機
物層３をマスクとして被エツチング［１１１のエツチン
グを行なう。この方法は工程が長いという難点を除けば
、凹凸の存在する基板上に確実にパターンを寸法制御性
よく形成できる方法である。
層レジスト法で、第５図（ｄ）に示すごとくあらかじめ
有機物３（たとえばレジストなど）を厚く塗布して凹凸
を平坦化し、次に金属やＳｉｎ、など無機物層４を形成
し、その上でレジストパターン５を形成する。このよう
な方法によシレジスト模厚が均一化されパターン巾が一
定となる。この後レジストパターン５をマスクとして゛
無機物層４をエツチングし、ついで無機物層４をマスク
として有機物層３のエツチングを行なう、最後に、有機
物層３をマスクとして被エツチング［１１１のエツチン
グを行なう。この方法は工程が長いという難点を除けば
、凹凸の存在する基板上に確実にパターンを寸法制御性
よく形成できる方法である。
しかしながら、上述の多層レジスト法では一般に平坦化
用の有機物層３を基板凹凸差の２倍程度の膜厚で塗布す
るため微細パターンにおいては。
用の有機物層３を基板凹凸差の２倍程度の膜厚で塗布す
るため微細パターンにおいては。
パターン巾と有機物層３の膜厚の比が２を越えることが
ある。このような場合、通常の条件下で被加工＠１のエ
ツチングを行なうと、サイドエッチを生じた夛あるいは
前記比率が１以下のパターンに比較してエツチング速度
が遅くなった）することがある。これは、せっかくレジ
ストパターンを高精度で形成しても被加工膜のパターン
が正確に形成されないことにな〕大きな問題である。
ある。このような場合、通常の条件下で被加工＠１のエ
ツチングを行なうと、サイドエッチを生じた夛あるいは
前記比率が１以下のパターンに比較してエツチング速度
が遅くなった）することがある。これは、せっかくレジ
ストパターンを高精度で形成しても被加工膜のパターン
が正確に形成されないことにな〕大きな問題である。
本発明の目的とするところは、被加工膜の加工に前述の
サイドエツチングなど悪影響をおよぼすことのないレジ
ストパターン形成方法を提供することにある。
サイドエツチングなど悪影響をおよぼすことのないレジ
ストパターン形成方法を提供することにある。
上記目的に鑑み発明者らが鋭意検討を行なった結果下記
の事実があることを確認した。ここではリン添加多結晶
８ｉを例にと〕あげて述べる。
の事実があることを確認した。ここではリン添加多結晶
８ｉを例にと〕あげて述べる。
まず第２図において、リン添加多結晶Ｓｔ膜６の形成さ
れた基板上にレジスト７を１μｍ、１．５μｍ。
れた基板上にレジスト７を１μｍ、１．５μｍ。
２μｍの３種類の一膜厚で塗布しその上にＡｊ膜８を０
．２μｍの膜厚で形成する。ついで通常のバターニング
工程によってレジストパターン９を形成する（第２図（
１） ） 、その後、反応性イオンエツチング装置内に
該基板を入れ％Ｃｃｊ４／Ｃｊｇ混合ガスを用いてＡｌ
膜８のエツチングを行々い、続いてＯ。
．２μｍの膜厚で形成する。ついで通常のバターニング
工程によってレジストパターン９を形成する（第２図（
１） ） 、その後、反応性イオンエツチング装置内に
該基板を入れ％Ｃｃｊ４／Ｃｊｇ混合ガスを用いてＡｌ
膜８のエツチングを行々い、続いてＯ。
ガスを用いてレジスト膜７のエツチングを行なう（第２
図（ｂ））。次に別の反応性イオンエツチング装置内に
該基板をうつし、Ｃ１ｔ／Ｈ，混合ガスを用いて多結晶
Ｓｉのエツチングを行なう（第２図（Ｃ） ） 、条件
はＣＩｔ ／Ｈ＊ １ ： １圧力０．０８ Ｔｏｒｒ
パワー２００Ｗ、通常の単層レジストマスクのリン°添
加多結晶Ｓ１は垂直に加工できる条件である。
図（ｂ））。次に別の反応性イオンエツチング装置内に
該基板をうつし、Ｃ１ｔ／Ｈ，混合ガスを用いて多結晶
Ｓｉのエツチングを行なう（第２図（Ｃ） ） 、条件
はＣＩｔ ／Ｈ＊ １ ： １圧力０．０８ Ｔｏｒｒ
パワー２００Ｗ、通常の単層レジストマスクのリン°添
加多結晶Ｓ１は垂直に加工できる条件である。
エツチング終了後試料を破断し断面をＳＥＭ＠察してパ
ターンの巾とレジスト層７膜厚およびエツチング深さを
測定し、パターンのアスペクト比（パターン巾とレジス
ト層７膜厚との比）に対してエツチング速度の変化およ
びサイドエッチ量をプロットした図が第３図と第４図で
ある０両図から明らかなごとく、アスペークト比１以上
でエツチング速度の低下およびサイドエッチを生じてい
る。
ターンの巾とレジスト層７膜厚およびエツチング深さを
測定し、パターンのアスペクト比（パターン巾とレジス
ト層７膜厚との比）に対してエツチング速度の変化およ
びサイドエッチ量をプロットした図が第３図と第４図で
ある０両図から明らかなごとく、アスペークト比１以上
でエツチング速度の低下およびサイドエッチを生じてい
る。
この結果は、主としてイオンに原因があると推論される
が、詳細は明らかではない、またこれは多層レジスト法
に限らず単層レジストの場合にも成立することが確認さ
れた。
が、詳細は明らかではない、またこれは多層レジスト法
に限らず単層レジストの場合にも成立することが確認さ
れた。
本発明は、上記事実に基づき、アスペクト比を１以下に
抑制するようにレジスト膜厚７を調節することを特徴と
する。
抑制するようにレジスト膜厚７を調節することを特徴と
する。
［発明の効果］
本発明の効果は、第３図及び第４図よ〕明らかである。
また多結晶ＳｔのみならずＡｊ膜においても同様な効果
が認められる。
が認められる。
以下に本発明の実施例を詳細に説明する。
第１図（ａ）に示すごとく、Ｆｉｌｓ ｌ （１００）
基板１０上に湿式酸化法によって１μｍの酸化膜１１を
形成し１通常のりソゲラフイエ程でレジストパターンを
形成し、ＣＨＦ、ガスを用いた反応性イオンエツチング
により酸化膜１１のエツチングを行ない段差を形成する
。該基板１０上にマグネトロンスパッタ法によシ０．８
μｍのＡＩ膜１２を堆積する。
基板１０上に湿式酸化法によって１μｍの酸化膜１１を
形成し１通常のりソゲラフイエ程でレジストパターンを
形成し、ＣＨＦ、ガスを用いた反応性イオンエツチング
により酸化膜１１のエツチングを行ない段差を形成する
。該基板１０上にマグネトロンスパッタ法によシ０．８
μｍのＡＩ膜１２を堆積する。
該基板を４つの組に分け、それぞれの組に対してポリス
チレン１３を１．２ μｍ 、 １．４ μｍ 、 １
．６ ａｍ 、 ２．０μｍの厚さで塗布し、２００℃
で３０分間ベーキングを行なう、ポリスチレンの軟化点
は、約１２０℃であるため２００℃で熱流動し、平坦な
表面を形成する（第１図（ｂ））。次に、中間層として
、スピンオングラス（ＳｏＧ）１４を０．２μｍの膜厚
で塗布し、２００℃でベーキングを３０分間行カラた後
ポジ型フォトレジスト１５を用いて巾１．５μｍの配線
パターンの形成番付なう（第１図（Ｃ） ）。
チレン１３を１．２ μｍ 、 １．４ μｍ 、 １
．６ ａｍ 、 ２．０μｍの厚さで塗布し、２００℃
で３０分間ベーキングを行なう、ポリスチレンの軟化点
は、約１２０℃であるため２００℃で熱流動し、平坦な
表面を形成する（第１図（ｂ））。次に、中間層として
、スピンオングラス（ＳｏＧ）１４を０．２μｍの膜厚
で塗布し、２００℃でベーキングを３０分間行カラた後
ポジ型フォトレジスト１５を用いて巾１．５μｍの配線
パターンの形成番付なう（第１図（Ｃ） ）。
該試料８をまずＣＨＦ ｓガスを用いた反応性イオンエ
ツチング（圧力０．１Ｔｏｒｒ、ｒｆパワー２００Ｗ）
によフスピンオングラス層１３のエツチングを行ナイ、
ツツイて０＠ ０．００５Ｔｏｒｒ、ｒｆパワー２００
Ｗの条件下でポリスチレン１２のエラチングラ行ない、
最後にＢＣＩｓ／Ｃ１１（１： １ ）混合ガスを用い
てＡＩ膜１１のエツチングを行ない、ポリスチレン層１
２を０．プラズマアッシングによ〕除去する（第１図（
ｂ））。
ツチング（圧力０．１Ｔｏｒｒ、ｒｆパワー２００Ｗ）
によフスピンオングラス層１３のエツチングを行ナイ、
ツツイて０＠ ０．００５Ｔｏｒｒ、ｒｆパワー２００
Ｗの条件下でポリスチレン１２のエラチングラ行ない、
最後にＢＣＩｓ／Ｃ１１（１： １ ）混合ガスを用い
てＡＩ膜１１のエツチングを行ない、ポリスチレン層１
２を０．プラズマアッシングによ〕除去する（第１図（
ｂ））。
その後ＡＩ配線のオーブンシ欝−ト率を測定する。第６
図にオープン（断＠）不良率をポリスチレン層嗅厚の関
数として示す。明らかにポリスチレン層の厚いサンプル
はどオープン不良率が増大しておシ、パターン開口巾と
ポリスチレン膜厚の比が１以下の場合は有意差がない。
図にオープン（断＠）不良率をポリスチレン層嗅厚の関
数として示す。明らかにポリスチレン層の厚いサンプル
はどオープン不良率が増大しておシ、パターン開口巾と
ポリスチレン膜厚の比が１以下の場合は有意差がない。
第１図は、本発明の一実施例を示す工程図、第２図は本
発明の基礎となる実験のため用いら゛れたパターン形成
方法を示す工程図、第３図及び第４図はその実験結果を
示す特性図、第５図は従来のパターン形成方法を示す工
程図、第６図は本発明の効果を確認するための実験結果
を示す特性図である。 ＋１・・・Ｓｔ基板、２・・・ポジ戯レジスト、３・・
・レジスト、４・・・無機物層、５・・・ポジ型レジス
ト、６・・・リン添加多結晶８１．７・・・レジスト、
８・・・Ａｊ＠、９・・・レジストパターン、１０・・
・８ｉ基板、１１・・・Ｓ１０．膜、１２・−Ａ ｊ膜
、１３・・・ｋｌｇ、１４・・・スピンオングラス、１
５・・・ポジ型レジスト。 代理人弁理士 則 近 憲 佑（ほか１名）第 ｌ
１ｉｉｉＸ 第 ２ 図 第 ５ 図 第 ６ 図
発明の基礎となる実験のため用いら゛れたパターン形成
方法を示す工程図、第３図及び第４図はその実験結果を
示す特性図、第５図は従来のパターン形成方法を示す工
程図、第６図は本発明の効果を確認するための実験結果
を示す特性図である。 ＋１・・・Ｓｔ基板、２・・・ポジ戯レジスト、３・・
・レジスト、４・・・無機物層、５・・・ポジ型レジス
ト、６・・・リン添加多結晶８１．７・・・レジスト、
８・・・Ａｊ＠、９・・・レジストパターン、１０・・
・８ｉ基板、１１・・・Ｓ１０．膜、１２・−Ａ ｊ膜
、１３・・・ｋｌｇ、１４・・・スピンオングラス、１
５・・・ポジ型レジスト。 代理人弁理士 則 近 憲 佑（ほか１名）第 ｌ
１ｉｉｉＸ 第 ２ 図 第 ５ 図 第 ６ 図
Claims (2)
- （１）レジストパターン形成において、パターンの開口
巾／レジスト膜厚の比が１以下とすることを特徴とする
パターン形成方法。 - （２）前記レジストパターン形成が基板表面の凹凸を平
坦化すべく有機物質を塗布した上でなされる多層レジス
ト法で、有機物質の膜厚と基板凹部の巾との比が１以下
であることを特徴とする特許請求の範囲第１項に記載し
たパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60138910A JPS621230A (ja) | 1985-06-27 | 1985-06-27 | パタ−ン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60138910A JPS621230A (ja) | 1985-06-27 | 1985-06-27 | パタ−ン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS621230A true JPS621230A (ja) | 1987-01-07 |
Family
ID=15232995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60138910A Pending JPS621230A (ja) | 1985-06-27 | 1985-06-27 | パタ−ン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS621230A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01105538A (ja) * | 1987-10-19 | 1989-04-24 | Sanyo Electric Co Ltd | フォトレジストパターン形成方法 |
| US20140220783A1 (en) * | 2011-10-12 | 2014-08-07 | Jsr Corporation | Pattern-forming method and resist underlayer film-forming composition |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60116132A (ja) * | 1983-11-29 | 1985-06-22 | Fujitsu Ltd | ネガ型レジストパタ−ンの形成方法 |
| JPS60263145A (ja) * | 1984-06-12 | 1985-12-26 | Fujitsu Ltd | ポジ型レジストパタ−ンの形成方法 |
-
1985
- 1985-06-27 JP JP60138910A patent/JPS621230A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60116132A (ja) * | 1983-11-29 | 1985-06-22 | Fujitsu Ltd | ネガ型レジストパタ−ンの形成方法 |
| JPS60263145A (ja) * | 1984-06-12 | 1985-12-26 | Fujitsu Ltd | ポジ型レジストパタ−ンの形成方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01105538A (ja) * | 1987-10-19 | 1989-04-24 | Sanyo Electric Co Ltd | フォトレジストパターン形成方法 |
| US20140220783A1 (en) * | 2011-10-12 | 2014-08-07 | Jsr Corporation | Pattern-forming method and resist underlayer film-forming composition |
| US9607849B2 (en) * | 2011-10-12 | 2017-03-28 | Jsr Corporation | Pattern-forming method and resist underlayer film-forming composition |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6255022B1 (en) | Dry development process for a bi-layer resist system utilized to reduce microloading | |
| EP0221093B1 (en) | Double layer photoresist technique for side-wall profile control in plasma etching processes | |
| JPH0269755A (ja) | スペーサーを利用した微細線幅形成方法 | |
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| GB2119166A (en) | Integrated circuit planarizing process | |
| JPH0573338B2 (ja) | ||
| JPS621230A (ja) | パタ−ン形成方法 | |
| KR100377174B1 (ko) | 캐패시터의 제조 방법 | |
| JPH0313744B2 (ja) | ||
| JPS6022340A (ja) | 半導体装置の製造方法 | |
| US5509995A (en) | Process for anisotropically etching semiconductor material | |
| JPH0458167B2 (ja) | ||
| JPH04348030A (ja) | 傾斜エッチング法 | |
| JP3109059B2 (ja) | ドライエッチング方法 | |
| JPH05182885A (ja) | 半導体装置の製造方法 | |
| JPH0265256A (ja) | 半導体装置の製造方法 | |
| US6451706B1 (en) | Attenuation of reflecting lights by surface treatment | |
| JPH03278543A (ja) | 電界効果トランジスタの製造方法 | |
| KR960013140B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH0423322A (ja) | 半導体装置の製造方法 | |
| JP2811724B2 (ja) | エッチング方法 | |
| JPH0594975A (ja) | 半導体装置の製造方法 | |
| KR960005555B1 (ko) | 반도체 소자 격리막 제조방법 | |
| JPS6249735B2 (ja) | ||
| JP2872298B2 (ja) | 半導体装置の製造方法 |