JPH0269755A - スペーサーを利用した微細線幅形成方法 - Google Patents

スペーサーを利用した微細線幅形成方法

Info

Publication number
JPH0269755A
JPH0269755A JP1073672A JP7367289A JPH0269755A JP H0269755 A JPH0269755 A JP H0269755A JP 1073672 A JP1073672 A JP 1073672A JP 7367289 A JP7367289 A JP 7367289A JP H0269755 A JPH0269755 A JP H0269755A
Authority
JP
Japan
Prior art keywords
film
photoresist film
spacer
forming
line width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1073672A
Other languages
English (en)
Other versions
JPH0579980B2 (ja
Inventor
Sangsoo Choi
チョエ　サンスウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KOREA TELECOMMUN
Electronics and Telecommunications Research Institute ETRI
Original Assignee
KOREA TELECOMMUN
Electronics and Telecommunications Research Institute ETRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KOREA TELECOMMUN, Electronics and Telecommunications Research Institute ETRI filed Critical KOREA TELECOMMUN
Publication of JPH0269755A publication Critical patent/JPH0269755A/ja
Publication of JPH0579980B2 publication Critical patent/JPH0579980B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/947—Subphotolithographic processing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分骨］ 本発明は半導体製造工程における微ｍ線幅加工技術に係
り、特に半導体素子製造■、ｒにスペーサー（ｓｐａｃ
ｃｒ）を利用した微細線幅形成方法に閏ず［従来の技術
］ 微細線幅加工技術は半導体素子製造時に必要不可欠の技
術である。最近半導体の集積度が増大するに従い設計基
準が次第に減少しつつあるが、紫外線光源（４３６ｎｍ
）を用いて既存の工程を使用する場合、最少線幅は０．
８μｍまで可能である。
すなわち第３図に示した従来のパターン形成方法は、基
板１０１上に上層感光膜１０４を塗布しく第３図（Ａ）
）、これを写真エツチング方法で露光させ（第３図（Ｂ
））、および露光後現像する（第３図（Ｃ））工程と同
じ工程で多層感光膜を利用した微細線幅パターンを形成
する。第４図に示した従来の二層感光膜によるパターン
形成方法は、基板１０１上に下層感光膜＋０２を塗布し
く第４図（＾））、下層感光膜１０２上に上層感光膜＋
０４を塗布および露光さけ（第４図（Ｂ））、上層膜！
０４は現像し、下層膜１０２は露光させ（第４図（Ｃ）
）および下層１１ｆｉｔｏｚを現像する（第４図（Ｄ）
）工程と同様の工程でパターンを形成したものである。
第５図に示した従来の三層感光膜によるパターン形成方
法は基板１０１の上に下層感光膜１０２を塗布しく第５
図（Δ））、下層感光膜ｉ０２上に中間酸化膜１０３を
蒸着し、上層感光膜１０４を塗布しく第５図（Ｂ））、
中間酸化膜１０３上にある上層感光膜１０４をエツチン
グしく第５図（Ｃ））、下層感光１７４１０２上にある
中間酸化膜１０３をエツチングしく第５図（Ｄ））、お
よび下層感光膜１０２を現像する（第５図（Ｅ））工程
と同じ工程でパターンを形成した。
［発明が解決しようとする課題］ 第３図の方法は段差（ステップ）部位で線幅の変化が甚
だしい問題点がある。第４図の方法は第５図の方法より
は簡単ではあるが上層感光膜１０４と下層感光膜１０２
の間の相互混合（ｉｎｔｅｒｍｉｘｉｎｇ）効果が発生
し、露光後の現像時に種々の問題点が発生した。
［課題を解決するための手段コ 本発明は上記のような問題点を解決するために創案され
たものである。
本発明は、基板上に少なくとも下層感光膜と上層感光膜
とを形成し、エツチング後現像して微細線幅パターンを
形成する方法において、上層感光膜上に酸化膜を形成す
る工程と、酸化膜を乾式エツチング法によって平面化し
てスペーサーを形成し、下層感光膜を形成し、下層感光
膜を乾式現像してネガティブパターンを形成し、上層感
光膜の膜厚程度の乾式エツチングを行ってポジティブパ
ターンを形成する上層感光膜エツチング工程と、スペー
サーを除去し、ＳＯＧ膜を形成し、乾式エツチングによ
ってＳＯＧ　膜をパターンのない下層感光膜まエッチン
グするＳＯＧ　ｇ平坦化工程と、下層感光膜を乾式現像
するポジティブパターン形成工程とを備え、下層感光膜
の乾式現像を酸化膜層をマスクとして行うことを特徴と
する。
［作　用］ スペーサー形成後、スペーサーをマスクとした乾式方法
で行うことにより、相互混合効果か発生しないようにし
、下層感光膜を乾式現像する際に酸化膜層がマスクの役
割を遂行するようにし、またスペーサー程度に線幅を縮
小することにより、紫外線光源（４３６ｎｍ）を用いた
としても０．７μｍ以下まで線幅加工が可能になるよう
にした。
［実施例コ 以下、添付された図面によって本発明の詳細な説明すれ
ば次の通りである。
第１図は本発明による二層膜（ｂｉｌｅｖｅｌ）パター
ン形成方法を図示した一実施例である。下層感光膜塗布
工程（第１図（Ａ））は、シリコン基板１０１上に、感
光液を回転塗布機（ＭＴＩ　５ｐｉｎｎｅｒ）を用いて
下層感光膜１０２を３０００ｒｐｍで膜厚１．５　μｍ
程度になるように塗布した後、コンヘシリコンオーブン
（ｃｏｎｖｅｃ　Ｌｉｏｎ　ｏｖｅｎ）　　で２００℃
以上に２０分間乾燥させる。
もし、基板にステップかない場合、乾式エツチング機で
あるＤＲＩＥ−１０２で　Ｃ２Ｃ，Ｍ　Ｆ＋５０ｓｃｃ
ｍ。
５５０ｍＴｏｒｒ、　１ｍ１ｎの条件でプラズマ処理し
、下層感光１模１０２を硬化させる。
下層感光膜１０２上に上層感光膜１０４を塗布する工程
（第１図（Ｂ））は、下層感光膜１０２上にさらに回転
塗布機を用いて感光膜を５０００〜６０００ｒｐｍで膜
厚４０００〜５０００人程度に塗布した蒸着軟化乾燥（
ｓｏｆｔ　ｂａｋｅ）を９０℃±３℃で５分間行う。
上層感光膜１０４現像工程（第１図（Ｃ））は５×ステ
ツパー（ｓｔｅｐｐｅｒ）を用い、露光した後、脱イオ
ン水とＭＦ−３１２（商品名）を１．５：１の比率で混
合した現像液を用い、湿式で現像する。
酸化膜１０５蒸着工程（第１図（Ｄ））は、室温で酸化
膜をＰＥＩＩ：ＶＤ（Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ
　Ｃｈｅｍｉｃａｌ　ＶａｏｐｒＤｅｐｏｓｉｔｉｏｎ
）を使用して４０００人程度蒸着着させる。
スペーサーＩＣ１６形成工程（第１図（Ｅ））は、乾式
エツチング機［ＩＲｒＥ−１０２を用いてＣ２Ｆ／ＣＨ
Ｆ／１ｌｅ−５０／＋００１５０ｓｃｃｍ、５５０ｍＴ
ｏｒｒ、　１［１７５Ｗで蒸着酸化膜１０５を平面化さ
せ、スペーサー１０６を形成する。
ネガティブパターン形成工程（第１図（Ｆ））は、乾式
エツチング機０ｒｔｌＥ−１０２を使用して０２：５０
ｓｃｃｍ３５０ｍＴｏｒｒ　、　１６７５Ｗで下層感光
膜１０２を乾式現像する。
ポジティブパターンを形成するがための上層感光膜１０
４エツチング工程（第１図（Ｆ’））は、ＤＲＩＥ−１
０２を使用して、上層感光膜１０４の膜厚だけ乾式エツ
チングを０２＋５０ｓｃｃｍ、３０ｍＴｏｒｒ、１６７
５Ｗの条件で行う。
スペーサー１０６除去工程（第１図（Ｇ’））は室温で
ＨＦ：Ｎ８４Ｆ・７：１の比率で混合した化学薬品ＢＨ
Ｆ−７：１でスペーサー１０１ｉを除去する。
ＳＯＧ　（Ｓｐｉｎ　Ｏｎ　Ｇｌａｓｓ）　１０７塗布
工程（第１図（ｕ’））は、回転塗布機を使用して、絶
縁被膜５ＯＧ１０７を膜厚１μｍ程度塗布するか、ある
いはシリコンまたは金属膜を２００℃以下で１μｍ蒸着
する。
５ＯＧ１０７平坦化工程（第１図（１’））は、５ＯＧ
１０７をＤＲＩＥ−１０２でＣ２Ｆ／ＣｌＩＦ５／１ｌ
ｅ−５０／１１００１５０ＳＣＣ。
５５０ｍＴｏｒｒ、１６７５Ｗでパターンがない感光膜
まエッチングする。
ポジティブパターン形成工程（第１図（Ｊ’））は、Ｄ
ＲＩＥ−１０２を使用して、０２：５０ｓｃｃｍ、３５
０ｍＴｏｒｒ。
１６７５Ｗで下層感光膜１０２を乾式現像する。
第２図は本発明による三層膜（ｔｒｉｌｅｖｅｌ）パタ
ーン形成方法を図示した一実施例である。下層感光膜１
０２塗布工程（第２図（Ａ））は、第１図の下層感光膜
１０２塗布工程（第１図（Ａ））と同様である。中間酸
化膜１０３の蒸着および上層感光膜１０４塗布工程（第
２図（Ｂ））は、中間酸化膜を室温でＰＥＣＶＤを用い
て１０００人程度蒸着させた後、最後の上層感光膜１０
４塗布を第１図の上層感光ｌＩ！ｉ！塗布工程（第１図
（Ｂ））と同様な条件下で行う。
上層感光膜１０４現像工程（第２図（Ｃ））も、第１図
の上層感光膜１０４現像工程と同様であり、中間層１０
３エツチング工程（第２図（Ｄ））はＤＲＩＥ−１０２
でＣ２Ｆ／ＣＩＩＦ：＋／１ｌｅ−５０／１１００１５
０ｓｃｃｍ、５５０ｍＴｏｒｒ、　１６７５Ｗエッチン
グする。
以下、酸化膜蒸着工程（第２図（Ｅ））およびスペーサ
ー形成工程（第２図（Ｆ）　）　、ネガティブパターン
形成工程（第２図（Ｇ）　）　、ポジティブパターンを
形成するための上層感光膜１０４エツチングエ稈（第２
図（Ｇ’））、スペーサー除去工程（第２図（ｉｌ））
　、ＳＯＧ塗布工程（第２図（ｒ’））　、ＳＯＧ平坦
化工程（第２図（Ｊ’））、ポジティブパターン形成工
程（第２図（Ｋ　’　）　）はそれぞれ第１図の酸化膜
蒸着工程（第１図（Ｄ））およびスペーサー形成工程（
第１図（Ｅ））、ネガティブパターン形成工程（第１図
（Ｆ）　）　、ポジティブパターンを形成するための上
層感光１ｉ１０４エツチング工程（第１図（Ｆ’））、
スペーサー除去工程（第１図（Ｇ’））　、ＳＯＧ塗布
工程（第１図（Ｈ’））、ＳＯＧ平坦化工程（第１図（
１’））　、ポジティブパターン形成工程（第１図（Ｊ
’））　　と同様の条件で行う。
［発明の効果］ 以上説明したように、木発明はスペーサー形成後、スペ
ーサーをマスクとした乾式現像方法で行うことにより、
相互混合効果か発生しない長所かあり、下層感光膜を乾
式現像するとぎ酸化膜層がマスクの役割を遂行すること
により、スペーサが消失されても酸化膜層が下層感光膜
の乾式現像時にマスクの役割を遂行する利点がある。
【図面の簡単な説明】
第１図は木発明の二層膜パターン形成方法を示す工程図
、 第２図は本発明の三層膜パターン形成方法を示す工程図
、 第３図は従来のパターン形成方法を示す工程図、 第４図は従来の二層感光膜によるパターン形成方法を示
す工程図、 第５図は従来の三層感光膜によるパターン形成方法を示
す工程図である。 ・・・基板、 ・・・下層感光膜、 ・・・中間酸化膜、 ・・・上層感光膜、 ・・・蒸着酸化膜、 ・・・スペーサー ・・・ＳＯＧ　。 第３図 ｌＱ４二１二元６光 ＋ｏ’；＋：　ＳＯＧ 第１図 第４図

Claims (1)

  1. 【特許請求の範囲】 １）基板上に少なくとも下層感光膜と上層感光膜とを形
    成し、エッチング後現像して微細線幅パターンを形成す
    る方法において、 前記上層感光膜上に酸化膜を形成する工程 と、 該酸化膜を乾式エッチング法によって平面化してスペー
    サーを形成し、前記下層感光膜を形成し、該下層感光膜
    を乾式現像してネガティブパターンを形成し、前記上層
    感光膜の膜厚程度の乾式エッチングを行ってポジティブ
    パターンを形成する上層感光膜エッチング工程と、 前記スペーサーを除去し、ＳＯＧ膜を形成し、乾式エッ
    チングによって該ＳＯＧ膜をパターンのない下層感光膜
    までエッチングするＳＯＧ膜平坦化工程前記下層感光膜
    を乾式現像するポジティブパターン形成工程とを備え、 前記下層感光膜の乾式現像を前記酸化膜層をマスクとし
    て行うことを特徴とするスペーサーを利用した微細線幅
    形成方法。 ２）前記下層感光膜の乾式塗布時、前記基板にステップ
    がない場合、Ｃ＿２ＣｌＦ：５０ｓｃｃｍ、５５０ｍＴ
    ｏｒｒ、１ｍｉｎの条件でプラズマ処理し、感光膜を硬
    化させるようにしたことを特徴とする請求項１記載のス
    ペーサーを利用した微細線幅形成方法。 ３）Ｃ＿２Ｆ／ＣＨＦ＿３／Ｈｅ−５０／１００／５０
    ｓｃｃｍ、５５０ｍＴｏｒｒ、１６７５Ｗで前記酸化膜
    を平坦化させ、前記スペーサーを形成するようにしたこ
    とを特徴とする請求項１記載のスペーサーを利用した微
    細線幅形成方法。 ４）前記下層感光層と前記上層感光層の間に中間酸化膜
    を形成し、該中間酸化膜のエッチングはＣ＿２Ｆ／ＣＨ
    Ｆ＿３／Ｈｅ＝５０／１００／５０ｓｃｃｍ、５５０ｍ
    Ｔｏｒｒ、１６７５Ｗエッチングするようにしたことを
    特徴とする請求　項１記載のスペーサーを利用した微細
    線幅形成方法。
JP1073672A 1988-07-28 1989-03-24 スペーサーを利用した微細線幅形成方法 Granted JPH0269755A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019880009546A KR910010043B1 (ko) 1988-07-28 1988-07-28 스페이서를 이용한 미세선폭 형성방법
KR1988-9546 1988-07-28

Publications (2)

Publication Number Publication Date
JPH0269755A true JPH0269755A (ja) 1990-03-08
JPH0579980B2 JPH0579980B2 (ja) 1993-11-05

Family

ID=19276506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1073672A Granted JPH0269755A (ja) 1988-07-28 1989-03-24 スペーサーを利用した微細線幅形成方法

Country Status (3)

Country Link
US (1) US5023203A (ja)
JP (1) JPH0269755A (ja)
KR (1) KR910010043B1 (ja)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2297648B (en) * 1991-08-31 1996-10-23 Samsung Electronics Co Ltd Semiconductor device
TW243541B (ja) * 1991-08-31 1995-03-21 Samsung Electronics Co Ltd
DE4236609A1 (de) * 1992-10-29 1994-05-05 Siemens Ag Verfahren zur Erzeugung einer Struktur in der Oberfläche eines Substrats
KR960011664B1 (ko) * 1993-05-21 1996-08-24 현대전자산업 주식회사 반도체 장치의 캐패시터 형성방법
KR970000977B1 (ko) * 1993-05-21 1997-01-21 현대전자산업 주식회사 반도체 소자의 캐패시터 제조방법
WO1995022837A1 (en) * 1994-02-17 1995-08-24 National Semiconductor Corporation A method for reducing the spacing between the horizontally-adjacent floating gates of a flash eprom array
US5587090A (en) * 1994-04-04 1996-12-24 Texas Instruments Incorporated Multiple level mask for patterning of ceramic materials
US5523258A (en) * 1994-04-29 1996-06-04 Cypress Semiconductor Corp. Method for avoiding lithographic rounding effects for semiconductor fabrication
US5494839A (en) * 1994-05-03 1996-02-27 United Microelectronics Corporation Dual photo-resist process for fabricating high density DRAM
JP3317582B2 (ja) * 1994-06-01 2002-08-26 菱電セミコンダクタシステムエンジニアリング株式会社 微細パターンの形成方法
KR0154164B1 (ko) * 1994-07-11 1998-12-01 김주용 반도체소자의 제조방법
KR970007173B1 (ko) * 1994-07-14 1997-05-03 현대전자산업 주식회사 미세패턴 형성방법
KR0146246B1 (ko) * 1994-09-26 1998-11-02 김주용 반도체 소자 콘택 제조방법
US5628917A (en) * 1995-02-03 1997-05-13 Cornell Research Foundation, Inc. Masking process for fabricating ultra-high aspect ratio, wafer-free micro-opto-electromechanical structures
US5716859A (en) * 1995-12-22 1998-02-10 The Whitaker Corporation Method of fabricating a silicon BJT
US5575706A (en) * 1996-01-11 1996-11-19 Taiwan Semiconductor Manufacturing Company Ltd. Chemical/mechanical planarization (CMP) apparatus and polish method
KR20000004485A (ko) * 1998-06-30 2000-01-25 김영환 반도체 소자의 미세패턴 형성방법
US6352934B1 (en) * 1999-08-26 2002-03-05 Infineon Technologies Ag Sidewall oxide process for improved shallow junction formation in support region
US6977203B2 (en) 2001-11-20 2005-12-20 General Semiconductor, Inc. Method of forming narrow trenches in semiconductor substrates
US7456476B2 (en) 2003-06-27 2008-11-25 Intel Corporation Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
US6909151B2 (en) * 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
US7154118B2 (en) 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US7579280B2 (en) * 2004-06-01 2009-08-25 Intel Corporation Method of patterning a film
US7042009B2 (en) 2004-06-30 2006-05-09 Intel Corporation High mobility tri-gate devices and methods of fabrication
US7348284B2 (en) * 2004-08-10 2008-03-25 Intel Corporation Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow
US7422946B2 (en) 2004-09-29 2008-09-09 Intel Corporation Independently accessed double-gate and tri-gate transistors in same process flow
US7361958B2 (en) * 2004-09-30 2008-04-22 Intel Corporation Nonplanar transistors with metal gate electrodes
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US20060202266A1 (en) 2005-03-14 2006-09-14 Marko Radosavljevic Field effect transistor with metal source/drain regions
US7858481B2 (en) 2005-06-15 2010-12-28 Intel Corporation Method for fabricating transistor with thinned channel
US7547637B2 (en) 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US7279375B2 (en) 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
US7402875B2 (en) 2005-08-17 2008-07-22 Intel Corporation Lateral undercut of metal gate in SOI device
US20070090416A1 (en) 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
US7479421B2 (en) 2005-09-28 2009-01-20 Intel Corporation Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby
US7485503B2 (en) 2005-11-30 2009-02-03 Intel Corporation Dielectric interface for group III-V semiconductor device
US20070152266A1 (en) * 2005-12-29 2007-07-05 Intel Corporation Method and structure for reducing the external resistance of a three-dimensional transistor through use of epitaxial layers
US7407890B2 (en) * 2006-04-21 2008-08-05 International Business Machines Corporation Patterning sub-lithographic features with variable widths
US8143646B2 (en) 2006-08-02 2012-03-27 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
US7772048B2 (en) * 2007-02-23 2010-08-10 Freescale Semiconductor, Inc. Forming semiconductor fins using a sacrificial fin
EP2070533B1 (en) * 2007-12-11 2014-05-07 Apoteknos Para La Piel, s.l. Use of a compound derived from P-hydroxyphenyl propionic acid for the treatment of psoriasis
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
KR101107595B1 (ko) * 2008-12-08 2012-01-25 한국전자통신연구원 이중 스퍼라인을 이용하는 전송선로 필터 구조

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6126221A (ja) * 1984-07-14 1986-02-05 Ricoh Co Ltd 半導体装置等の製造方法
JPS62106456A (ja) * 1985-11-01 1987-05-16 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1548520A (en) * 1976-08-27 1979-07-18 Tokyo Shibaura Electric Co Method of manufacturing a semiconductor device
JPS54150970A (en) * 1978-05-18 1979-11-27 Mitsubishi Electric Corp Manufacture of semiconductor device
JPS5834934B2 (ja) * 1980-06-21 1983-07-29 工業技術院長 微小構造の形成方法
JPS5745227A (en) * 1980-08-29 1982-03-15 Mitsubishi Electric Corp Manufacture of semiconductor device
US4373965A (en) * 1980-12-22 1983-02-15 Ncr Corporation Suppression of parasitic sidewall transistors in locos structures
JPS57139965A (en) * 1981-02-24 1982-08-30 Toshiba Corp Manufacture of semiconductor device
US4432132A (en) * 1981-12-07 1984-02-21 Bell Telephone Laboratories, Incorporated Formation of sidewall oxide layers by reactive oxygen ion etching to define submicron features
US4455742A (en) * 1982-06-07 1984-06-26 Westinghouse Electric Corp. Method of making self-aligned memory MNOS-transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6126221A (ja) * 1984-07-14 1986-02-05 Ricoh Co Ltd 半導体装置等の製造方法
JPS62106456A (ja) * 1985-11-01 1987-05-16 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
KR910010043B1 (ko) 1991-12-10
KR900002450A (ko) 1990-02-28
JPH0579980B2 (ja) 1993-11-05
US5023203A (en) 1991-06-11

Similar Documents

Publication Publication Date Title
JPH0269755A (ja) スペーサーを利用した微細線幅形成方法
US6514672B2 (en) Dry development process for a bi-layer resist system
JP2002110510A (ja) パターン形成方法
KR20040013584A (ko) 반도체 소자 제조 방법
JP2000012538A (ja) 半導体装置の製造方法
KR101067863B1 (ko) 미세 패턴 형성 방법
US6451706B1 (en) Attenuation of reflecting lights by surface treatment
JPH05182885A (ja) 半導体装置の製造方法
JPS621230A (ja) パタ−ン形成方法
JPH06163482A (ja) 半導体装置のコンタクトホール形成方法
JPH058856B2 (ja)
KR100524811B1 (ko) 반도체장치의미세패턴형성방법
JPH05267253A (ja) 半導体装置の製造方法
JP2713061B2 (ja) レジストパターンの形成方法
KR920003812B1 (ko) 건식현상 공정을 이용한 리프트 오프 패턴 형성방법
KR960016828B1 (ko) 반도체 소자의 패턴 형성방법
KR20010002129A (ko) 반도체소자의 미세패턴 형성방법
JPH0594975A (ja) 半導体装置の製造方法
JPH0373526A (ja) パターン形成方法
JPH05315242A (ja) 微細レジストパターンの形成方法
JPH0822971A (ja) 半導体装置の製造方法
JPH06104170A (ja) 多層レジスト法によるパターン形成方法
JPS63111619A (ja) 半導体装置の製造方法
JPH04370926A (ja) 半導体装置の製造方法
JPS59195846A (ja) 層間絶縁膜の形成方法