JPS5833853A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の製・進方法ＫＬＪ）、特に平坦性
のすぐれた多層配線構造の形成方法に関する半導体素子
表面に多層配線を形成するに際し、表面の凹凸に起因す
る配線体の断線や絶縁層の膜切れの発生を防止するため
、各層を極力平坦化することが重要である。そのためか
ねてよシ平坦性のすぐれた多層配線構造及びその製造方
法が種々機唱されている。

しかしそのいずれも実施するに際して、下層及び上層配
線体の接続構造を形成するためのバターユング工程にお
いて、位置ずれを生じる恐れがある。そのため素子の設
計に際しては当該工程において位置合せ余裕を設けねば
ならなかった。

本発明の目的は平坦性の良好な多層配線構造の上層及び
下層配線体の接続構造を自己整合法によ多形成し得る半
導体装置の製造方法を提供することにある。

本発明の特徴は、半導体基板上に島状の第１の導電体層
を形成する工程と、該島状の第１の導電体層上よシ半導
体基板上に所定のパターンに従って導出された第２の導
電体層を選択的に形成すると共に、該第２の導電体層の
直下部を除く残υの第１の導電体層を除去して凸部を有
する下層配線体を形成する工程と、半導体基板上に前記
凸部上面を露出し該凸部上面と略同−高さを有する層間
絶縁層を形成する工程と、該層間絶縁層上に前記露出せ
る凸部表面と接続する上層配線体を形成する工程とを含
むことにある。

以下本発明の一実施例を図面を用いて説明する。

第１図において、１は素子形成を終了したシリコン（Ｂ
１）基板、２は二酸化シリコン（Ｓｉｎｓ）膜のような
絶縁膜で、８１基板１表面の電極コンタクト窓（図示せ
ず）部を除く他の部分を被覆する。

この５ｉＯｓｌｌｌｉ上に所望の導電材料、例えばア〜
ミニクム（ＡＪ）を被着し、ＡＩ層８を形成し、その上
に所定のパターンに従って中トレＶスト膜４を形成する
。上記１層８の厚さは例えば約５０００（Ａ）とする。

とのホ）レジスト膜４をマスクとしてＡｌ１層８の露出
部分を選択的に除去し、次いでホトレジス）１１４を除
去して第２図に見られる如く、島状の第１のＡＩ層８′
を形成する。該第１のＡＩ層８′は図示せる如く端部を
テーバ状に形成することが望ましく、それには例えば燐
酸（ＨＩＩＰＯ４）と硝酸（ＨＮＯす°と酢酸（ＣＨａ
ＣＯＯＨ）とからなる混合液による湿式エツチング法を
用いればよい。

つ 島状の第１のＡｄ層８′は寸法は、後述する下層及び上
層の配線体間を接続する下層配線体の凸部よシ大きなも
のとしておく。

次いで第８図に示すように１第１のＡＩ層８り上を含む
８１基板１上に所望の導電材料例えばｋｌを被着せしめ
てＡ１層６を例えば凡そ８０００（Ｘ）の厚さく形成し
、その上に所望のパターンのホトレジスト膜６を形成す
る。ここで留意すべき点はホトレジ７−）膜６の一部が
前記第１のＡ１層８り上を通ることである。

このように形成したホトレジスト膜６をマスクとして、
例えば四弗化脚素（ＣＦ４）と酸素（Ｏｓ）の混合ガス
を反応ガスに用いたプラズマエツチング法等によシ、前
記第２のＡＩ層５の露出せる部分を選択的に除去すると
共に、その下層の第１のＡｊｌ１６の不要部を除去し、
次いでマスクとして用いたホ）レジスト膜６を除去して
、第４図に示す如く下層配線体７を形成する。

このよう圧して得られた下層配線体７は、所定のパター
ンに形成された第２の１１層５′とその下に部分的に残
留する第１のＡＪ層８″とからなり、この第１ＯＡ４！
層８″が残留した部分は凸部８が形成される。

この凸部８は前述した如くホトレジスト膜６をマスクと
して第１及び第２のＡｄ層３′、６を同時にバターニン
グして形成されるので、第６図に見られる如く、下層配
線体７のパターンと凸部８の位置関係は完全に合致して
いる。即ち凸部８紘下層配線体に自己整合して形成され
る。従って本実施例においては、上記凸部８を形成する
バターニングのための位置合せ余裕を必要としない。

なお第す図の破線の斜線を引いて示した部分は、凸部８
を形成するためのバターユング工程を施こす前の第１の
ＡＩ層８′を示す。このように第１のＡ１１層８″は予
め凸部８を形成すべき位置に、凸部８０寸法より大きく
形成しておく。このようにすれば第１のＡｄ層Ｂ’に対
してホトレジスト膜６が位置ずれを起こす心配もない。

以上により凸部８を有する下層配線体７が形成されたの
で、このあとの工程は通常の製造方法に従って進めるこ
とにより、平坦性のすぐれた多層配線を形成し得る。

例えば特願昭５５−０８８６４４号に提唱された製造方
法等を用いることができる。

〜即ち、第６図に示すように回転塗布法によ１）８１基
板１全面にボリフダ・オμガノＶロキサン樹脂或いはポ
リイミド樹脂等を塗布し、これに加熱処理を施こして絶
縁層９を形成する。これらの樹脂膜はすぐれた平坦性を
有するので、下地層に凹凸が存在しても上述のように形
成した絶縁層９表面はほぼ平坦な面に形成される。下地
の凹凸が激しすぎる等の理由によシ、絶縁層９表面の平
坦さがなお不十分の場合には、第７図に示すようにその
上に更にホトレジスト膜ＩＯを形成する。このよ５にす
ればホトレジスト膜１ｏの表面はほぼ平坦な面となる。

なお本工程において絶縁層９の表面は凸部８の表面よシ
高くしておくことが望ましい。

次いで上記絶縁層９の表層部、もしくはホトレジス酬膜
ｌＯと絶縁層９の表層部を、例えばアμゴン（Ａｒ）を
用いたイオン截リング法によシ除去して、第８図に示す
ように凸部８表面を露出させるーイオンミリング法は材
質によりエツチングレートが殆んど変らない非選択性エ
ツチング法であるので、凸部８及び絶縁層９′の表面は
ほぼ同一高さに形成されると共に、凸部８表面が清浄化
されるという効果がある。なおここに得られ九絶縁層９
′は層間絶縁層として用いられる。

次いで第９図に示すように、凸部８表面に接続するＡｊ
等よりなシ、例えば凡そｌ〔μ解〕の厚さの上層配線体
１１を層間絶縁層９′上に形成する。

以上で本実施例による多層配線を具備した半導体装置が
完成する。とのようにして得られた多層配配線はきわめ
て平坦性にすぐれているのみならず、上層及び下層を接
続する凸部８を下層配線体７と自己整合して形成するの
で位置合わせ余裕を設ける必要がなく、従ってパターン
を微細化し得る。

なお前記−実施例は二層配線を形成する例を掲げて説明
したが、本発明を用いて三層以上の多層配線を形成し得
ることは容易に理解されよう。

また前記一実施例では下層配線体のパターンが、第１の
Ａ１層上より一方向にのみ配設された例を示したが、こ
れは２以上の方向に配設してもよいことは勿論である。

以上説明した如く、本発明によシ平坦性のすぐれた多層
配線構造を形成するに際し、上層及び下層配線体間の接
゛続体を下層配線体と自己整合して形成し得るので、素
子を微細化、高密度化し得る。

【図面の簡単な説明】

第１図〜第９図は本発明の一実施例を示す図で、の導電
体層、５．５′は第２の導電体層、６はホトｌ−シスト
膜、７は下層配線体、８は凸部、９，９′は層間絶縁層
、１１は上層配線体を示す。

Claims (1)

【特許請求の範囲】
1. 半導体基板上に第１の導電体層を所定の大きさの島状に
   形成する工程と、該第１の導電体層上を含む前記半導体
   基板上に第２の導電体層を形成し、該第２０導電体層上
   に前記第１の導電体層上を通る所定のパターンを有する
   レジメト膜を形成し、該しρスト膜をマスクとして前記
   第２の導電体層と前記第１＋２）導電体層を選択的に除
   去して、凸部を有すゐ下層配線体を形成する工程と、前
   記半導体基板上に該下層配線体の凸部上面を露出し、且
   つ該凸部の上面と略同−高さを有する層間絶縁層を形成
   する工程と、該層間絶縁層上に前記露出せる下層配線体
   の凸部表面と接続する上層配線体を形成する工程とを含
   むことを特徴とする半導体装置の製造方法。