JPS58176949A - 多層配線形成方法 - Google Patents
多層配線形成方法Info
- Publication number
- JPS58176949A JPS58176949A JP5828182A JP5828182A JPS58176949A JP S58176949 A JPS58176949 A JP S58176949A JP 5828182 A JP5828182 A JP 5828182A JP 5828182 A JP5828182 A JP 5828182A JP S58176949 A JPS58176949 A JP S58176949A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- metallic wiring
- etching
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、半導体集積回路の多層配線工程において、
各配線層間の結線部における断線を防止し、信頼性の高
い結ll1lを有する多層配線形成方法に関するb 従来の多層配線形成方法は第1図(a)に示すように配
線金属とオーiックはコンタクトをとるための高濃度領
域半導体基板1の上に絶縁膜2を形成し、高濃度領域1
01上に所定のコンタクトホール100を形成した後、
第1金属配線膜3を形成し、その土に第1図(b)に示
すように、第2絶縁膜4を形成し、所定のスルーホール
パターンを形成する。これによシ、開口部102が形成
される。
各配線層間の結線部における断線を防止し、信頼性の高
い結ll1lを有する多層配線形成方法に関するb 従来の多層配線形成方法は第1図(a)に示すように配
線金属とオーiックはコンタクトをとるための高濃度領
域半導体基板1の上に絶縁膜2を形成し、高濃度領域1
01上に所定のコンタクトホール100を形成した後、
第1金属配線膜3を形成し、その土に第1図(b)に示
すように、第2絶縁膜4を形成し、所定のスルーホール
パターンを形成する。これによシ、開口部102が形成
される。
さらに第1図(C)のように、第2の金属配線膜5を形
成すると首うゾロセスを行っていた。
成すると首うゾロセスを行っていた。
このグロセスによると、スルーホール(コンタクトホー
ル)のエツチングにHFがエッチャント生成分であるウ
エツ)(wet)エッテンダ法を用いた場合、スルーホ
ール断面形成はテーノ9状に形成され、次の金属配線膜
−育成時に断線する心配は少ないが、ウェットエツチン
グ特有の横方向へのエツチングにより、スルーホールサ
イズが大きくなる欠点がある。
ル)のエツチングにHFがエッチャント生成分であるウ
エツ)(wet)エッテンダ法を用いた場合、スルーホ
ール断面形成はテーノ9状に形成され、次の金属配線膜
−育成時に断線する心配は少ないが、ウェットエツチン
グ特有の横方向へのエツチングにより、スルーホールサ
イズが大きくなる欠点がある。
また、スルーホールエツナヤントにより下地金属層l1
I11膜がエツチングされるため深さ方向にあまシ多く
のオーバーエツチングができないので、エツチングの終
了判定が殖しいという欠点があつ九。
I11膜がエツチングされるため深さ方向にあまシ多く
のオーバーエツチングができないので、エツチングの終
了判定が殖しいという欠点があつ九。
次に、スルーホールのエツチングにドライエツチングを
用いた場合、下地金属配線膜とのエツチング選択比が大
きくできるためにオーバーエツチングが容易でおるが、
スルーホール断面形状はドライエツチング特有の鋭角的
(開口部壁面が垂直に形成される)なものになるため、
次の金属配線膜を形成したとき第1図(b)の開口部1
02のごとくにスルーホール側m面で段差によ)金属配
線膜法においても金属層間結線の信頼性に問題があった
。
用いた場合、下地金属配線膜とのエツチング選択比が大
きくできるためにオーバーエツチングが容易でおるが、
スルーホール断面形状はドライエツチング特有の鋭角的
(開口部壁面が垂直に形成される)なものになるため、
次の金属配線膜を形成したとき第1図(b)の開口部1
02のごとくにスルーホール側m面で段差によ)金属配
線膜法においても金属層間結線の信頼性に問題があった
。
この発明は、これらの欠点を解決するためになされたも
ので、スルーホールエツチング工程をなくし、断線のな
い信頼性の尚い多層配線間結線を得ることのできる多層
配線形成方法を提供することを目的とする。
ので、スルーホールエツチング工程をなくし、断線のな
い信頼性の尚い多層配線間結線を得ることのできる多層
配線形成方法を提供することを目的とする。
以下、この発明の多層配線形成方法の実施例について図
面に基づき説明する。第2図(a)ないし第2図(歪)
はその一実施例を説明するための工程説明図である。ま
ず、第2図(a)に示すように、半導体基板11(た七
えば、P型シリコン基板)の上に第1の絶縁膜層12(
たとえば、PSG膜)がs、o o o〜10.00
OA形成され、それに所定のコンタクト穴CIA口部2
08)を形成し、その上に論1の金属層fill[13
(たとえば、アルミまたはアルミシリコン膜)を従来よ
〕厚<(1μ以上、好ましくは1.2〜2.#程度)し
て形成し、高濃度層201とオーミック接触させる。
面に基づき説明する。第2図(a)ないし第2図(歪)
はその一実施例を説明するための工程説明図である。ま
ず、第2図(a)に示すように、半導体基板11(た七
えば、P型シリコン基板)の上に第1の絶縁膜層12(
たとえば、PSG膜)がs、o o o〜10.00
OA形成され、それに所定のコンタクト穴CIA口部2
08)を形成し、その上に論1の金属層fill[13
(たとえば、アルミまたはアルミシリコン膜)を従来よ
〕厚<(1μ以上、好ましくは1.2〜2.#程度)し
て形成し、高濃度層201とオーミック接触させる。
しかる後に、スルーホールとコンタクト部のみを残して
、不要な部分のレジストを除去するために、所定の手順
である従来のフオ) IJン技術を用いることによシ、
レジストからなるマスク層14を第2図(b)に示すよ
うに形成する。この場合、開口部208上のマスク層1
4は開口部208内の第1金属配一層13が過度にエツ
チングされることを防止している。
、不要な部分のレジストを除去するために、所定の手順
である従来のフオ) IJン技術を用いることによシ、
レジストからなるマスク層14を第2図(b)に示すよ
うに形成する。この場合、開口部208上のマスク層1
4は開口部208内の第1金属配一層13が過度にエツ
チングされることを防止している。
その彼、エツチング(これはウェット法、ドライ法のど
ちらを用いてもよい)によシ、第1金属配線層13を所
定の厚さ、たとえば5000〜10000Aになるまで
、メサエッチングする(第2図(C))。
ちらを用いてもよい)によシ、第1金属配線層13を所
定の厚さ、たとえば5000〜10000Aになるまで
、メサエッチングする(第2図(C))。
さらに、第1金属配線パターンマスクを用いて第2図(
d)に示すように所望の金属配線ツヤターンを形成する
。このように、処理を行うと、3112図(e)に示す
ようにスルーホール部が九とえは、7000〜100O
OAの犀さで凸状のメサ領域19が第1金属配線層13
のパターンに形成され、かつコンタクト部も厚く、第1
金属 いる。
d)に示すように所望の金属配線ツヤターンを形成する
。このように、処理を行うと、3112図(e)に示す
ようにスルーホール部が九とえは、7000〜100O
OAの犀さで凸状のメサ領域19が第1金属配線層13
のパターンに形成され、かつコンタクト部も厚く、第1
金属 いる。
その後、第2図(f)に示すように、第2絶縁膜15(
たとえば、P2O膜)をCVD法などによシロ000〜
12000A育成する。引き続き、第2図(g)に示す
ように,ホトレジスト(たとえば、マイクロポリイミド
1470(商品名))あるいはポリイミドなどの有機膜
16を塗布する。
たとえば、P2O膜)をCVD法などによシロ000〜
12000A育成する。引き続き、第2図(g)に示す
ように,ホトレジスト(たとえば、マイクロポリイミド
1470(商品名))あるいはポリイミドなどの有機膜
16を塗布する。
このような有機膜16を塗布すると、凸状部の上では薄
く、他では厚くなル、基板表面が平担化することは周知
である。このようにした後、ドライエツチング装置を用
いて,有機M16と絶縁膜15が同じような速度で、あ
るいはそれに近い速度でエツチングされる条件、たとえ
ば、CF4にO雪を混合したがスを用いて、圧力0.8
torr でプラズマエツチングを行うと、金属層
線膜のメサ領域19の表面のみが第2図(b)に示すよ
うに、最初に露出してぐる。
く、他では厚くなル、基板表面が平担化することは周知
である。このようにした後、ドライエツチング装置を用
いて,有機M16と絶縁膜15が同じような速度で、あ
るいはそれに近い速度でエツチングされる条件、たとえ
ば、CF4にO雪を混合したがスを用いて、圧力0.8
torr でプラズマエツチングを行うと、金属層
線膜のメサ領域19の表面のみが第2図(b)に示すよ
うに、最初に露出してぐる。
このような状態で、エツチングを終了し、その時点で有
機膜が残っている場合には有機膜のみを除去し、その後
、第2図(i)に示すように,次の第2金属配線膜17
を8000〜1zoooA育成し、以後は所定のマスク
を用い所定の手順により第2金属配線・母ターンを形成
する。
機膜が残っている場合には有機膜のみを除去し、その後
、第2図(i)に示すように,次の第2金属配線膜17
を8000〜1zoooA育成し、以後は所定のマスク
を用い所定の手順により第2金属配線・母ターンを形成
する。
以上説明したように第1の実施例では第1金属配線膜を
スルーホール部のみ凸状に残し、有機膜の塗布特性を用
いてその凸状部が篇出した後N2金属配線膜を形成する
ようにしているから、層間の結線部において断切れなど
の不良が発生するおそれがなく、また、信頼性の高いス
ルーホール結線が形成できるという利点がある。
スルーホール部のみ凸状に残し、有機膜の塗布特性を用
いてその凸状部が篇出した後N2金属配線膜を形成する
ようにしているから、層間の結線部において断切れなど
の不良が発生するおそれがなく、また、信頼性の高いス
ルーホール結線が形成できるという利点がある。
さらに、第1の実施例においては、メサエッチング時に
コンタクト孔部がレジストで被覆しであるため、この部
分(開口部)の金属配ll1IIXが従来法のごとくエ
ツチングされないため信頼性が高まる結果となっている
。
コンタクト孔部がレジストで被覆しであるため、この部
分(開口部)の金属配ll1IIXが従来法のごとくエ
ツチングされないため信頼性が高まる結果となっている
。
また、第1の実施例は第1金属配線層育成後コンタクト
、スルーホールの共通になったマスクを用イ”C”ター
ニングを行つ九が、これは通常のスルーホールだけのマ
スクを用いても有効な結果が得られる。
、スルーホールの共通になったマスクを用イ”C”ター
ニングを行つ九が、これは通常のスルーホールだけのマ
スクを用いても有効な結果が得られる。
さらに、絶縁膜と有機膜をエツチングするのに第1の実
施例では両者が同程度のエツチング速度となるような条
件の場合を示したが、この発明では必ずしも同程度のエ
ツチング速度である必要はなく、絶縁膜のエツチング速
度が有機膜のエツチング速度よル速い場合にも適用でき
、その場合にも下地金属配線膜の結線凸状部が充分露出
させてエツチングを終了すればよい。この場合にもこの
発明の効果は何らそこなわれることはない。
施例では両者が同程度のエツチング速度となるような条
件の場合を示したが、この発明では必ずしも同程度のエ
ツチング速度である必要はなく、絶縁膜のエツチング速
度が有機膜のエツチング速度よル速い場合にも適用でき
、その場合にも下地金属配線膜の結線凸状部が充分露出
させてエツチングを終了すればよい。この場合にもこの
発明の効果は何らそこなわれることはない。
さらに凸然部の有機膜の薄い部分のみがエツチングされ
た時点で一度エッチングを停止し、次に残った有機膜を
マスクにして下地金属配線膜の結線凸状部が無用するま
で絶縁膜を選択エツチングを行ってもよい。この場合に
は、有機膜のエツチングは周知の酸素プラズマなどで行
い、絶縁膜のエツチングにはこれまた周知のクレオ/系
ガスを用いたグラズマドライエツテンダなどの方法を用
いてさしつかえない。
た時点で一度エッチングを停止し、次に残った有機膜を
マスクにして下地金属配線膜の結線凸状部が無用するま
で絶縁膜を選択エツチングを行ってもよい。この場合に
は、有機膜のエツチングは周知の酸素プラズマなどで行
い、絶縁膜のエツチングにはこれまた周知のクレオ/系
ガスを用いたグラズマドライエツテンダなどの方法を用
いてさしつかえない。
以上のように、この発明の多層配線形方法によれば、金
属配線層を層間結縁部で凸状に残すことによシスルーホ
ールなどの結線孔のエツチングは基本的には行わないよ
うにしたので、そのエツチング特性には左右されず、金
属育成時の孔部のステッグカパレイジ不良という問題が
生じないという利点があシ、2層配線のみならず、3層
、4層配線などにも利用することができる効果を有する
。
属配線層を層間結縁部で凸状に残すことによシスルーホ
ールなどの結線孔のエツチングは基本的には行わないよ
うにしたので、そのエツチング特性には左右されず、金
属育成時の孔部のステッグカパレイジ不良という問題が
生じないという利点があシ、2層配線のみならず、3層
、4層配線などにも利用することができる効果を有する
。
第1図(1)ないし第1図(C)はそれぞれ従来の多層
配線形成方法の工程説明図、第2図<8)ないし第2図
(i)はそれぞれこの発明の多層配線形成方法の一実施
例の工程説明図である。 11・・・半導体基板、12・・・第1絶縁膜層、13
・・・第1金属配線膜、14・・・マスク層、15・・
・第2絶縁膜、16・・・有機膜、17・・・第2金属
配線膜、19・・・メサ領域。 第1図 L)1 第2図 ?(Jl 第2図 ″t!01
配線形成方法の工程説明図、第2図<8)ないし第2図
(i)はそれぞれこの発明の多層配線形成方法の一実施
例の工程説明図である。 11・・・半導体基板、12・・・第1絶縁膜層、13
・・・第1金属配線膜、14・・・マスク層、15・・
・第2絶縁膜、16・・・有機膜、17・・・第2金属
配線膜、19・・・メサ領域。 第1図 L)1 第2図 ?(Jl 第2図 ″t!01
Claims (3)
- (1)表面に第1絶縁層を有する半導体基板上に第1金
属配線層を形成する工程と、前記第1金属配線層の所定
表面にマスク層を形成する工程と、露出した前記第1金
属配線層を所定の深さまでメサエッチングして前記マス
ク層直下にメサ領域を形成する工程と、前記マスク層を
除去した後前記メサ領域近傍の前記第1金属配線層をノ
4ターニングする工程と、この工程で得られた構造体表
面に第2絶縁層を形成する工程と、前記絶縁層表面に有
機質材料を塗付して表面を平担化する工程と、前記有機
質膜および前記絶縁層を除去して前記メサ領域表面を露
出する工程と、この工程で得られた構造体表面に第2金
属配線層を形成する工程を含む多層配線形成方法。 - (2)前記第1金属配線層がアルミであシ、前記第2絶
縁層がP2O膜であシかつ前記有機質材料が4リイミド
樹脂であることを特徴とする特許請求の範囲第1項記載
の多層配線形成方法。 - (3)前記第1金属配線層の厚みが1μ以上であること
を特徴とする特許請求の範囲第2項記載の多層配線形成
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5828182A JPS58176949A (ja) | 1982-04-09 | 1982-04-09 | 多層配線形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5828182A JPS58176949A (ja) | 1982-04-09 | 1982-04-09 | 多層配線形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58176949A true JPS58176949A (ja) | 1983-10-17 |
Family
ID=13079798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5828182A Pending JPS58176949A (ja) | 1982-04-09 | 1982-04-09 | 多層配線形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58176949A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS592351A (ja) * | 1982-06-28 | 1984-01-07 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS6213049A (ja) * | 1985-07-10 | 1987-01-21 | Matsushita Electronics Corp | 半導体装置の製造方法 |
JPH0226020A (ja) * | 1988-07-15 | 1990-01-29 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
US8129628B2 (en) | 2005-10-31 | 2012-03-06 | Sharp Kabushiki Kaisha | Multilayer wiring board and method for manufacturing multilayer wiring board |
-
1982
- 1982-04-09 JP JP5828182A patent/JPS58176949A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS592351A (ja) * | 1982-06-28 | 1984-01-07 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS6213049A (ja) * | 1985-07-10 | 1987-01-21 | Matsushita Electronics Corp | 半導体装置の製造方法 |
JPH0226020A (ja) * | 1988-07-15 | 1990-01-29 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
US8129628B2 (en) | 2005-10-31 | 2012-03-06 | Sharp Kabushiki Kaisha | Multilayer wiring board and method for manufacturing multilayer wiring board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4451326A (en) | Method for interconnecting metallic layers | |
JP3630777B2 (ja) | マルチチップ・モジュールの製造方法 | |
JP2613018B2 (ja) | 半導体素子のコンタクトホール形成方法 | |
JPS58176949A (ja) | 多層配線形成方法 | |
JPS607737A (ja) | 半導体装置の製造方法 | |
JPS6360539B2 (ja) | ||
JP2808674B2 (ja) | 半導体装置の製造方法 | |
JPS5833853A (ja) | 半導体装置の製造方法 | |
JPS5833854A (ja) | 半導体装置の製造方法 | |
JPS59214228A (ja) | 半導体装置の製造方法 | |
JPH0587973B2 (ja) | ||
JPS6379347A (ja) | 半導体装置の製造方法 | |
JP2637726B2 (ja) | 半導体集積回路装置の製造方法 | |
JP2001148423A (ja) | 半導体装置の製造方法 | |
JPH04165624A (ja) | 絶縁膜上のめっき配線方法 | |
KR20030002942A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
JPH0555164A (ja) | 半導体装置の製造方法 | |
JPS63161645A (ja) | 半導体装置の製造方法 | |
JPH0622233B2 (ja) | 多層配線の形成方法 | |
JPS63122125A (ja) | 半導体装置の製造方法 | |
JPH03155635A (ja) | 半導体装置の製造方法 | |
JPS584944A (ja) | 半導体集積回路の製造方法 | |
JPH02170553A (ja) | 半導体装置の製造方法 | |
JPS5989437A (ja) | 半導体装置の製造方法 | |
JPS60180145A (ja) | 半導体装置の製造方法 |