JPS6213049A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6213049A JPS6213049A JP15163585A JP15163585A JPS6213049A JP S6213049 A JPS6213049 A JP S6213049A JP 15163585 A JP15163585 A JP 15163585A JP 15163585 A JP15163585 A JP 15163585A JP S6213049 A JPS6213049 A JP S6213049A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- conductor layer
- layer
- insulating film
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、多層配線を有する半導体装置の製造方法、詳
しくは、下層の第１配線層と上層の第２配線層との接続
を確実に行い、しかも接続部での第２配線層を平坦にで
きる半導体装置の製造方法に関する。
しくは、下層の第１配線層と上層の第２配線層との接続
を確実に行い、しかも接続部での第２配線層を平坦にで
きる半導体装置の製造方法に関する。
従来の技術
２ 、、。
半導体基板上に絶縁膜を介して第１の配線用導体層を形
成し、この第１の配線用導体層を選択的に除去して第１
の配線パターンを形成し、この第１の配線パターン形成
後に、全面に導体層を形成し、第１の配線パターン上の
導体層を、層間接続する一部分を残して他部分を選択的
に除去し、この残り部分を利用して、上層の第２の配線
と接続する従来の技術について、以下図面に基き説明す
る。第２図ａ−ｄはそれぞれその一実施例の工程説明図
である。
成し、この第１の配線用導体層を選択的に除去して第１
の配線パターンを形成し、この第１の配線パターン形成
後に、全面に導体層を形成し、第１の配線パターン上の
導体層を、層間接続する一部分を残して他部分を選択的
に除去し、この残り部分を利用して、上層の第２の配線
と接続する従来の技術について、以下図面に基き説明す
る。第２図ａ−ｄはそれぞれその一実施例の工程説明図
である。
まず、第２図乙に示すように、半導体基板１上の絶縁膜
２上に第１層配線パターン３を形成する。
２上に第１層配線パターン３を形成する。
次に第２図すに示すように、層間接続を行うための導体
層７を配線パターン３上をおおう全面に形成する。これ
をフォトレジスト４をマスクとしてエツチングを行ない
、層間接続部７以外の部分を除去する。この後、同じく
第２図０に示すように、平面がほぼ平坦化されるように
、眉間絶縁膜５を形成する。この絶縁膜６は一般にポリ
イミド系の樹脂や、ＰＳＨなどの絶縁物とポリイミド系
樹脂３へ一７′ との多層絶縁膜を使用することによりほぼ平坦な絶縁膜
を形成することができる。この絶縁膜５を層間接続層７
の表面が露出するまで全面エツチングを行ない、その後
、第２の配線パターン６を形成したのが第２図ｄである
。以上の工程を繰り返せば、多層配線を形成することが
できる。
層７を配線パターン３上をおおう全面に形成する。これ
をフォトレジスト４をマスクとしてエツチングを行ない
、層間接続部７以外の部分を除去する。この後、同じく
第２図０に示すように、平面がほぼ平坦化されるように
、眉間絶縁膜５を形成する。この絶縁膜６は一般にポリ
イミド系の樹脂や、ＰＳＨなどの絶縁物とポリイミド系
樹脂３へ一７′ との多層絶縁膜を使用することによりほぼ平坦な絶縁膜
を形成することができる。この絶縁膜５を層間接続層７
の表面が露出するまで全面エツチングを行ない、その後
、第２の配線パターン６を形成したのが第２図ｄである
。以上の工程を繰り返せば、多層配線を形成することが
できる。
発明が解決しようとする問題点
上記の従来の技術による多層配線の形成方法では、層間
接続を行なうための導体層７を第１の配線パターン３上
に形成し、これをフォトレジスト４をマスクとしてエツ
チングを行なっているので、エツチングする厚さを導体
層７の厚みと同じにした場合、第１の配線層３は、第２
図Ｃに示すように、横に広がった形状で残ることになυ
、微細化。
接続を行なうための導体層７を第１の配線パターン３上
に形成し、これをフォトレジスト４をマスクとしてエツ
チングを行なっているので、エツチングする厚さを導体
層７の厚みと同じにした場合、第１の配線層３は、第２
図Ｃに示すように、横に広がった形状で残ることになυ
、微細化。
高集積化を要する超ＬＳＩにおいて有効な手段とはいえ
ない。
ない。
また、第１の配線パターン３上に層間接続用導体層７を
新たに形成しているので、ノ々ターニングされた層間接
続用導体層アと第１配線パターン３との接着強度が弱く
、また接触抵抗が劣化するという問題がある。
新たに形成しているので、ノ々ターニングされた層間接
続用導体層アと第１配線パターン３との接着強度が弱く
、また接触抵抗が劣化するという問題がある。
問題点を解決するための手段
本発明は、半導体基板上に絶縁膜を介して第１配線用導
体層を形成した後、第１の配線を、層間接続する一部分
を残して、他部分の表面を選択的に所望の厚さまでエツ
チングし、続いて、前記第１配線用導体層を選択的に除
去し、第１配線ノくターンを形成するようにしたもので
ある。
体層を形成した後、第１の配線を、層間接続する一部分
を残して、他部分の表面を選択的に所望の厚さまでエツ
チングし、続いて、前記第１配線用導体層を選択的に除
去し、第１配線ノくターンを形成するようにしたもので
ある。
作用
本発明によると、半導体基板上に絶縁膜を介して過剰な
膜厚で第１の配線用導体層を形成した後、層間接続を設
けようとする箇所の第１の配線用導体層をフォトレジス
トで覆い、所望の厚さまで異方性エツチングを行い層間
接続用導体層を形成した後、再度、フォトレジストをマ
スクとしたエツチングによシ第１の配線パターンの形成
を行っているので、第１の配線パターンの寸法精度を損
うことなく配線形成ができることに加えて、層間接続用
導体層は第１の配線用導体層の一部であり、接着強度及
び接触抵抗に何ら問題はない。
膜厚で第１の配線用導体層を形成した後、層間接続を設
けようとする箇所の第１の配線用導体層をフォトレジス
トで覆い、所望の厚さまで異方性エツチングを行い層間
接続用導体層を形成した後、再度、フォトレジストをマ
スクとしたエツチングによシ第１の配線パターンの形成
を行っているので、第１の配線パターンの寸法精度を損
うことなく配線形成ができることに加えて、層間接続用
導体層は第１の配線用導体層の一部であり、接着強度及
び接触抵抗に何ら問題はない。
５ページ
実施例
以下、本発明の半導体装置の製造方法の実施例について
、図面に基づき説明する。第１図ａ −ｄは同実施例の
工程順断面図である。
、図面に基づき説明する。第１図ａ −ｄは同実施例の
工程順断面図である。
まず、第１図ａに示すように、半導体基板１上に、絶縁
膜２を介して、第１層配線用導電層を約２．５μｍの厚
みで形成した後、フォトレジスト（不図示）をマスクと
して層間接続のための一部分を残し、他部分を約１．６
μｍの膜厚だけ一様に異方性エツチングし、層間接続の
だめの導体層突起３′をもった導体層３を形成する。
膜２を介して、第１層配線用導電層を約２．５μｍの厚
みで形成した後、フォトレジスト（不図示）をマスクと
して層間接続のための一部分を残し、他部分を約１．６
μｍの膜厚だけ一様に異方性エツチングし、層間接続の
だめの導体層突起３′をもった導体層３を形成する。
次に新たに形成したフォトレジスト４をマスクとして、
約１．０μｍの膜厚部分の導体層３を再び異方性エツチ
ングし、第１の配線ノくターンを形成することによシ、
導体層３は、第１図すのように、パターン化される。こ
れにより、第１の配線ノ（ターンの寸法精度を損うこと
なく配線形成ができる。
約１．０μｍの膜厚部分の導体層３を再び異方性エツチ
ングし、第１の配線ノくターンを形成することによシ、
導体層３は、第１図すのように、パターン化される。こ
れにより、第１の配線ノ（ターンの寸法精度を損うこと
なく配線形成ができる。
この後、フォトレジスト４を除去し、ついで、同じく第
１図すに示すように、平面がほぼ平坦化されるように眉
間絶縁膜５を形成する。この絶縁６ページ 膜５は一般にポリイミド系の樹脂や、ＰＳＧなどの絶縁
膜とポリイミド系樹脂との多層絶縁膜を使用することに
よシはぼ平坦な絶縁膜を形成することができる。また導
体層３の材料としてモリブデンやチタン、タングステン
等の高融点金属を使用した場合、ＰＳＧ−４たはＢＰＳ
Ｇ膜を熱処理によシ平坦化することができる。
１図すに示すように、平面がほぼ平坦化されるように眉
間絶縁膜５を形成する。この絶縁６ページ 膜５は一般にポリイミド系の樹脂や、ＰＳＧなどの絶縁
膜とポリイミド系樹脂との多層絶縁膜を使用することに
よシはぼ平坦な絶縁膜を形成することができる。また導
体層３の材料としてモリブデンやチタン、タングステン
等の高融点金属を使用した場合、ＰＳＧ−４たはＢＰＳ
Ｇ膜を熱処理によシ平坦化することができる。
この絶縁膜５を層間接続用導体層３′の表面が露出する
まで全面エツチングを行い、その後、第２の配線パター
ン６を形成したのが第１図Ｃである。
まで全面エツチングを行い、その後、第２の配線パター
ン６を形成したのが第１図Ｃである。
以上の工程を繰シ返せば多層配線を形成することができ
る。
る。
発明の詳細
な説明してきたように、上記実施例では、層間接続部は
平坦で、段差がなく、層間接続部の断線及び接触抵抗に
対し大きな効果を有する。
平坦で、段差がなく、層間接続部の断線及び接触抵抗に
対し大きな効果を有する。
また、本発明による半導体装置の製造方法によれば、第
１の配線と第２の配線を層間接続するための導体層の突
起を形成した後、第１の配線パターンを形成しているた
め、寸法精度の優れた配線７ベー／゛ パターンを有する高歩留シで信頼性の高い多層配線を実
現できる。
１の配線と第２の配線を層間接続するための導体層の突
起を形成した後、第１の配線パターンを形成しているた
め、寸法精度の優れた配線７ベー／゛ パターンを有する高歩留シで信頼性の高い多層配線を実
現できる。
第１図ａ −ｃは本発明実施例の工程順断面図、第２図
ａ −ｄは従来方法の工程順断面図である。 １・・・半導体基板、２・・・・・絶縁膜、３・・・・
・・第１の導体層、４・・・・・フォトレジスト、５・
・・・・・層間絶絶膜、６・・・・・・第２の配線パタ
ーン。
ａ −ｄは従来方法の工程順断面図である。 １・・・半導体基板、２・・・・・絶縁膜、３・・・・
・・第１の導体層、４・・・・・フォトレジスト、５・
・・・・・層間絶絶膜、６・・・・・・第２の配線パタ
ーン。
Claims (1)
- 半導体基板上に絶縁膜を介して第１の配線用導体層を形
成する工程と、前記第１の配線を、層間接続する一部分
を残して他部分の表面を選択的に所望の厚さまでエッチ
ングする工程と、前記第１の配線用導体層の所望の厚さ
にエッチングされた部分を、さらに選択的に除去し、第
１の配線パターンを形成する工程をそなえた半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15163585A JPS6213049A (ja) | 1985-07-10 | 1985-07-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15163585A JPS6213049A (ja) | 1985-07-10 | 1985-07-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6213049A true JPS6213049A (ja) | 1987-01-21 |
Family
ID=15522851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15163585A Pending JPS6213049A (ja) | 1985-07-10 | 1985-07-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6213049A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58176949A (ja) * | 1982-04-09 | 1983-10-17 | Oki Electric Ind Co Ltd | 多層配線形成方法 |
| JPS592351A (ja) * | 1982-06-28 | 1984-01-07 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1985
- 1985-07-10 JP JP15163585A patent/JPS6213049A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58176949A (ja) * | 1982-04-09 | 1983-10-17 | Oki Electric Ind Co Ltd | 多層配線形成方法 |
| JPS592351A (ja) * | 1982-06-28 | 1984-01-07 | Fujitsu Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03502147A (ja) | 自己整列薄膜抵抗体を有する集積回路チップ | |
| JPS6213049A (ja) | 半導体装置の製造方法 | |
| JPS5936929A (ja) | 半導体装置の製造方法 | |
| JPS6215835A (ja) | 半導体装置の製造方法 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JPS5833854A (ja) | 半導体装置の製造方法 | |
| JPS59194447A (ja) | 半導体装置の製造方法 | |
| JP2874226B2 (ja) | 半導体装置の製造方法 | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JPS61239646A (ja) | 多層配線の形成方法 | |
| JP2534496B2 (ja) | 半導体装置の製造方法 | |
| JPH0231448A (ja) | 半導体装置の製造方法 | |
| JPH0661354A (ja) | 半導体装置の製造方法 | |
| JPS6039834A (ja) | 微細パタ−ンの形成方法 | |
| JPS62128150A (ja) | 半導体装置の製造方法 | |
| JPH0595048A (ja) | 半導体集積回路装置の製造方法 | |
| JPS61172350A (ja) | 半導体装置の製造方法 | |
| JPH0567687A (ja) | 半導体装置及びその製造方法 | |
| JPH02285659A (ja) | 半導体装置 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS61161715A (ja) | 半導体装置の製造方法 | |
| JPS58127349A (ja) | 半導体装置の製造方法 | |
| JPH03132028A (ja) | 半導体装置の製造方法 | |
| JPS63307744A (ja) | 半導体装置の製造方法 | |
| JPH04280457A (ja) | 半導体装置とその製造方法 |