JPS6215835A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6215835A JPS6215835A JP15467685A JP15467685A JPS6215835A JP S6215835 A JPS6215835 A JP S6215835A JP 15467685 A JP15467685 A JP 15467685A JP 15467685 A JP15467685 A JP 15467685A JP S6215835 A JPS6215835 A JP S6215835A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- conductor layer
- layer
- wiring pattern
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、多層配線を有する半導体装置の製造方法、詳
しくは、第１配線層と第２配線層との接続を確実に行い
、しかも接続部での第２路線層を平坦にできる半導体装
置の製造方法に関する。
しくは、第１配線層と第２配線層との接続を確実に行い
、しかも接続部での第２路線層を平坦にできる半導体装
置の製造方法に関する。
従来の技術
半導体基板上に絶縁膜を介して第１の配線用導体層を形
成し、この第１の配線用導体層を選択的に除去して第１
の配線パターンを形成し、この第１の配線パターン形成
後に全面に導体層を形成し、第１の配線パターン上の導
体層を、層間接続する一部分を残して他部分を選択的に
除去し、この残り部分を利用して、上層の第２の配線と
接続する従来の技術について、以下図面に基き説明する
。
成し、この第１の配線用導体層を選択的に除去して第１
の配線パターンを形成し、この第１の配線パターン形成
後に全面に導体層を形成し、第１の配線パターン上の導
体層を、層間接続する一部分を残して他部分を選択的に
除去し、この残り部分を利用して、上層の第２の配線と
接続する従来の技術について、以下図面に基き説明する
。
第２図ａ −ｄはそれぞれ従来の工程説明図である。
まず、第２図ａに示すように、半導体基板１上の絶縁膜
２上に第１層配線パターン３を形成する。
２上に第１層配線パターン３を形成する。
次に第２図すに示すように、層間接続を行うための導体
層７を配線パターン３上に形成する。この導体層をフォ
トレジスト４をマスクとして異方性エツチングし、層間
接続部７以外の部分を除去する。この後、同じく第２図
Ｃに示すように平面がほぼ平坦化されるように眉間絶縁
膜５を形成する。
層７を配線パターン３上に形成する。この導体層をフォ
トレジスト４をマスクとして異方性エツチングし、層間
接続部７以外の部分を除去する。この後、同じく第２図
Ｃに示すように平面がほぼ平坦化されるように眉間絶縁
膜５を形成する。
−この絶縁膜６は一般にポリイミド系の樹脂やＰＳＧな
どの絶縁物とポリイミド系樹脂との多層絶縁膜、を使用
することによりほぼ平坦な絶縁膜を形成することができ
る。この絶縁膜５を層間接続層７の表面が露出するまで
全面エツチングを行ない、その後、第２の配線パターン
６を形成したのが第２図ｄである。以上の工程を繰り返
せば、多層配線を形成することができる。
どの絶縁物とポリイミド系樹脂との多層絶縁膜、を使用
することによりほぼ平坦な絶縁膜を形成することができ
る。この絶縁膜５を層間接続層７の表面が露出するまで
全面エツチングを行ない、その後、第２の配線パターン
６を形成したのが第２図ｄである。以上の工程を繰り返
せば、多層配線を形成することができる。
発明が解決しようとする問題点
上記従来の技術による多層配線の形成方法では、層間接
続を行うための導体層７を第１の路線パターン３上に形
成し、これをフォトレジスト４をマスクとしてエツチン
グを行なっているので、エツチングする厚さを導体層７
の厚みと同じにした場合、第１の配線層３は第２図Ｃに
示すように横に広がった形状で残ることになり、微細化
、高集積化を要する超ＬＳＩにおいて有効な手段とはい
えない。
続を行うための導体層７を第１の路線パターン３上に形
成し、これをフォトレジスト４をマスクとしてエツチン
グを行なっているので、エツチングする厚さを導体層７
の厚みと同じにした場合、第１の配線層３は第２図Ｃに
示すように横に広がった形状で残ることになり、微細化
、高集積化を要する超ＬＳＩにおいて有効な手段とはい
えない。
また、第１の配線パターン３上に層間接続用導体層７を
新たに形成しているのでパターニングされた層間接続用
導体層７と第１配線パターン３との接着強度が弱く、ま
た接触抵抗が劣化するという問題がある。
新たに形成しているのでパターニングされた層間接続用
導体層７と第１配線パターン３との接着強度が弱く、ま
た接触抵抗が劣化するという問題がある。
問題点を解決するための手段
本発明は、半導体基板上に絶縁膜を介して第１の配線用
導体層を形成し、この第１の配線用導体層を選択的に表
面から、所望の厚さまでエツチングする工程と、前記第
１の配線用導体層の非エツチング領域を、層間接続する
一部分を残し、他部分を選択的にエツチングして、層間
接続用の突起部をもった第１の配線パターンを形成する
ようにしたものである。
導体層を形成し、この第１の配線用導体層を選択的に表
面から、所望の厚さまでエツチングする工程と、前記第
１の配線用導体層の非エツチング領域を、層間接続する
一部分を残し、他部分を選択的にエツチングして、層間
接続用の突起部をもった第１の配線パターンを形成する
ようにしたものである。
作 用
本発明によると、半導体基板上に絶縁膜を介して過剰な
膜厚で第１の配線用導体層を形成し、この第１の配線用
導体層を所望の厚さまで選択的に除去した後、層間接続
を設けようとする箇所の第１の配線用導体層をフォトレ
ジストで覆い、その後第１配線パターン以外の導体層が
完全に除去されるまで異方性エツチングを行うことによ
り、層間接続用導体層をもった第１の配線パターンを形
成するので、第１の配線パターンの寸法精度を損うこと
なく配線形成できる事に加えて、層間接続用導体層は第
１配線用導体層の一部であり、接着強度及び接触抵抗に
何ら問題はない。
膜厚で第１の配線用導体層を形成し、この第１の配線用
導体層を所望の厚さまで選択的に除去した後、層間接続
を設けようとする箇所の第１の配線用導体層をフォトレ
ジストで覆い、その後第１配線パターン以外の導体層が
完全に除去されるまで異方性エツチングを行うことによ
り、層間接続用導体層をもった第１の配線パターンを形
成するので、第１の配線パターンの寸法精度を損うこと
なく配線形成できる事に加えて、層間接続用導体層は第
１配線用導体層の一部であり、接着強度及び接触抵抗に
何ら問題はない。
実施例
以下、本発明の半導体装置の製造方法の実施例について
図面に基づき説明する。第１図ａ −ｄは実施例の工程
順断面図である。
図面に基づき説明する。第１図ａ −ｄは実施例の工程
順断面図である。
° まず、第１図ａに示すように、半導体基板１上の
絶縁膜２上に第１層配線用導電層３を厚さ約２．５μｍ
に形成した後、第１層配線パターンのフォトレジスト（
不図示）をマスクとして表面から約１．５μｍの膜厚を
異方性エツチングする。
絶縁膜２上に第１層配線用導電層３を厚さ約２．５μｍ
に形成した後、第１層配線パターンのフォトレジスト（
不図示）をマスクとして表面から約１．５μｍの膜厚を
異方性エツチングする。
次に前記フォトレジストを除去後、新たに形成した層間
接続部を作るだめのフォトレジスト４をマスクとして、
既知のエツチング技術、たとえばＲ，１，Ｅ（リアクテ
ィブ・イオン・エツチング）により、層間接続部３′以
外の部分の第１配線用導体層３をエツチングする。この
エツチングする厚さを約１．５μｍとすれば、第１層配
線層パターンの層間接続部３′以外の膜厚が約１．０μ
ｍということになり、また、所望の寸法精度を劣化させ
ることなく、近隣の配線層と完全に絶縁される。
接続部を作るだめのフォトレジスト４をマスクとして、
既知のエツチング技術、たとえばＲ，１，Ｅ（リアクテ
ィブ・イオン・エツチング）により、層間接続部３′以
外の部分の第１配線用導体層３をエツチングする。この
エツチングする厚さを約１．５μｍとすれば、第１層配
線層パターンの層間接続部３′以外の膜厚が約１．０μ
ｍということになり、また、所望の寸法精度を劣化させ
ることなく、近隣の配線層と完全に絶縁される。
この後で、同じく第１図すに示すように、平面がほぼ平
坦化されるように層間絶縁膜５を形成する。この絶縁膜
５は一般にポリイミド系の樹脂や、ＰＳＧなどの絶縁物
とポリイミド系樹脂との多層絶縁膜を使用することによ
シはぼ平坦な絶縁膜を形成することができる。また導体
層材料としてモリブデンやチタン、タングステン等の高
融点金属を使用した場合、ＰＳＧまたはＢＰＳＧ膜を熱
処理により平坦化することができる。
坦化されるように層間絶縁膜５を形成する。この絶縁膜
５は一般にポリイミド系の樹脂や、ＰＳＧなどの絶縁物
とポリイミド系樹脂との多層絶縁膜を使用することによ
シはぼ平坦な絶縁膜を形成することができる。また導体
層材料としてモリブデンやチタン、タングステン等の高
融点金属を使用した場合、ＰＳＧまたはＢＰＳＧ膜を熱
処理により平坦化することができる。
この絶縁膜５を層間接続用導体層３′の表面が露出する
まで全面エツチングを行い、その後、第２の配線パター
ン６を形成したのが第１図Ｃである。
まで全面エツチングを行い、その後、第２の配線パター
ン６を形成したのが第１図Ｃである。
以上の工程を繰り返せば、多層配線を形成することがで
きる。
きる。
′ 発明の詳細
な説明してきたように、上記実施例では、層間接続部は
平坦で、段差がなく、層間接続部の断線及び接触抵抗に
対し大きな効果を有する。
平坦で、段差がなく、層間接続部の断線及び接触抵抗に
対し大きな効果を有する。
以よ述べたことから判るように、本発明による半導体装
置の製造方法によれば、第１層配線パターン上の第２配
線と層間接続する部分を残して選択的に第１配線導体層
をエツチングするため、寸法精度の優れた配線パターン
を有する高歩留りで信頼性の高い多層配線を実現できる
。
置の製造方法によれば、第１層配線パターン上の第２配
線と層間接続する部分を残して選択的に第１配線導体層
をエツチングするため、寸法精度の優れた配線パターン
を有する高歩留りで信頼性の高い多層配線を実現できる
。
第１図ａ ’−Ｃは本発明実施例の工程順断面図、第２
図ａ −ｄは従来方法の工程順断面図である。 １・・・・・・半導体基板、２・・・・・・絶縁膜、３
・・・・・・第１の配線用導体層、４・・・・・・フォ
トレジスト、５・・・・・・層間絶縁膜、６・・・・・
・第２の配線パターン。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名イー
−−千等イト蛋、玖
図ａ −ｄは従来方法の工程順断面図である。 １・・・・・・半導体基板、２・・・・・・絶縁膜、３
・・・・・・第１の配線用導体層、４・・・・・・フォ
トレジスト、５・・・・・・層間絶縁膜、６・・・・・
・第２の配線パターン。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名イー
−−千等イト蛋、玖
Claims (1)
- 半導体基板上に絶縁膜を介して第１の配線用導体層を形
成する工程と、この第１の配線用導体層を選択的に表面
から所望の厚さまでエッチングする工程と、前記第１の
配線用導体層の非エッチング領域を、層間接続する一部
分を残し、他部分を選択的エッチングして、層間接続用
の突起部をもった第１の配線パターンを形成する工程を
そなえた半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15467685A JPS6215835A (ja) | 1985-07-12 | 1985-07-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15467685A JPS6215835A (ja) | 1985-07-12 | 1985-07-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6215835A true JPS6215835A (ja) | 1987-01-24 |
Family
ID=15589471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15467685A Pending JPS6215835A (ja) | 1985-07-12 | 1985-07-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6215835A (ja) |
-
1985
- 1985-07-12 JP JP15467685A patent/JPS6215835A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03502147A (ja) | 自己整列薄膜抵抗体を有する集積回路チップ | |
| US5236870A (en) | Method of making a semiconductor integrated circuit utilizing insulators which react distinctly from each other | |
| JPS6215835A (ja) | 半導体装置の製造方法 | |
| JPS5936929A (ja) | 半導体装置の製造方法 | |
| JPS59158534A (ja) | 半導体装置の製造方法 | |
| JPS6213049A (ja) | 半導体装置の製造方法 | |
| JPS5833854A (ja) | 半導体装置の製造方法 | |
| JPS61187236A (ja) | 半導体装置の製造方法 | |
| JP3033171B2 (ja) | 半導体装置の製造方法 | |
| JPS59194447A (ja) | 半導体装置の製造方法 | |
| JPS5836497B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JPS61239646A (ja) | 多層配線の形成方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS62245650A (ja) | 多層配線構造体の製造法 | |
| JPH02285659A (ja) | 半導体装置 | |
| JPS61172350A (ja) | 半導体装置の製造方法 | |
| JPS63107043A (ja) | 半導体装置の導電線路の形成方法 | |
| JPS6235537A (ja) | 半導体装置及びその製造方法 | |
| JPH01241845A (ja) | 半導体装置の製造方法 | |
| JPH0193133A (ja) | 半導体装置の製造方法 | |
| JPH0595048A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6226843A (ja) | 電極金属配線パタ−ンの形成方法 | |
| JPH03155635A (ja) | 半導体装置の製造方法 |