JPS6039834A - 微細パタ−ンの形成方法 - Google Patents

微細パタ−ンの形成方法

Info

Publication number
JPS6039834A
JPS6039834A JP14806083A JP14806083A JPS6039834A JP S6039834 A JPS6039834 A JP S6039834A JP 14806083 A JP14806083 A JP 14806083A JP 14806083 A JP14806083 A JP 14806083A JP S6039834 A JPS6039834 A JP S6039834A
Authority
JP
Japan
Prior art keywords
layer
etching
forming
opening
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14806083A
Other languages
English (en)
Inventor
Yoshiaki Katakura
片倉 義明
Akito Nishitani
西谷 明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP14806083A priority Critical patent/JPS6039834A/ja
Publication of JPS6039834A publication Critical patent/JPS6039834A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (技術分野) この発明は半導体装置の微細パターンの形成方法に関す
る。
(従来技術) 一般に、半導体装置の基板上に形成された薄膜層をエツ
チングし一乙薄膜層に微細な開孔ノくターンや溝パター
ンを形成する場合、薄膜層上にホトリングラフィ技術に
より形成されたレソストパターンをエツチングマスクと
して、薄膜層のエツチングを行い、微+l1llパター
ンを形成している。
このため、ホトレジストパターンよシ小さな開孔パター
ンや溝パターンを薄膜層に形成することは不可能である
。したがって、ホトレジストパターンを形成するための
露光装置およびホトレジストの解像度によシ、解像可能
なホトレジストの開孔パターンの最小径、または溝パタ
ーンの最小幅が決定されるため、これよシも小さな径ま
たは幅のパターンを形成することは不可能であった。
(発明の目的) この発明は、このような従来の欠点をH決するためにな
されたもので、露光装置では解像できないような微細な
開孔パターン、溝パターンを形成でき、ひいては半導体
素子の縮小化が可能となる微細パターンの形成方法を提
供することを目的とする。
(発明の構成) この発明の微細パターンの形成方法は、基板上に所定の
開孔部を形成するために第1の層を形成し、この第1の
層上にこれとはエツチング特性の異なる第2の層を形成
し、第2の層を選択的に除去して所定の開化部を第1の
層が露出するように形成し、第2の層上にこの第2の層
の開孔部を平担化しないように第3の層を形成し、この
第3の層を方向性エツチングにより第2の層の開孔部の
側面にのみ残して除去し、第2の層の開孔部内に第1の
層を露出させ、その多゛に出し/こ第1の層を、第2の
層をエツチングマスクとしてエツチングによシ除去する
ことによシ第1の層に開孔部を形成するようにしたもの
である。
(実施例) υ下、この発明の微細パターンの形成方法の実施例につ
いて図1へiに基づき説明する。第1図(a)〜第1図
(g)は、この発明の第1の実施例として、半導体素子
のコンタクトの開孔を行った場合の各工程の断面図であ
る。
寸ず、第1図(a)に示すように、半導体基板1上の拡
散層2に接続するコンタクトを形成するための第1の層
として、この実施例ではPSG(Phospborou
s 5iLicat、+!にLa5s )層3を形成す
る。
次に、第1図(b) rこ示すように、PSG層3上に
PSGとはエツチング特性の異なる第2の層、この実施
例ではAJ層4を形成し、公知のホトリソグラフィ技術
によシ拡散層2上に開孔部を持つレジスト層5を形成す
る。
次に、第1図(c) K示すように、レジスト層5をエ
ツチングマスクとして方向性エツチングによシA7層4
のエツチングを行い、l) S G層3が露出した開孔
パターンを形成し、レジスト層5を除去する3、 この後、第1図(d)のように、 11層4上に第3の
層として、この実施例ではプラズマ窒化硅素膜6をA/
層4の開孔部を平担化しないように形成する。
次に第1図(e)のようにプラズマ窒化硅素膜6を方向
性エツチングによシ除去し、AI層4の開孔部の側面に
のみプラズマ窒化硅素膜6を残し開孔部 −内に所望す
る大きさでPSG層3を露出させる。
この際、A7?層4の膜厚、プラズマ窒化硅素膜6の膜
厚、プラズマ窒化硅素膜6のエツチング特性を適当に選
ぶことによシ、露出さぜるPSG/f13の大きさを変
えることができる。
次に、第1図(f)に示すようにA/層訃よびAl層の
開(いSl+側面のプラズマ窒化硅素膜6をエツチング
マスクとして開化部に露出したPSG層をエツチングす
ることにより、I−’ S G層3に拡散層2との接続
孔が形成される。
最後に、第1図(g)に示すようにA1層4およびプラ
ズマ窒化硅素膜6を除去すればよい。
なお、この実施例では第1の層としてI) S Gを用
いたが、他の絶縁膜を用いてもよいことは明らかである
また、第2の層としてAlを用いたが、第1の層とエツ
チング特性が異なれは他の金属膜でもまた絶縁膜でもよ
い。
さらに、この例ではレジストをエツチングマスク 用いたが、方向性エツチングを用いればA1層の開孔部
の段フ牙が急峻となシ、後の工程で第3の層を開孔部の
側面に残すことが容易になるためであル、方向性エツチ
ングに限定する必要は無い。
加えて、第3の層はプラズマ≧1慢化硅素膜でなくても
、第2の層の開化部を平担化しなりれば、レジストでも
他の絶縁物あるいは導体でもよい。
たとえば第2図(、)に示すように、第1の層3と第3
の層6(第2図(a)では3で示す)を同じ膜で形成し
、第2図(b)に示すように、第3の層のエツチングお
よび第1の層のエツチングを方向性エツチングにより連
続して行ない、第2図(e)のように、第2の層として
のA/層4を除去して拡散層との接続孔を形成してもよ
い。
何故ならば、第2の層の開口部の周辺部の第3の層の膜
厚が中央部の膜厚に比べてJ〒く、第3の層と第1の層
のエツチングを連続して方向性エツチングで行う際、こ
の周辺部の厚い膜がエツチングマスクと同様な働きをす
るためである。
したがって、第1の層と第3の層が同じ膜でなくても、
第3の層のエツチング速度が第1の層のエツチング速度
よシも大きくなく、かつほぼ等しければ、第1の層と第
3の層を同じ膜にした場合と同様の効果がある。
さらに、第1図の実施例では、最後の工程で第2の層お
よび第3の層を完全に除去しているが。
この例のように拡散層との接続孔を形成する場合、第2
の層が導体であれば、第3の層のみ除去し、拡散層と第
2の層である導体層を導体で接続する工程ののち、第2
の層を配線型(夕とする工程を行うならば、第1の層の
開孔部形成後の第2の層の除去は行わなくてもよい。
以上説明したように、レジストパターンをエツチングマ
スクとしてエツチングされるのは第2の層であり、第1
の層は第2の層および第2の層の開孔部側面に残した第
3の層をエツチングマスクとしてエツチングされるため
、露光装置やホトレジストの力了像度によって決定され
るホトレジストの開孔パターンよりも小さな開孔)くタ
ーンを第1の層に形成することができる。
第1の実施例は半導体素子のコンタクトの開孔であった
が、第3図(a)のように基板7上に形成された金属層
、たとえばAlを第1の層8とすれば金属配線電極の形
成も行える。この場合の工程を以下に説明する。
第3図(b)のように第1の層8上に第2の層、たとえ
ばPSG膜9を形成し、配線電極のレジストパターン1
0を形成する。
次に、第3図(C)のようにレジストパターン10をエ
ツチングマスクとしてPSG膜9をエツチングし、レソ
ストを除去する。
次に、第3図(d)のようにPSG層上9に第3の層、
たとえばPSG膜11を、PSG膜9のパターンを平担
化し力いように形成する。
次に第3図(e)のように、PSG膜11を方向性エツ
チングにより除去し、1)SG膜9の開孔パターンの側
面に残し、かつ開孔パターン内に所望する大きさでAl
膜す々わち第1の層8を露出させる。
次に第3図(′f)のようにPSG膜9,11をエツチ
ングマスクとして、第1の層8のエツチングを行って開
孔部12を形成し、最後に第3図(g)のように1) 
S G膜9,11を除去する。
なお、この実施例においても、第1の層8、第2の層9
、第3の屑11は第1の層8が導体層であり、第1の層
8と第2の層9のエツチング4?aが異ガつでいればそ
れぞれ何であってもよい。
またこの実施例のように第2の層9、第3の層11を絶
縁膜とすれば、これら2層を除去せず金属配線の保護膜
と[2て残してもよい。
以上のように金属配線電極を形成する場合、電極間隔を
小さくすることができる。
なおこの発明に一上記各実施例に限定されるものではな
く、その趣旨を逸脱しない範囲で神々変形実施できるも
のである。
(発明の効果) 以上のように、この発明の徽細ノ(ターンの形成方法に
よれば、基)IIV、上に所定の開孔部を形成するため
に第1の層を形成し、この第1の層上にこれとはエツチ
ング特性の異なる第2の層を形成し、第2の層を選択的
に除去して所定の開化部を第1の層が露出するように形
成し、第2の層上にこの第2の層の開化部を平担化しな
いように第3の層を形成し、この第3の層を方向性エツ
ヲーンク”により第2の層の開孔部の側面にのみ残して
除去し、第2の層の開孔部内に第1の層を露出させ、こ
の露出した第1の層を、第2の層をエツチングマスクと
してエツチングによシ除去して第1の層に開孔部を形成
するようにしたので、露光装置′またはホトレゾストの
解像度によらず微細な開孔パターンが形成できる。、こ
れにともない、半導体素子の縮小化に利用できる。
【図面の簡単な説明】
第1図(a)ないし第1図(g)はそり、ぞil。この
発明の微細パターンの形成方法の第1の実施例の工程説
明図、第2図(a島よいし第2図(c)はこの発明の微
細パターンの形成方法の第2の実施例の工程説明図、第
3図(a)ないし第3図(g)はそれぞれこの発明の微
細パターンの形成方法の他の実施例の工程説明図である
。 1.7・・・半導体基板、2・・・拡散層、3・・・P
SGj換、4・・・AIV層、5,10・・・レジスト
層、6・・・プラズマ窒化硅素膜、8・・・第1の層、
9,11・・・PSG膜。 特許出願人 沖電気工業株式会社 第 11 第1図

Claims (3)

    【特許請求の範囲】
  1. (1)基板上に所望する開化部を形成するための第1の
    層を形成する工程と、上記第1の層上にこれとはエツチ
    ング特性の異々る第2の層を形成する工程と、上記第2
    の層を選択的に除去し、所望する開孔部を上記第1の層
    が露出するように形成する工程と、上記第2の層上に上
    記第2の層の開孔部を平担化しないように第3の層を形
    成する工程と、上記第3の層を方向性エツチングによシ
    、上記第2の層の開孔部の側面にのみ残して除去し、上
    記第2の層の開孔部内に上記第1の層を露出させる工程
    と、露出した上記第1の層を上;;12第2の層ヲエッ
    チングマスクとしてエツチングして除去し、上記第1の
    層に開化部を形成する工程とを含むことを特徴とする微
    細パターンの形成方法。
  2. (2)第3の層のエツチング速度が第1の層のエツチン
    グ速度よりも大きくなくかつほぼ等しいようなエツチン
    グ条件で第3の層の除去および第1の層のエツチングを
    方向性エツチングによシ連続して行うことを特徴とする
    特許請求の範囲゛第1項記載の微細パターンの形成方法
  3. (3)第2の層の開化部側面に残した第3の層をエツチ
    ングマスクとすることを特徴とする特許請求の範囲第1
    項記載の微細パターンの形成方法。
JP14806083A 1983-08-15 1983-08-15 微細パタ−ンの形成方法 Pending JPS6039834A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14806083A JPS6039834A (ja) 1983-08-15 1983-08-15 微細パタ−ンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14806083A JPS6039834A (ja) 1983-08-15 1983-08-15 微細パタ−ンの形成方法

Publications (1)

Publication Number Publication Date
JPS6039834A true JPS6039834A (ja) 1985-03-01

Family

ID=15444281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14806083A Pending JPS6039834A (ja) 1983-08-15 1983-08-15 微細パタ−ンの形成方法

Country Status (1)

Country Link
JP (1) JPS6039834A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5570399A (en) * 1993-08-19 1996-10-29 Kabushiki Kaisha Toshiba Control rod and supporting metal gripping apparatus and method of withdrawing same
US6047037A (en) * 1997-05-19 2000-04-04 Combustion Engineering, Inc. Multi-lift tool and method for moving control rods in a nuclear reactor
US6501813B1 (en) * 1997-06-11 2002-12-31 Kabushiki Kaisha Toshiba Control rod/fuel support grapple

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5570399A (en) * 1993-08-19 1996-10-29 Kabushiki Kaisha Toshiba Control rod and supporting metal gripping apparatus and method of withdrawing same
US6047037A (en) * 1997-05-19 2000-04-04 Combustion Engineering, Inc. Multi-lift tool and method for moving control rods in a nuclear reactor
US6501813B1 (en) * 1997-06-11 2002-12-31 Kabushiki Kaisha Toshiba Control rod/fuel support grapple

Similar Documents

Publication Publication Date Title
US4523976A (en) Method for forming semiconductor devices
JP3249317B2 (ja) パターン作成方法
US4560436A (en) Process for etching tapered polyimide vias
US4040891A (en) Etching process utilizing the same positive photoresist layer for two etching steps
JPH1032250A (ja) 固体素子のデバイス素子に誘電性層を通る接触孔を形成させる方法
JP2665568B2 (ja) 半導体装置の製造方法
JPS6039834A (ja) 微細パタ−ンの形成方法
JPS59155128A (ja) 半導体装置の製造方法
JPH0485829A (ja) 半導体装置及びその製造方法
KR100257770B1 (ko) 반도체 소자의 미세한 전도막 패턴 형성 방법
JPH03108330A (ja) 半導体装置の製造方法
JPS61172336A (ja) 半導体装置電極開口部の形成方法
KR950003224B1 (ko) 다층배선 구조를 갖는 반도체 장치의 제조방법
KR950000090B1 (ko) 반도체장치의 제조방법
JPH03108359A (ja) 配線構造及びその形成方法
JPH0228324A (ja) 半導体装置の製造方法
JPS61174638A (ja) 電極金属配線パタ−ンの形成方法
JPS61156739A (ja) ドライエツチング方法
JPS62222658A (ja) 導体配線の形成方法
JPH0348424A (ja) 半導体装置の製造方法
JPS63287033A (ja) 半導体装置の製造方法
KR960015749A (ko) 반도체소자의 미세콘택 형성방법
KR19980050135A (ko) 반도체소자의 콘택홀 제조방법
JPS60201634A (ja) 半導体装置の製造方法
JPS61288445A (ja) 半導体装置の製造方法