JP2874226B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2874226B2 JP2874226B2 JP31578589A JP31578589A JP2874226B2 JP 2874226 B2 JP2874226 B2 JP 2874226B2 JP 31578589 A JP31578589 A JP 31578589A JP 31578589 A JP31578589 A JP 31578589A JP 2874226 B2 JP2874226 B2 JP 2874226B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- hole
- semiconductor device
- gas
- fluorine resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、多層配線層間
絶縁膜を有する半導体装置のスルーホールの形成方法に
関する。
絶縁膜を有する半導体装置のスルーホールの形成方法に
関する。
従来の半導体装置の多層配線層間絶縁膜に対する上部
の傾斜をゆるやかなスルーホール（以後、テーパスルー
ホールと記す）の形成は、例えば、特開昭56−90525に
示されている。
の傾斜をゆるやかなスルーホール（以後、テーパスルー
ホールと記す）の形成は、例えば、特開昭56−90525に
示されている。
上述の形成方法を、第２図の断面図を用いて説明す
る。半導体基板１上に、例えば、SiO2等から成る絶縁膜
２を介して、第１層目の金属配線パターン３が形成さ
れ、さらにその上に絶縁膜４として膜厚約１μｍのリン
ガラス膜等を形成し、周知のフォトリソグラフィ技術に
より、フォトレジスト膜によるスルーホールパターンを
形成した後、等方性エッチング（例えば、バレル型プラ
ズマエッチャーを用いるドライエッチング）により絶縁
膜４に約0.6μｍのエッチングを施し、等方性エッチン
グ部６を形成する。続いて、異方性エッチング（例え
ば、プレーナ型プラズマエッチャーを用いるドライエッ
チング）により絶縁膜４の残りの部分をエッチングして
異方性エッチング部７を形成する。その後、フォトレジ
スト膜を剥離し、第２層目の金属配線パターン５を周知
の技術により被着形成する。
る。半導体基板１上に、例えば、SiO2等から成る絶縁膜
２を介して、第１層目の金属配線パターン３が形成さ
れ、さらにその上に絶縁膜４として膜厚約１μｍのリン
ガラス膜等を形成し、周知のフォトリソグラフィ技術に
より、フォトレジスト膜によるスルーホールパターンを
形成した後、等方性エッチング（例えば、バレル型プラ
ズマエッチャーを用いるドライエッチング）により絶縁
膜４に約0.6μｍのエッチングを施し、等方性エッチン
グ部６を形成する。続いて、異方性エッチング（例え
ば、プレーナ型プラズマエッチャーを用いるドライエッ
チング）により絶縁膜４の残りの部分をエッチングして
異方性エッチング部７を形成する。その後、フォトレジ
スト膜を剥離し、第２層目の金属配線パターン５を周知
の技術により被着形成する。
上述の従来の無機層間絶縁膜にテーパスルーホールを
形成する方法は、以下のような欠点がある。
形成する方法は、以下のような欠点がある。
すなわち、等方性エッチングと異方性エッチングとを
用いてテーパスルーホールを形成すると、第２図に示し
たように、真になだらかなテーパスルーホールを形成す
ることが出来ず、第２層目の金属配線パターン５を形成
したとき、テーパスルーホール内、特に、等方性エッチ
ング部６と異方性エッチング部７との境界付近におい
て、第２層目の金属配線パターン５の膜厚が薄くなり、
第１層目の金属配線パターン３と第２層目の金属配線パ
ターン５との接続抵抗が大きくなるという問題がある。
用いてテーパスルーホールを形成すると、第２図に示し
たように、真になだらかなテーパスルーホールを形成す
ることが出来ず、第２層目の金属配線パターン５を形成
したとき、テーパスルーホール内、特に、等方性エッチ
ング部６と異方性エッチング部７との境界付近におい
て、第２層目の金属配線パターン５の膜厚が薄くなり、
第１層目の金属配線パターン３と第２層目の金属配線パ
ターン５との接続抵抗が大きくなるという問題がある。
特に、微細なスルーホールを形成したとき、上述の問
題は顕著になるばかりではなく、スルーホール部で断線
するという問題が起る。
題は顕著になるばかりではなく、スルーホール部で断線
するという問題が起る。
本発明の半導体装置の製造方法は、弗素樹脂膜を多層
配線層間絶縁膜に用いる半導体装置の製造方法であっ
て、下地絶縁膜の表面に下層配線を形成した後、全面に
シリコン含有ポリイミド膜，弗素樹脂膜およびシリコン
酸化膜を順次全面に形成する工程と、フォトレジスト膜
をマスクにした上記シリコン酸化膜を選択的にエッチン
グし、さらに、O2ガスあるいはO2ガスと弗素系ガスとの
混合ガスを用いた反応性イオンエッチングにより上記弗
素樹脂膜およびシリコン含有ポリイミド膜をエッチング
して上記下層配線に達するスルーホールを形成する工程
と、上記フォトレジスト膜およびシリコン酸化膜を除去
し、熱処理せしめることにより前記スルーホール上部の
傾斜をゆるやかにし、上層配線を形成する工程とを有し
ている。 また、上記の弗素樹脂膜は、ポリテトラフル
オロエチレン 〔化学式：-(CF2)m- 但し、m:正整数〕， テトラフルオロエチレン−パーフルオロアルキビニルエ
ーテル共重合体 〔化学式：-(CF2)m-(CFOR)n-但し、m,n:正整数,R:アル
キル基〕， テトラフルオロエチレン−ヘキサフルオロプロピレン共
重合体 〔化学式：-(CF2)m-(CF-CF3)n-但し、m,n::正整数〕， テトラフルオロエチレン−エチレン共重合体 〔化学式：-(CF2)m-(CH2)n-但し、m,n:正整数〕， またはポリビニリデンフルオライド 〔化学式：-(CF2-CH2)m-但し、m:正整数〕、 または、これらのうちの２つ以上の共重合体から成って
いる。
配線層間絶縁膜に用いる半導体装置の製造方法であっ
て、下地絶縁膜の表面に下層配線を形成した後、全面に
シリコン含有ポリイミド膜，弗素樹脂膜およびシリコン
酸化膜を順次全面に形成する工程と、フォトレジスト膜
をマスクにした上記シリコン酸化膜を選択的にエッチン
グし、さらに、O2ガスあるいはO2ガスと弗素系ガスとの
混合ガスを用いた反応性イオンエッチングにより上記弗
素樹脂膜およびシリコン含有ポリイミド膜をエッチング
して上記下層配線に達するスルーホールを形成する工程
と、上記フォトレジスト膜およびシリコン酸化膜を除去
し、熱処理せしめることにより前記スルーホール上部の
傾斜をゆるやかにし、上層配線を形成する工程とを有し
ている。 また、上記の弗素樹脂膜は、ポリテトラフル
オロエチレン 〔化学式：-(CF2)m- 但し、m:正整数〕， テトラフルオロエチレン−パーフルオロアルキビニルエ
ーテル共重合体 〔化学式：-(CF2)m-(CFOR)n-但し、m,n:正整数,R:アル
キル基〕， テトラフルオロエチレン−ヘキサフルオロプロピレン共
重合体 〔化学式：-(CF2)m-(CF-CF3)n-但し、m,n::正整数〕， テトラフルオロエチレン−エチレン共重合体 〔化学式：-(CF2)m-(CH2)n-但し、m,n:正整数〕， またはポリビニリデンフルオライド 〔化学式：-(CF2-CH2)m-但し、m:正整数〕、 または、これらのうちの２つ以上の共重合体から成って
いる。
次に本発明について図面を参照して説明する。
第１図（ａ）〜（ｈ）は本発明の一実施例の工程順断
面図である。
面図である。
まず、第１図（ａ）に示すように、半導体基板１上
に、厚さ約0.8μｍのリンガラス膜9,厚さ約１μｍのア
ルミニウム配線8,厚さ約0.2μｍのシリコン含有ポリイ
ミド膜10を順次形成する。
に、厚さ約0.8μｍのリンガラス膜9,厚さ約１μｍのア
ルミニウム配線8,厚さ約0.2μｍのシリコン含有ポリイ
ミド膜10を順次形成する。
ここで、シリコン含有ポリイミド膜10は、リンガラス
膜９と弗素樹脂膜との接着強度を高くするために用いて
いる。
膜９と弗素樹脂膜との接着強度を高くするために用いて
いる。
次に、第１図（ｂ）に示すように、厚さ約１μｍの弗
素樹脂膜11を形成する。
素樹脂膜11を形成する。
ここで、弗素樹脂膜11は、テトラフルオロエチレン−
パーフルオロアルキビニルエーテル共重合体の微粒子の
分散液を塗布し、N2雰囲気,350〜400℃で熱処理するこ
とにより重合を促進して形成している。この他に、ポリ
テトラフルオロエチレン，テトラフルオロエチレン−ヘ
キサフルオロプロピレン共重合体，テトラフルオロエチ
レン−エチレン共重合体、またはポリビニリデンフルオ
ライド、または、これらのうちの２つ以上の共重合体を
用いてもよい。
パーフルオロアルキビニルエーテル共重合体の微粒子の
分散液を塗布し、N2雰囲気,350〜400℃で熱処理するこ
とにより重合を促進して形成している。この他に、ポリ
テトラフルオロエチレン，テトラフルオロエチレン−ヘ
キサフルオロプロピレン共重合体，テトラフルオロエチ
レン−エチレン共重合体、またはポリビニリデンフルオ
ライド、または、これらのうちの２つ以上の共重合体を
用いてもよい。
次に、第１図（ｃ）に示すように、スパッタ法によ
り、厚さ約0.3μｍのシリコン酸化膜12を形成した後、
公知のフォトエッチング技術を用いてフォトレジスト膜
13をマスクにしてシリコン酸化膜12に開孔を形成する。
り、厚さ約0.3μｍのシリコン酸化膜12を形成した後、
公知のフォトエッチング技術を用いてフォトレジスト膜
13をマスクにしてシリコン酸化膜12に開孔を形成する。
続いて、第１図（ｄ）に示すように、CF4ガスとO2ガ
スとの混合ガスを用いて、ガス流量をそれぞれ5sccm,30
sccmとし、圧力を5Pa、高周波電力を300Wとなる条件で
の反応性イオンエッチングにより弗素樹脂膜11,シリコ
ン含有ポリイミド膜10を順次エッチングし、スルーホー
ル14を形成する。
スとの混合ガスを用いて、ガス流量をそれぞれ5sccm,30
sccmとし、圧力を5Pa、高周波電力を300Wとなる条件で
の反応性イオンエッチングにより弗素樹脂膜11,シリコ
ン含有ポリイミド膜10を順次エッチングし、スルーホー
ル14を形成する。
なお、この反応性イオンエッチングはO2ガスのみでも
よい。
よい。
次に、第１図（ｅ）に示すように、フォトレジスト膜
13、シリコン酸化膜12を順次除去する。
13、シリコン酸化膜12を順次除去する。
続いて、第１図（ｆ）に示すように、N2ガス雰囲気の
電気炉内で、380℃で10分間熱処理することにより、弗
素樹脂膜11がフローし、図示したような上部にゆるやか
な傾斜を持つテーパスルーホール14aが形成される。
電気炉内で、380℃で10分間熱処理することにより、弗
素樹脂膜11がフローし、図示したような上部にゆるやか
な傾斜を持つテーパスルーホール14aが形成される。
弗素樹脂膜11のリフローは、非酸化性雰囲気中で、弗
素樹脂膜11のガラス転移点（本実施例でのガラス転移点
は、250℃）より高い温度の下で行なうこのが必要であ
る。この温度としては、350〜400℃が適当である。350
℃より低温の場合、リフローに時間がかかりすぎ、か
つ、充分にゆるやかな形状が得られず、400℃より高温
の場合には、リフローしすぎてスルーホール部分全てを
弗素樹脂膜11が覆ってしまい、アルミニウム配線８が露
呈しなくなる。
素樹脂膜11のガラス転移点（本実施例でのガラス転移点
は、250℃）より高い温度の下で行なうこのが必要であ
る。この温度としては、350〜400℃が適当である。350
℃より低温の場合、リフローに時間がかかりすぎ、か
つ、充分にゆるやかな形状が得られず、400℃より高温
の場合には、リフローしすぎてスルーホール部分全てを
弗素樹脂膜11が覆ってしまい、アルミニウム配線８が露
呈しなくなる。
次に、第１図（ｇ）に示すように、厚さ約１μｍのア
ルミニウム膜15をスパッタ法により形成する。
ルミニウム膜15をスパッタ法により形成する。
最後に、第１図（ｈ）に示すように、公知のフォトエ
ッチング技術を用いて第２のアルミニウム配線15aを形
成する。
ッチング技術を用いて第２のアルミニウム配線15aを形
成する。
以上の工程で形成した２層アルミニウム配線のテーパ
スルーホール14aにおける接続抵抗（配線自身の抵抗も
含む）は、直径約１μｍのテーパスルーホール１個当り
80〜100mΩであり、この値は、従来の方法により形成し
たスルーホールにおける接続抵抗に比べ、ほぼ20〜60％
小さな値であった。
スルーホール14aにおける接続抵抗（配線自身の抵抗も
含む）は、直径約１μｍのテーパスルーホール１個当り
80〜100mΩであり、この値は、従来の方法により形成し
たスルーホールにおける接続抵抗に比べ、ほぼ20〜60％
小さな値であった。
以上説明したように、本発明は、弗素樹脂膜を層間絶
縁膜として用い、弗素樹脂層間絶縁膜に垂直なスルーホ
ールを形成した後に、非酸化性雰囲気中において弗素樹
脂膜のガラス転移点より高い温度の下で熱処理を行な
い、ゆるやかなテーパ形状を有するスルーホールを形成
することにより、スルーホール部における多層配線の接
続抵抗を低減することが可能となる。
縁膜として用い、弗素樹脂層間絶縁膜に垂直なスルーホ
ールを形成した後に、非酸化性雰囲気中において弗素樹
脂膜のガラス転移点より高い温度の下で熱処理を行な
い、ゆるやかなテーパ形状を有するスルーホールを形成
することにより、スルーホール部における多層配線の接
続抵抗を低減することが可能となる。
さらに、この形状のスルーホールでは、スルーホール
部における多層配線の断線が全く無く、このことからス
ルーホールの径がより小さくなっても、本発明の有効性
は存続する。
部における多層配線の断線が全く無く、このことからス
ルーホールの径がより小さくなっても、本発明の有効性
は存続する。
第１図（ａ）〜（ｈ）は本発明の一実施例の工程順断面
図、第２図は従来技術の断面図である。 １…半導体基板、2,4…絶縁膜、3,5…金属配線パター
ン、６…等方性エッチング部、７…異方性エッチング
部、８…アルミニウム配線、９…リンガラス膜、10…シ
リコン含有ポリイミド膜、11…弗素樹脂膜、12…シリコ
ン酸化膜、13…フォトレジスト膜、14…スルーホール、
14a…テーパスルーホール、15…アルミニウム膜、15a…
第２のアルミニウム配線。
図、第２図は従来技術の断面図である。 １…半導体基板、2,4…絶縁膜、3,5…金属配線パター
ン、６…等方性エッチング部、７…異方性エッチング
部、８…アルミニウム配線、９…リンガラス膜、10…シ
リコン含有ポリイミド膜、11…弗素樹脂膜、12…シリコ
ン酸化膜、13…フォトレジスト膜、14…スルーホール、
14a…テーパスルーホール、15…アルミニウム膜、15a…
第２のアルミニウム配線。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/3205 H01L 21/3213 H01L 21/768 H01L 21/31 - 21/32
Claims (2)
- 【請求項１】弗素樹脂膜を多層配線層間絶縁膜に用いる
半導体装置の製造方法において、 下地絶縁膜の表面に下層配線を形成した後、全面にシリ
コン含有ポリイミド膜，弗素樹脂膜およびシリコン酸化
膜を順次全面に形成する工程と、 フォトレジスト膜をマスクにした前記シリコン酸化膜を
選択的にエッチングし、さらに、O2ガスあるいはO2ガス
と弗素系ガスとの混合ガスを用いた反応性イオンエッチ
ングにより前記弗素樹脂膜およびシリコン含有ポリイミ
ド膜をエッチングして前記下層配線に達するスルーホー
ルを形成する工程と、 前記フォトレジスト膜およびシリコン酸化膜を除去し、
熱処理せしめることにより前記スルーホール上部の傾斜
をゆるやかにし、上層配線を形成する工程とを有するこ
とを特徴とする半導体装置の製造方法。 - 【請求項２】前記弗素樹脂膜は、ポリテトラフルオロエ
チレン，テトラフルオロエチレン−パーフルオロアルキ
ルビニルエーテル共重合体，テトラフルオロエチレン−
エチレン共重合体，またはポリビチリデンフルオライ
ド、または、これらのうち２つ以上の共重合体からなる
ことを特徴とする請求項１記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31578589A JP2874226B2 (ja) | 1989-12-04 | 1989-12-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31578589A JP2874226B2 (ja) | 1989-12-04 | 1989-12-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03175634A JPH03175634A (ja) | 1991-07-30 |
| JP2874226B2 true JP2874226B2 (ja) | 1999-03-24 |
Family
ID=18069527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31578589A Expired - Lifetime JP2874226B2 (ja) | 1989-12-04 | 1989-12-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2874226B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101512367A (zh) * | 2006-08-30 | 2009-08-19 | 阿尔卑斯电气株式会社 | 磁检测装置及其制造方法 |
-
1989
- 1989-12-04 JP JP31578589A patent/JP2874226B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03175634A (ja) | 1991-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05243223A (ja) | 集積回路装置の製造方法 | |
| JPS60208838A (ja) | ポリイミドの傾斜エツチング法 | |
| JPS60502179A (ja) | 金属層を相互接続する方法 | |
| JPH0445974B2 (ja) | ||
| JP2874226B2 (ja) | 半導体装置の製造方法 | |
| US20030082906A1 (en) | Via formation in polymers | |
| JPH06275577A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH01150342A (ja) | 多層配線構造体及びその製造方法 | |
| JPH03280532A (ja) | 半導体装置の製造方法 | |
| JP3095866B2 (ja) | 半導体装置及びその製造方法 | |
| JP2695919B2 (ja) | 配線パターンの形成方法 | |
| JPS63177523A (ja) | コンタクトホ−ル形成方法 | |
| JPH07107901B2 (ja) | 縮小投影露光法によるテ−パ−形成方法 | |
| JPH01209727A (ja) | 半導体装置の製造方法 | |
| JPS61187251A (ja) | 半導体装置の製造方法 | |
| JPS63262856A (ja) | 半導体装置の製造方法 | |
| JP3295172B2 (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| JPS583244A (ja) | 半導体装置の製造方法 | |
| JPH0194623A (ja) | 多層配線半導体装置の製造方法 | |
| JPS62245650A (ja) | 多層配線構造体の製造法 | |
| JPS6273745A (ja) | 集積回路における通路の製造方法 | |
| JPH0729886A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPS62274078A (ja) | 薄膜形成方法 | |
| JPH04369854A (ja) | 半導体装置及びその製造方法 | |
| JPH04219932A (ja) | 半導体装置の製造方法 |