JPH0445974B2 - - Google Patents
Info
- Publication number
- JPH0445974B2 JPH0445974B2 JP60201904A JP20190485A JPH0445974B2 JP H0445974 B2 JPH0445974 B2 JP H0445974B2 JP 60201904 A JP60201904 A JP 60201904A JP 20190485 A JP20190485 A JP 20190485A JP H0445974 B2 JPH0445974 B2 JP H0445974B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- polyimide
- thickness
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 20
- 239000012212 insulator Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 118
- 239000004642 Polyimide Substances 0.000 description 26
- 229920001721 polyimide Polymers 0.000 description 26
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 6
- SECXISVLQFMRJM-UHFFFAOYSA-N N-Methylpyrrolidone Chemical compound CN1CCCC1=O SECXISVLQFMRJM-UHFFFAOYSA-N 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- OKWLCUWJPPORKE-UHFFFAOYSA-N 1,2,3,4,5-pentanitro-6-(2-nitrophenyl)sulfanylbenzene Chemical compound [O-][N+](=O)C1=CC=CC=C1SC1=C([N+]([O-])=O)C([N+]([O-])=O)=C([N+]([O-])=O)C([N+]([O-])=O)=C1[N+]([O-])=O OKWLCUWJPPORKE-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
Ａ 産業上の利用分野
本発明は、絶縁体層中に貫通孔を形成するため
の方法に係る。
の方法に係る。
Ｂ 従来技術
集積回路素子の上部に形成された絶縁体層中に
貫通孔を形成する一般的概念は、周知である。そ
れらの貫通孔は、導電性材料で充填されていて、
下の素子と外部信号源との間に電気接点を与え
る。更に、上記貫通孔により相互接続されている
予め選択された領域を除き、金属化領域を相互に
分離させるために複数の絶縁層を用いて、それら
の金属化領域を有する複数の層が形成されてい
る。
貫通孔を形成する一般的概念は、周知である。そ
れらの貫通孔は、導電性材料で充填されていて、
下の素子と外部信号源との間に電気接点を与え
る。更に、上記貫通孔により相互接続されている
予め選択された領域を除き、金属化領域を相互に
分離させるために複数の絶縁層を用いて、それら
の金属化領域を有する複数の層が形成されてい
る。
当技術分野に於ては、金属部の段部を被覆する
場合の問題が従来存在している。貫通孔の側壁の
傾斜が大きすぎると、金属層は、貫通孔により生
じた“段部”を被覆しない場合がある。そのよう
な不連続な被覆は、線の開放状態を生じて、素子
の性能を実質的に劣化させることがある。その問
題を解決する１つの方法は、貫通孔の側壁の傾斜
の鋭つた角度を減少させることである。
場合の問題が従来存在している。貫通孔の側壁の
傾斜が大きすぎると、金属層は、貫通孔により生
じた“段部”を被覆しない場合がある。そのよう
な不連続な被覆は、線の開放状態を生じて、素子
の性能を実質的に劣化させることがある。その問
題を解決する１つの方法は、貫通孔の側壁の傾斜
の鋭つた角度を減少させることである。
米国特許第3880684号明細書は、侵食不可能な
マスクを用いて、２重の誘電体構造体（異なるエ
ツチング特性を有する２つの誘導体層より成る）
をエツチングする方法を開示している。それらの
誘電体材料及びそれらの層の相対的位置が、所望
の貫通孔のプロフイルを形成するように、予め選
択されている。
マスクを用いて、２重の誘電体構造体（異なるエ
ツチング特性を有する２つの誘導体層より成る）
をエツチングする方法を開示している。それらの
誘電体材料及びそれらの層の相対的位置が、所望
の貫通孔のプロフイルを形成するように、予め選
択されている。
米国特許第4369090号明細書は、初めに部分的
に硬化した層を用い、該層を硬化剤に選択的にさ
らして、該層に所望のエツチング特性を生ぜしめ
ることにより、ポリイミド絶縁体中に傾斜を有す
る貫通孔を形成する方法を開示している。
に硬化した層を用い、該層を硬化剤に選択的にさ
らして、該層に所望のエツチング特性を生ぜしめ
ることにより、ポリイミド絶縁体中に傾斜を有す
る貫通孔を形成する方法を開示している。
米国特許第4378383号明細書は、絶縁体層中に
貫通孔を形成する方法を開示している。エツチン
グ中に侵食される、外側に張出した側壁を有する
マスク層が用いられている。
貫通孔を形成する方法を開示している。エツチン
グ中に侵食される、外側に張出した側壁を有する
マスク層が用いられている。
エレクトロケミカル・サイエンス・アンド・テ
クノロジ、1978年６月、第860頁乃至865頁に於け
る論文は、より速いエツチング速度を有する上層
を用いて、下層中に予め選択された縁端部のプロ
フイルを形成することについて論じている。
クノロジ、1978年６月、第860頁乃至865頁に於け
る論文は、より速いエツチング速度を有する上層
を用いて、下層中に予め選択された縁端部のプロ
フイルを形成することについて論じている。
Ｃ 発明が解決しようとする問題点
本発明の目的は、絶縁体層中の貫通孔の側壁の
傾斜を該絶縁体層上の層の厚さによつて制御する
ことにより、上記傾斜を選択的に形作ることがで
きる、改良された貫通孔の形成方法を提供するこ
とである。
傾斜を該絶縁体層上の層の厚さによつて制御する
ことにより、上記傾斜を選択的に形作ることがで
きる、改良された貫通孔の形成方法を提供するこ
とである。
Ｄ 問題点を解決するための手段
本発明は、絶縁体層中に所定の傾斜の側壁を有
する貫通孔を形成するための方法に於て；上記絶
縁体層と実質的に同じ速度でエツチングされる、
選択された厚さを有する剥離可能な層を上記絶縁
体層上に形成し；上記の剥離可能な層上に、上記
の剥離可能な層と異なるエツチング特性を有する
材料のパターン化された層を形成し；上記のパタ
ーン化された層をエツチング・マスクとして用い
て、上記の剥離可能な層及び上記絶縁体層を等方
性エツチングして、上記絶縁体層中に貫通孔を形
成することを含む；貫通孔の形成方法を提供す
る。
する貫通孔を形成するための方法に於て；上記絶
縁体層と実質的に同じ速度でエツチングされる、
選択された厚さを有する剥離可能な層を上記絶縁
体層上に形成し；上記の剥離可能な層上に、上記
の剥離可能な層と異なるエツチング特性を有する
材料のパターン化された層を形成し；上記のパタ
ーン化された層をエツチング・マスクとして用い
て、上記の剥離可能な層及び上記絶縁体層を等方
性エツチングして、上記絶縁体層中に貫通孔を形
成することを含む；貫通孔の形成方法を提供す
る。
本発明の方法に於ては、基板上に形成された絶
縁体層上に、該絶縁体層と同様なエツチング特性
を有する、剥離可能な層を形成する。その剥離可
能な層の上に、該層と異なるエツチング特性を有
する、侵食不可能なマスク層を形成する。それか
ら、上記の侵食不可能なマスク層に所望の貫通孔
のパターンを形成し、上記の侵食不可能なマスク
層を経て、上記の剥離可能な層および上記絶縁体
層をエツチングして、上記絶縁体層中に貫通孔を
形成する。上記絶縁体層中に形成された貫通孔の
傾斜は、上記絶縁体層の厚さと上記の剥離可能な
層の厚さと組み合わせにより決定される。
縁体層上に、該絶縁体層と同様なエツチング特性
を有する、剥離可能な層を形成する。その剥離可
能な層の上に、該層と異なるエツチング特性を有
する、侵食不可能なマスク層を形成する。それか
ら、上記の侵食不可能なマスク層に所望の貫通孔
のパターンを形成し、上記の侵食不可能なマスク
層を経て、上記の剥離可能な層および上記絶縁体
層をエツチングして、上記絶縁体層中に貫通孔を
形成する。上記絶縁体層中に形成された貫通孔の
傾斜は、上記絶縁体層の厚さと上記の剥離可能な
層の厚さと組み合わせにより決定される。
Ｅ 実施例
第１Ａ図乃至第１Ｄ図を参照して、本発明の方
法を説明する。第１Ａ図は、エツチング前の付着
された層の断面を示している。シリコン基板１０
上に、ポリイミド層１２を、従来技術により形成
する。基板を350℃のベーキング工程にさらすこ
とにより、ポリイミド層１２を充分に硬化させ
る。ポリイミド層１２は、直接基板１０上でな
く、従来の集積回路等に於ける、基板上に予め付
着されている金属層、拡散領域、又は任意の他の
構造体上に形成されることもできる。
法を説明する。第１Ａ図は、エツチング前の付着
された層の断面を示している。シリコン基板１０
上に、ポリイミド層１２を、従来技術により形成
する。基板を350℃のベーキング工程にさらすこ
とにより、ポリイミド層１２を充分に硬化させ
る。ポリイミド層１２は、直接基板１０上でな
く、従来の集積回路等に於ける、基板上に予め付
着されている金属層、拡散領域、又は任意の他の
構造体上に形成されることもできる。
次に上記の硬化されたポリイミド層１２上に、
剥離可能な層１４を付着させる。剥離可能な層１
４は、下のポリイミド層１２に影響を与えずに、
剥離できる、又は他の方法で除去できる任意の材
料より成る。更に、剥離可能な層１４とポリイミ
ド層１２とは、同様なエツチング速度を有してい
るべきである。そのような材料の１例は、部分的
に硬化されたポリイミド（即ち、略120℃で略20
分間ベーキングされたポリリミド）である。その
材料は下のポリイミド層をエツチングせずに、Ｎ
−メチル・ピロリドン（NMP）を用いたエツチ
ングにより剥離させて除去することができる。
又、それらの２つのポリイミド層は、実質的に同
様なエツチング速度を有している。完全に硬化さ
れていないポリイミドのもう１つの有利な特徴
は、後の処理に於て、再溶融したり、変形したり
しないことである。以下に更に詳述するように、
２つのポリイミド層の厚さが、ポリイミド層１２
中に形成される貫通孔に側壁の傾斜を決定する。
剥離可能な層１４を付着させる。剥離可能な層１
４は、下のポリイミド層１２に影響を与えずに、
剥離できる、又は他の方法で除去できる任意の材
料より成る。更に、剥離可能な層１４とポリイミ
ド層１２とは、同様なエツチング速度を有してい
るべきである。そのような材料の１例は、部分的
に硬化されたポリイミド（即ち、略120℃で略20
分間ベーキングされたポリリミド）である。その
材料は下のポリイミド層をエツチングせずに、Ｎ
−メチル・ピロリドン（NMP）を用いたエツチ
ングにより剥離させて除去することができる。
又、それらの２つのポリイミド層は、実質的に同
様なエツチング速度を有している。完全に硬化さ
れていないポリイミドのもう１つの有利な特徴
は、後の処理に於て、再溶融したり、変形したり
しないことである。以下に更に詳述するように、
２つのポリイミド層の厚さが、ポリイミド層１２
中に形成される貫通孔に側壁の傾斜を決定する。
次に、上記ポリイミド層１４を、侵食不可能な
マスク層１６で被覆する。マスク層１６は、酸素
（O2）プラズマ・ガス中ではエツチングされない
（即ち、侵食不可能である）が、テトラフルオル
メタン（CF4）及び酸素（O2）のプラズマ・ガス
中ではエツチングされる、任意の材料（例えば、
シリコン、又は硼珪酸塩ガラス或は燐珪酸塩ガラ
スの如き回転被覆されたガラス）より成る。好ま
しくは、マスク層１６は、低温（90℃よりも低
い）気相付着技術を用いて付着されたシリコンよ
り成る。マスク層１６は、略50nｍの薄い厚さを
有しているべきである。その厚さに於て、シリコ
ンは、ピン・オールを有しない程度に充分に厚
く、透明になる程度に充分に薄い（マスクの整合
を容易にする）。
マスク層１６で被覆する。マスク層１６は、酸素
（O2）プラズマ・ガス中ではエツチングされない
（即ち、侵食不可能である）が、テトラフルオル
メタン（CF4）及び酸素（O2）のプラズマ・ガス
中ではエツチングされる、任意の材料（例えば、
シリコン、又は硼珪酸塩ガラス或は燐珪酸塩ガラ
スの如き回転被覆されたガラス）より成る。好ま
しくは、マスク層１６は、低温（90℃よりも低
い）気相付着技術を用いて付着されたシリコンよ
り成る。マスク層１６は、略50nｍの薄い厚さを
有しているべきである。その厚さに於て、シリコ
ンは、ピン・オールを有しない程度に充分に厚
く、透明になる程度に充分に薄い（マスクの整合
を容易にする）。
次に、マスク層１６上にフオトレジスト層１８
を被覆する。上記フオトレジスト層１８を、従来
技術に従つて、マスクし、露光し、KOH中で現
像する。シリコンのマスク層１６及びフオトレジ
スト層１８の代りに、シリコンを豊富に含むフオ
トレジストより成る単一の層（O2プラズマ中で
のエツチング速度が遅い）を用いてもよい。その
ようなフオトレジストは、標準的なフオトレジス
トを、HNDSの如き硬化剤にさらすことにより、
形成することができる。フオトレジストは、それ
らの化合物中に存在するシリコンを吸収し、シリ
コンを豊富に含むフオトレジストを形成する。
を被覆する。上記フオトレジスト層１８を、従来
技術に従つて、マスクし、露光し、KOH中で現
像する。シリコンのマスク層１６及びフオトレジ
スト層１８の代りに、シリコンを豊富に含むフオ
トレジストより成る単一の層（O2プラズマ中で
のエツチング速度が遅い）を用いてもよい。その
ようなフオトレジストは、標準的なフオトレジス
トを、HNDSの如き硬化剤にさらすことにより、
形成することができる。フオトレジストは、それ
らの化合物中に存在するシリコンを吸収し、シリ
コンを豊富に含むフオトレジストを形成する。
第１Ｂ図に示す如く、マスク層１６を、CF4及
びO2を用いた異方性のプラズマ・エツチングに
より、フオトレジスト層１８を経てエツチングす
る。上記フオトレジスト層中に形成されたパター
ンをマスク層１６に写すために充分な時間間隔の
間、上記構造体をエツチングする。このプロセス
の間、ポリイミドはCF4及びO2のプラズマ中でエ
ツチングされないので、下の剥離可能な層１４は
エツチングされない。
びO2を用いた異方性のプラズマ・エツチングに
より、フオトレジスト層１８を経てエツチングす
る。上記フオトレジスト層中に形成されたパター
ンをマスク層１６に写すために充分な時間間隔の
間、上記構造体をエツチングする。このプロセス
の間、ポリイミドはCF4及びO2のプラズマ中でエ
ツチングされないので、下の剥離可能な層１４は
エツチングされない。
次に、第１Ｃ図に示す如く、剥離可能な層１４
及びポリイミド層１２が等方性エツチングされる
ように、エツチング・ガスをCF4及びO2から純粋
なO2に変える。マスク層１６は、そのエツチン
グ工程の間、剥離可能な層１４の上面を保護す
る。下の層がエツチングされるとき、フオトレジ
スト層１８も除去される。このエツチング工程
は、プラズマ・エツチング又は高圧の反応性イオ
ン・エツチングを用いて達成することができる。
及びポリイミド層１２が等方性エツチングされる
ように、エツチング・ガスをCF4及びO2から純粋
なO2に変える。マスク層１６は、そのエツチン
グ工程の間、剥離可能な層１４の上面を保護す
る。下の層がエツチングされるとき、フオトレジ
スト層１８も除去される。このエツチング工程
は、プラズマ・エツチング又は高圧の反応性イオ
ン・エツチングを用いて達成することができる。
剥離可能な層１４及びポリイミド層１２中にエ
ツチングされる貫通孔のプロフイルは、エツチン
グの温度、時間等の関数である。それら２つの層
の各の厚さが、ポリイミド層１２中にエツチング
される貫通孔の側壁に於て制御可能な傾斜を生じ
るその特徴は、第２Ａ図乃至第２Ｅ図に詳しく示
されている。第２Ａ図に示す如く、剥離可能な層
１４とポリイミド層１２とが同一の厚さを有する
場合、貫通孔の側壁の傾斜は略60°である。側壁
の傾斜は次式により示される。
ツチングされる貫通孔のプロフイルは、エツチン
グの温度、時間等の関数である。それら２つの層
の各の厚さが、ポリイミド層１２中にエツチング
される貫通孔の側壁に於て制御可能な傾斜を生じ
るその特徴は、第２Ａ図乃至第２Ｅ図に詳しく示
されている。第２Ａ図に示す如く、剥離可能な層
１４とポリイミド層１２とが同一の厚さを有する
場合、貫通孔の側壁の傾斜は略60°である。側壁
の傾斜は次式により示される。
cos-1層14の厚さ／層14の厚さ＋層12の厚さ
第２Ｂ図に示す如く、剥離可能な層１４がポリ
イミド層１２の厚さの1.5倍に等しい場合には、
傾斜が53°に減少する。第２Ｃ図に示す如く、そ
の比が２：１の場合には、角度が48°に減少し、
第２Ｄ図に示す如く、その比が３：１の場合に
は、角度が41°になり、第２Ｅ図に示す如くその
比が４：１の場合には、角度が37°になる。第２
Ａ図乃至第２Ｅ図に示されている各各の例に於
て、層１２及び層１４中にエツチングされる貫通
孔の全体的プロフイルは同じである。層１４の厚
さが層１２に関して増加するに従つて、ポリイミ
ド層１２中にエツチングされる貫通孔の側壁が貫
通孔の全体的プロフイルの底の部分によつて画成
される度合が大きくなる。従つて、貫通孔の全体
的プロフイルは、その程度の領域に於て、傾斜が
減少しているので、貫通孔の側壁の傾斜は、層１
４の厚さが増加するに従つて、減少する。
イミド層１２の厚さの1.5倍に等しい場合には、
傾斜が53°に減少する。第２Ｃ図に示す如く、そ
の比が２：１の場合には、角度が48°に減少し、
第２Ｄ図に示す如く、その比が３：１の場合に
は、角度が41°になり、第２Ｅ図に示す如くその
比が４：１の場合には、角度が37°になる。第２
Ａ図乃至第２Ｅ図に示されている各各の例に於
て、層１２及び層１４中にエツチングされる貫通
孔の全体的プロフイルは同じである。層１４の厚
さが層１２に関して増加するに従つて、ポリイミ
ド層１２中にエツチングされる貫通孔の側壁が貫
通孔の全体的プロフイルの底の部分によつて画成
される度合が大きくなる。従つて、貫通孔の全体
的プロフイルは、その程度の領域に於て、傾斜が
減少しているので、貫通孔の側壁の傾斜は、層１
４の厚さが増加するに従つて、減少する。
層１２及び層１４中に貫通孔が完全に形成され
た後、プラズマ・エツチング・ガスを、再び純粋
なO2からCF4及びO2の混合物に変えて、マスク
層１６を除去する。最後に第１Ｄ図に示す如く、
剥離可能な層１４を、Ｎ−メチル・ピロリドン溶
液中で湿式エツチングすることにより除去をし
て、所定の傾斜の側壁を有する貫通孔を有してい
るポリイミド層１２を形成する。本発明の方法に
従つて形成された貫通孔は、公知の任意の金属化
方法を用いて金属化することができる。前述のよ
うに、剥離可能な層１４は、下のポリイミド層１
２に悪影響を与えずに、湿式エツチングにより剥
離させて除去することができる、120℃で硬化さ
れたポリイミドの如き材料より成る。Ｎ−メチ
ル・ピロリドンによる剥離工程の前に、不純物を
除くために、剥離可能な層１４を酸素プラズマに
よる灰化工程に短時間の間さらすことができる。
その工程は、剥離可能な層１４の剥離可能性を増
す。
た後、プラズマ・エツチング・ガスを、再び純粋
なO2からCF4及びO2の混合物に変えて、マスク
層１６を除去する。最後に第１Ｄ図に示す如く、
剥離可能な層１４を、Ｎ−メチル・ピロリドン溶
液中で湿式エツチングすることにより除去をし
て、所定の傾斜の側壁を有する貫通孔を有してい
るポリイミド層１２を形成する。本発明の方法に
従つて形成された貫通孔は、公知の任意の金属化
方法を用いて金属化することができる。前述のよ
うに、剥離可能な層１４は、下のポリイミド層１
２に悪影響を与えずに、湿式エツチングにより剥
離させて除去することができる、120℃で硬化さ
れたポリイミドの如き材料より成る。Ｎ−メチ
ル・ピロリドンによる剥離工程の前に、不純物を
除くために、剥離可能な層１４を酸素プラズマに
よる灰化工程に短時間の間さらすことができる。
その工程は、剥離可能な層１４の剥離可能性を増
す。
以上に於て絶縁体層中に形成された貫通孔の側
壁の傾斜を選択的に形作ることができる本発明の
方法について述べた。本発明の方法を用いること
により、用いられた金属パターンに最も有利な側
壁の傾斜を選択することができる。本発明の方法
は、貫通孔の形成及び金属化技術に於て広範囲に
適応することができる。例えば、二酸化シリコン
層がポリイミド層１２の機能を有し、窒化シリコ
ン層が剥離可能な層１４の機能を有し、パターン
化されたアルミニウム層が侵食不可能なマスク層
１６の機能を有している構造体にも、本発明の方
法を用いることができる。
壁の傾斜を選択的に形作ることができる本発明の
方法について述べた。本発明の方法を用いること
により、用いられた金属パターンに最も有利な側
壁の傾斜を選択することができる。本発明の方法
は、貫通孔の形成及び金属化技術に於て広範囲に
適応することができる。例えば、二酸化シリコン
層がポリイミド層１２の機能を有し、窒化シリコ
ン層が剥離可能な層１４の機能を有し、パターン
化されたアルミニウム層が侵食不可能なマスク層
１６の機能を有している構造体にも、本発明の方
法を用いることができる。
Ｆ 発明の効果
本発明によれば、絶縁体層中の貫通孔の側壁の
傾斜を該絶縁体層上の層の厚さによつて制御する
ことにより、上記傾斜を選択的に形作ることがで
きる、改良された貫通孔の形成方法が得られる。
傾斜を該絶縁体層上の層の厚さによつて制御する
ことにより、上記傾斜を選択的に形作ることがで
きる、改良された貫通孔の形成方法が得られる。
第１Ａ図乃至第１Ｄ図は本発明の方法に於て用
いられる層の付着及びエツチングを示す一連の断
面図、第２Ａ図乃至第２Ｅ図は剥離可能な層の厚
さの関数として、貫通孔の側壁の傾斜の変化を示
す一連の断面図である。 １０……シリコン基板、１２……ポリイミド層
（絶縁体層）、１４……剥離可能な層、１６……侵
食不可能なマスク層、１８……フオトレジスト
層。
いられる層の付着及びエツチングを示す一連の断
面図、第２Ａ図乃至第２Ｅ図は剥離可能な層の厚
さの関数として、貫通孔の側壁の傾斜の変化を示
す一連の断面図である。 １０……シリコン基板、１２……ポリイミド層
（絶縁体層）、１４……剥離可能な層、１６……侵
食不可能なマスク層、１８……フオトレジスト
層。
Claims (1)
- 【特許請求の範囲】 １ 第１の厚さを有する絶縁層中に所定の傾斜の
側壁を有する貫通孔を形成するための方法に於
て、 上記絶縁体層と実質的に同じ速度でエツチング
される、選択された第２の厚さを有する剥離可能
な層を上記絶縁体層上に形成し、 上記の剥離可能な層上に、上記の剥離可能な層
と異なるエツチング特性を有する材料のパターン
化された層を形成し、 上記のパターン化された層をエツチング・マス
クとして用いて、上記の剥離可能な層及び上記絶
縁体層を酸素プラズマ中で等方性エツチングし
て、上記絶縁体層中に、上記絶縁体層の上記第１
の厚さと上記の剥離可能な層の上記第２の厚さと
の比の関数として、上記所定の傾斜の側壁を有す
る貫通孔を形成することを含む、 貫通孔の形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US693698 | 1967-12-27 | ||
| US06/693,698 US4624740A (en) | 1985-01-22 | 1985-01-22 | Tailoring of via-hole sidewall slope |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61171132A JPS61171132A (ja) | 1986-08-01 |
| JPH0445974B2 true JPH0445974B2 (ja) | 1992-07-28 |
Family
ID=24785728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60201904A Granted JPS61171132A (ja) | 1985-01-22 | 1985-09-13 | 貫通孔の形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4624740A (ja) |
| EP (1) | EP0188735B1 (ja) |
| JP (1) | JPS61171132A (ja) |
| DE (1) | DE3572564D1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4606998A (en) * | 1985-04-30 | 1986-08-19 | International Business Machines Corporation | Barrierless high-temperature lift-off process |
| US4740800A (en) * | 1986-02-18 | 1988-04-26 | Canon Kabushiki Kaisha | Liquid jet recording head |
| EP0286855A1 (de) * | 1987-04-15 | 1988-10-19 | BBC Brown Boveri AG | Verfahren zum Aetzen von Vertiefungen in ein Siliziumsubstrat |
| US5320979A (en) * | 1987-07-20 | 1994-06-14 | Nippon Telegraph And Telephone Corporation | Method of connecting wirings through connection hole |
| US4935278A (en) * | 1988-04-28 | 1990-06-19 | International Business Machines Corporation | Thin film magnetic recording disk and fabrication process |
| US4883744A (en) * | 1988-05-17 | 1989-11-28 | International Business Machines Corporation | Forming a polymide pattern on a substrate |
| US4846929A (en) * | 1988-07-13 | 1989-07-11 | Ibm Corporation | Wet etching of thermally or chemically cured polyimide |
| EP0410635A1 (en) * | 1989-07-28 | 1991-01-30 | AT&T Corp. | Window taper-etching method in the manufacture of integrated circuit semiconductor devices |
| US5342736A (en) * | 1992-01-16 | 1994-08-30 | Industrial Technology Research Institute | Method of wet etching of polyimide |
| US5364816A (en) * | 1993-01-29 | 1994-11-15 | The United States Of America As Represented By The Secretary Of The Navy | Fabrication method for III-V heterostructure field-effect transistors |
| US6127276A (en) * | 1998-06-02 | 2000-10-03 | United Microelectronics Corp | Method of formation for a via opening |
| US7060624B2 (en) * | 2003-08-13 | 2006-06-13 | International Business Machines Corporation | Deep filled vias |
| TW201026513A (en) * | 2009-01-08 | 2010-07-16 | Univ Nat Cheng Kung | Imprinting process of polyimide |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6018923A (ja) * | 1983-07-13 | 1985-01-31 | Hitachi Ltd | ポリイミド系樹脂層のテ−パエツチング方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1230421A (ja) * | 1967-09-15 | 1971-05-05 | ||
| US3880684A (en) * | 1973-08-03 | 1975-04-29 | Mitsubishi Electric Corp | Process for preparing semiconductor |
| DE2636351C2 (de) * | 1976-08-12 | 1984-01-26 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum Herstellen einer strukturierten Schicht auf einem Substrat |
| US4352870A (en) * | 1979-11-27 | 1982-10-05 | Bell Telephone Laboratories, Incorporated | High resolution two-layer resists |
| US4369090A (en) * | 1980-11-06 | 1983-01-18 | Texas Instruments Incorporated | Process for etching sloped vias in polyimide insulators |
| DE3175488D1 (en) * | 1981-02-07 | 1986-11-20 | Ibm Deutschland | Process for the formation and the filling of holes in a layer applied to a substrate |
| JPS5896632A (ja) * | 1981-12-02 | 1983-06-08 | Sumitomo Bakelite Co Ltd | ポリイミド系樹脂のエツチング方法 |
| DE3225963A1 (de) * | 1982-07-10 | 1984-01-12 | Engl, Walter L., Prof. Dr.rer.nat., 5120 Herzogenrath | Verfahren zur strukturierung von polyimideschichten auf halbleitersystemen |
| US4461672A (en) * | 1982-11-18 | 1984-07-24 | Texas Instruments, Inc. | Process for etching tapered vias in silicon dioxide |
| US4495220A (en) * | 1983-10-07 | 1985-01-22 | Trw Inc. | Polyimide inter-metal dielectric process |
| US4487652A (en) * | 1984-03-30 | 1984-12-11 | Motorola, Inc. | Slope etch of polyimide |
| US4484979A (en) * | 1984-04-16 | 1984-11-27 | At&T Bell Laboratories | Two-step anisotropic etching process for patterning a layer without penetrating through an underlying thinner layer |
| US4523976A (en) * | 1984-07-02 | 1985-06-18 | Motorola, Inc. | Method for forming semiconductor devices |
-
1985
- 1985-01-22 US US06/693,698 patent/US4624740A/en not_active Expired - Fee Related
- 1985-09-13 JP JP60201904A patent/JPS61171132A/ja active Granted
- 1985-12-13 EP EP85115907A patent/EP0188735B1/en not_active Expired
- 1985-12-13 DE DE8585115907T patent/DE3572564D1/de not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6018923A (ja) * | 1983-07-13 | 1985-01-31 | Hitachi Ltd | ポリイミド系樹脂層のテ−パエツチング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0188735A1 (en) | 1986-07-30 |
| JPS61171132A (ja) | 1986-08-01 |
| EP0188735B1 (en) | 1989-08-23 |
| DE3572564D1 (en) | 1989-09-28 |
| US4624740A (en) | 1986-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4396458A (en) | Method for forming planar metal/insulator structures | |
| US4978419A (en) | Process for defining vias through silicon nitride and polyamide | |
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| JPH0573338B2 (ja) | ||
| US4007103A (en) | Planarizing insulative layers by resputtering | |
| JPH0445974B2 (ja) | ||
| JP2822430B2 (ja) | 層間絶縁膜の形成方法 | |
| JPH02219227A (ja) | プラズマ散乱現象を利用した蝕刻方法 | |
| EP1309000A2 (en) | Via formation in polymers | |
| JPH0313744B2 (ja) | ||
| US6143644A (en) | Method to prevent passivation from keyhole damage and resist extrusion | |
| JPH0428231A (ja) | 半導体装置の製造方法 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| US4693780A (en) | Electrical isolation and leveling of patterned surfaces | |
| JPH0435048A (ja) | 半導体装置の多層配線形成方法 | |
| JPH1092926A (ja) | 半導体装置の製造方法 | |
| JPH02134818A (ja) | 配線構造体の形成法 | |
| JPS62166523A (ja) | 半導体装置の製造方法 | |
| KR100198645B1 (ko) | 반도체 소자의 패턴 방법 | |
| JPS6378552A (ja) | スル−ホ−ルの形成方法 | |
| JPH0286130A (ja) | 半導体装置の製造方法 | |
| JPS60154539A (ja) | アルミ配線の形成方法 | |
| JPH0348424A (ja) | 半導体装置の製造方法 | |
| JPH0729886A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPS6336547A (ja) | 半導体装置の製造方法 |