JPH04219932A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04219932A JPH04219932A JP41206290A JP41206290A JPH04219932A JP H04219932 A JPH04219932 A JP H04219932A JP 41206290 A JP41206290 A JP 41206290A JP 41206290 A JP41206290 A JP 41206290A JP H04219932 A JPH04219932 A JP H04219932A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- etching
- interlayer insulating
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000011229 interlayer Substances 0.000 claims abstract description 24
- 238000001312 dry etching Methods 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 19
- 238000001039 wet etching Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 15
- 239000010410 layer Substances 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 abstract description 14
- 239000002184 metal Substances 0.000 abstract description 14
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 13
- 239000011521 glass Substances 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置を製
造する方法に関し、特にメタル配線を形成するために層
間絶縁膜にコンタクトホールなどのホールを形成する工
程に特徴をもつ半導体装置の製造方法に関するものであ
る。
造する方法に関し、特にメタル配線を形成するために層
間絶縁膜にコンタクトホールなどのホールを形成する工
程に特徴をもつ半導体装置の製造方法に関するものであ
る。
【０００２】
【従来の技術】ＭＯＳトランジスタなどの素子が形成さ
れた半導体基板に到達するコンタクトホールを層間絶縁
膜に形成する工程で、異方性ドライエッチング法のみで
コンタクトホールを形成すると、そのコンタクトホール
は垂直方向に形成されて急峻なエッヂをもつホールとな
る。そのようなホールにメタル層を形成して配線を形成
すれば、ホールのエッヂ部でのメタルカバレッジが悪く
なって断線が生じ、配線の信頼性が低下する。
れた半導体基板に到達するコンタクトホールを層間絶縁
膜に形成する工程で、異方性ドライエッチング法のみで
コンタクトホールを形成すると、そのコンタクトホール
は垂直方向に形成されて急峻なエッヂをもつホールとな
る。そのようなホールにメタル層を形成して配線を形成
すれば、ホールのエッヂ部でのメタルカバレッジが悪く
なって断線が生じ、配線の信頼性が低下する。
【０００３】そのため、ホールの断面形状をテーパー状
にするようなホール形成方法が行なわれている。ホール
の断面をテーパー状にする技術としては、ウエットエッ
チングと異方性ドライエッチングを組み合わせる方法、
等方性ドライエッチングと異性的ドライエッチングを組
み合わせる方法の他に、エッチングガスとして膜堆積用
のガスを用いて異方性ドライエッチングを行なう方法が
ある。本発明は等方性ドライエッチングと異方性ドライ
エッチングを組み合わせてホールの断面にテーパー形状
を設ける方法の改良に関するものである。
にするようなホール形成方法が行なわれている。ホール
の断面をテーパー状にする技術としては、ウエットエッ
チングと異方性ドライエッチングを組み合わせる方法、
等方性ドライエッチングと異性的ドライエッチングを組
み合わせる方法の他に、エッチングガスとして膜堆積用
のガスを用いて異方性ドライエッチングを行なう方法が
ある。本発明は等方性ドライエッチングと異方性ドライ
エッチングを組み合わせてホールの断面にテーパー形状
を設ける方法の改良に関するものである。
【０００４】
【発明が解決しようとする課題】従来の方法によりウエ
ットエッチング又は等方性ドライエッチングにより層間
絶縁膜の一部をエッチングし、その後異方性ドライエッ
チングにより下地に到達するホールを形成した場合、そ
の断面形状は図２に示されるようなものとなる。図２で
、２は例えばシリコン基板、４は層間絶縁膜であるシリ
コン酸化膜、６はメタル配線であり、このテーパー形状
をもった所謂ワインカップ形状のコンタクトホールでは
、Ａ点やＢ点でやはりホール断面のエッヂが急峻になっ
ており、それらの部分でメタルカバレッジが悪くなって
信頼性上問題が生じる。本発明は、図２に示されるよう
な断面形状のホールにおいて、Ａ点で示されるホールエ
ッヂのメタルカバレッジを向上させる方法を提供するこ
とを目的とするものである。
ットエッチング又は等方性ドライエッチングにより層間
絶縁膜の一部をエッチングし、その後異方性ドライエッ
チングにより下地に到達するホールを形成した場合、そ
の断面形状は図２に示されるようなものとなる。図２で
、２は例えばシリコン基板、４は層間絶縁膜であるシリ
コン酸化膜、６はメタル配線であり、このテーパー形状
をもった所謂ワインカップ形状のコンタクトホールでは
、Ａ点やＢ点でやはりホール断面のエッヂが急峻になっ
ており、それらの部分でメタルカバレッジが悪くなって
信頼性上問題が生じる。本発明は、図２に示されるよう
な断面形状のホールにおいて、Ａ点で示されるホールエ
ッヂのメタルカバレッジを向上させる方法を提供するこ
とを目的とするものである。
【０００５】
【課題を解決するための手段】本発明は、次の工程（Ａ
）から（Ｆ）により絶縁膜にホールを形成する。 （Ａ）下地上に、最上層絶縁膜がウエットエッチングに
対して下層絶縁膜よりもエッチング速度を大きくするこ
とのできる絶縁膜である多層構造の層間絶縁膜を形成す
る工程、（Ｂ）前記層間絶縁膜上にレジスト層を形成し
、写真製版によりホール部に開口を有するパターンにパ
ターン化を施す工程、（Ｃ）前記レジストパターンをマ
スクとして前記層間絶縁膜の最上層絶縁膜から下層絶縁
膜の一部に及ぶ深さに等方性ドライエッチングを施す工
程、（Ｄ）前記レジストパターンをマスクとして前記層
間絶縁膜に前記下地に到達する深さの異方性ドライエッ
チングを施す工程、（Ｅ）前記レジストパターンをマス
クとして前記層間絶縁膜の最上層絶縁膜の方が下層絶縁
膜よりもエッチング速度が大きくなる条件で前記層間絶
縁膜にウエットエッチングを施す工程、（Ｆ）前記レジ
ストパターンを除去する工程。
）から（Ｆ）により絶縁膜にホールを形成する。 （Ａ）下地上に、最上層絶縁膜がウエットエッチングに
対して下層絶縁膜よりもエッチング速度を大きくするこ
とのできる絶縁膜である多層構造の層間絶縁膜を形成す
る工程、（Ｂ）前記層間絶縁膜上にレジスト層を形成し
、写真製版によりホール部に開口を有するパターンにパ
ターン化を施す工程、（Ｃ）前記レジストパターンをマ
スクとして前記層間絶縁膜の最上層絶縁膜から下層絶縁
膜の一部に及ぶ深さに等方性ドライエッチングを施す工
程、（Ｄ）前記レジストパターンをマスクとして前記層
間絶縁膜に前記下地に到達する深さの異方性ドライエッ
チングを施す工程、（Ｅ）前記レジストパターンをマス
クとして前記層間絶縁膜の最上層絶縁膜の方が下層絶縁
膜よりもエッチング速度が大きくなる条件で前記層間絶
縁膜にウエットエッチングを施す工程、（Ｆ）前記レジ
ストパターンを除去する工程。
【０００６】
【作用】層間絶縁膜が多層構造をしており、ウエットエ
ッチング工程で最上層絶縁膜のエッチング速度を下層絶
縁膜のエッチング速度よりも大きくすることにより、ウ
エットエッチング後のホールのエッヂは下層絶縁膜のホ
ールのエッヂと最上層絶縁膜のホールのエッヂからなる
２段階エッヂとなり、ホールのエッヂ形状が緩やかとな
る。
ッチング工程で最上層絶縁膜のエッチング速度を下層絶
縁膜のエッチング速度よりも大きくすることにより、ウ
エットエッチング後のホールのエッヂは下層絶縁膜のホ
ールのエッヂと最上層絶縁膜のホールのエッヂからなる
２段階エッヂとなり、ホールのエッヂ形状が緩やかとな
る。
【０００７】
【実施例】図１に一実施例においてコンタクトホールを
形成し、メタル配線を形成するまでの工程を示す。 （Ａ）ＭＯＳトランジスタやバイポーラトランジスタ、
その他の半導体素子が形成されたシリコン基板１０上に
下層絶縁膜１２としてボロンを４重量％、リンを４重量
％含むＢＰＳＧ膜を約８０００Åの厚さに堆積し、窒素
雰囲気中で９００℃、３０分間熱処理を施してリフロー
させる。下層絶縁膜１２上にＳＯＧ（スピン・オン・ガ
ラス）膜１４を塗布し、窒素雰囲気中で８００℃、３０
分間熱処理を施して厚さ約２０００Åの上層絶縁膜を形
成する。
形成し、メタル配線を形成するまでの工程を示す。 （Ａ）ＭＯＳトランジスタやバイポーラトランジスタ、
その他の半導体素子が形成されたシリコン基板１０上に
下層絶縁膜１２としてボロンを４重量％、リンを４重量
％含むＢＰＳＧ膜を約８０００Åの厚さに堆積し、窒素
雰囲気中で９００℃、３０分間熱処理を施してリフロー
させる。下層絶縁膜１２上にＳＯＧ（スピン・オン・ガ
ラス）膜１４を塗布し、窒素雰囲気中で８００℃、３０
分間熱処理を施して厚さ約２０００Åの上層絶縁膜を形
成する。
【０００８】（Ｂ）ＳＯＧ膜１４上にレジスト膜を塗布
し、写真製版により露光と現像を行なって厚さが約１μ
ｍのレジストパターン１６を形成する。このレジストパ
ターン１６はコンタクトホールを形成する領域に開口を
有するパターンである。レジストパターン１６を窒素雰
囲気中、１５０℃で３０分間熱処理する。
し、写真製版により露光と現像を行なって厚さが約１μ
ｍのレジストパターン１６を形成する。このレジストパ
ターン１６はコンタクトホールを形成する領域に開口を
有するパターンである。レジストパターン１６を窒素雰
囲気中、１５０℃で３０分間熱処理する。
【０００９】（Ｃ）レジストパターン１６をマスクとし
てＳＯＧ膜１４とＢＰＳＧ膜１２に等方性ドライエッチ
ングを施す。このドライエッチングではＳＯＧ膜１４の
表面から約３０００Åの深さまでエッチングし、ＳＯＧ
膜１４を通過してＢＰＳＧ膜１２の一部に到達する深さ
の凹部１８が形成される。この等方性ドライエッチング
の条件は、例えば圧力が１．０Ｔｏｒｒ、マイクロ波出
力５００Ｗ、エッチングガスはＳＣＣＭ（１分間当たり
の標準状態での流量ｃｃ）でＣＦ４／Ｏ２＝３００／１
００である。このドライエッチング条件では、ＳＯＧ膜
１４とＢＰＳＧ膜１２にエッチング速度の差はほとんど
現われない。
てＳＯＧ膜１４とＢＰＳＧ膜１２に等方性ドライエッチ
ングを施す。このドライエッチングではＳＯＧ膜１４の
表面から約３０００Åの深さまでエッチングし、ＳＯＧ
膜１４を通過してＢＰＳＧ膜１２の一部に到達する深さ
の凹部１８が形成される。この等方性ドライエッチング
の条件は、例えば圧力が１．０Ｔｏｒｒ、マイクロ波出
力５００Ｗ、エッチングガスはＳＣＣＭ（１分間当たり
の標準状態での流量ｃｃ）でＣＦ４／Ｏ２＝３００／１
００である。このドライエッチング条件では、ＳＯＧ膜
１４とＢＰＳＧ膜１２にエッチング速度の差はほとんど
現われない。
【００１０】（Ｄ）レジストパターン１６をマスクとし
て異方性ドライエッチングを施す。このときの異方性ド
ライエッチングではＢＰＳＧ膜１２を通過して下地のシ
リコン基板１０が露出するまで行なう。この異方性ドラ
イエッチングの条件は、例えば圧力１．５Ｔｏｒｒ、Ｒ
Ｆパワー５００Ｗ、エッチングガスＣＦ４／ＣＨＦ３／
Ａｒ＝６０／２０／４００（ＳＣＣＭ）である。
て異方性ドライエッチングを施す。このときの異方性ド
ライエッチングではＢＰＳＧ膜１２を通過して下地のシ
リコン基板１０が露出するまで行なう。この異方性ドラ
イエッチングの条件は、例えば圧力１．５Ｔｏｒｒ、Ｒ
Ｆパワー５００Ｗ、エッチングガスＣＦ４／ＣＨＦ３／
Ａｒ＝６０／２０／４００（ＳＣＣＭ）である。
【００１１】（Ｅ）レジストパターン１６をマスクとし
てＢＰＳＧ膜１２とＳＯＧ膜１４にウエットエッチング
を施す。このときのエッチング液として例えば５００対
１のＢＨＦ液を用い、約３０秒間エッチングする。この
ウエットエッチングではＢＰＳＧ膜１２よりもＳＯＧ膜
１４の方がエッチング速度が大きく、例えばＳＯＧ膜１
４を約２０００Å、ＢＰＳＧ膜１２を約８００Åエッチ
ングする。これによりコンタクトホール２０の上側のエ
ッヂはＢＰＳＧ膜１２のエッヂとＳＯＧ膜１４のエッヂ
の２段階となる。
てＢＰＳＧ膜１２とＳＯＧ膜１４にウエットエッチング
を施す。このときのエッチング液として例えば５００対
１のＢＨＦ液を用い、約３０秒間エッチングする。この
ウエットエッチングではＢＰＳＧ膜１２よりもＳＯＧ膜
１４の方がエッチング速度が大きく、例えばＳＯＧ膜１
４を約２０００Å、ＢＰＳＧ膜１２を約８００Åエッチ
ングする。これによりコンタクトホール２０の上側のエ
ッヂはＢＰＳＧ膜１２のエッヂとＳＯＧ膜１４のエッヂ
の２段階となる。
【００１２】（Ｆ）レジストパターン１６を除去し、メ
タル配線膜を形成する。メタル配線膜２２としては例え
ばシリコンを１％含むアルミニウムシリコン膜であり、
厚さは例えば約６０００Åである。メタル配線膜２２に
写真製版とエッチングによりパターン化を施せばメタル
配線が形成される。その後、通常の方法によりパッシベ
ーション膜を形成したり、さらに層間絶縁膜を形成して
多層配線構造とする。
タル配線膜を形成する。メタル配線膜２２としては例え
ばシリコンを１％含むアルミニウムシリコン膜であり、
厚さは例えば約６０００Åである。メタル配線膜２２に
写真製版とエッチングによりパターン化を施せばメタル
配線が形成される。その後、通常の方法によりパッシベ
ーション膜を形成したり、さらに層間絶縁膜を形成して
多層配線構造とする。
【００１３】
【発明の効果】本発明では層間絶縁膜を多層構造とし、
最上層の層間絶縁膜は等方性エッチングであるウエット
エッチングに対しては下層層間絶縁膜よりもエッチング
速度が大きくなるようにして、コンタクトホールなどの
ホールを形成するので、ホール断面形状が図１（Ｆ）に
示されるように、Ａ部分のエッヂが２段階となり、Ａ部
分でのメタルカバレッジが向上する。実施例で用いた各
層の膜厚や材質及びエッチング条件によって、平面形状
を一辺１．０μｍの正方形のコンタクトホールを形成し
た場合、従来の方法ではＡ部分でのメタルカバレッジは
、最大膜厚部分に対する最小膜厚部分の割合として表現
すると２５％であるのに対し、本発明では３５％に改善
することができた。
最上層の層間絶縁膜は等方性エッチングであるウエット
エッチングに対しては下層層間絶縁膜よりもエッチング
速度が大きくなるようにして、コンタクトホールなどの
ホールを形成するので、ホール断面形状が図１（Ｆ）に
示されるように、Ａ部分のエッヂが２段階となり、Ａ部
分でのメタルカバレッジが向上する。実施例で用いた各
層の膜厚や材質及びエッチング条件によって、平面形状
を一辺１．０μｍの正方形のコンタクトホールを形成し
た場合、従来の方法ではＡ部分でのメタルカバレッジは
、最大膜厚部分に対する最小膜厚部分の割合として表現
すると２５％であるのに対し、本発明では３５％に改善
することができた。
【図１】一実施例を示す工程断面である。
【図２】従来の方法によるコンタクトホールを示す断面
図である。
図である。
１０ シリコン基板
１２ ＢＰＳＧ膜
１４ ＳＯＧ膜
１６ レジストパターン
２０ コンタクトホール
２２ メタル層。
Claims (2)
- 【請求項１】 以下の工程（Ａ）から（Ｆ）により絶
縁膜にホールを形成する方法を含む半導体装置の製造方
法。（Ａ）下地上に、最上層絶縁膜がウエットエッチン
グに対して下層絶縁膜よりもエッチング速度を大きくす
ることのできる絶縁膜である多層構造の層間絶縁膜を形
成する工程、（Ｂ）前記層間絶縁膜上にレジスト層を形
成し、写真製版によりホール部に開口を有するパターン
にパターン化を施す工程、（Ｃ）前記レジストパターン
をマスクとして前記層間絶縁膜の最上層絶縁膜から下層
絶縁膜の一部に及ぶ深さに等方性ドライエッチングを施
す工程、（Ｄ）前記レジストパターンをマスクとして前
記層間絶縁膜に前記下地に到達する深さの異方性ドライ
エッチングを施す工程、（Ｅ）前記レジストパターンを
マスクとして前記層間絶縁膜の最上層絶縁膜の方が下層
絶縁膜よりもエッチング速度が大きくなる条件で前記層
間絶縁膜にウエットエッチングを施す工程、（Ｆ）前記
レジストパターンを除去する工程。 - 【請求項２】 前記層間絶縁膜の最上層絶縁膜がＳＯ
Ｇ膜である請求項１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41206290A JPH04219932A (ja) | 1990-12-19 | 1990-12-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41206290A JPH04219932A (ja) | 1990-12-19 | 1990-12-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04219932A true JPH04219932A (ja) | 1992-08-11 |
Family
ID=18520951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP41206290A Pending JPH04219932A (ja) | 1990-12-19 | 1990-12-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04219932A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019093015A1 (ja) * | 2017-11-13 | 2019-05-16 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
-
1990
- 1990-12-19 JP JP41206290A patent/JPH04219932A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019093015A1 (ja) * | 2017-11-13 | 2019-05-16 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| US11171042B2 (en) | 2017-11-13 | 2021-11-09 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| US11574840B2 (en) | 2017-11-13 | 2023-02-07 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60502179A (ja) | 金属層を相互接続する方法 | |
| JPH0573338B2 (ja) | ||
| JPS58182833A (ja) | 集積回路の平面化方法 | |
| US4666553A (en) | Method for planarizing multilayer semiconductor devices | |
| US5393709A (en) | Method of making stress released VLSI structure by the formation of porous intermetal layer | |
| JPH0563940B2 (ja) | ||
| JPH06318578A (ja) | 半導体素子のコンタクトホール形成方法 | |
| JP2001185551A (ja) | 半導体装置の構造及び製造方法 | |
| JPH04219932A (ja) | 半導体装置の製造方法 | |
| JPH0329298B2 (ja) | ||
| JPS586306B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| JPS59125629A (ja) | 平担化方法 | |
| KR0144912B1 (ko) | 반도체장치의 콘택홀 형성방법 | |
| KR960002077B1 (ko) | 반도체 소자 제조방법 | |
| JPS63269535A (ja) | 半導体素子表面の平坦化法 | |
| JP3350156B2 (ja) | 半導体装置の製造方法 | |
| JPH01307242A (ja) | 半導体装置の製造方法 | |
| KR100338091B1 (ko) | 반도체소자제조방법 | |
| JPH0265256A (ja) | 半導体装置の製造方法 | |
| JPH04345054A (ja) | 半導体装置及びその製造方法 | |
| JP2877151B2 (ja) | 半導体装置の製造方法 | |
| JPH0555164A (ja) | 半導体装置の製造方法 | |
| JPH0497523A (ja) | 半導体装置の製造方法 | |
| JPS61161721A (ja) | 表面平坦化法 | |
| JPH03198365A (ja) | 半導体装置の製造方法 |