KR0144912B1 - 반도체장치의 콘택홀 형성방법 - Google Patents
반도체장치의 콘택홀 형성방법Info
- Publication number
- KR0144912B1 KR0144912B1 KR1019950004382A KR19950004382A KR0144912B1 KR 0144912 B1 KR0144912 B1 KR 0144912B1 KR 1019950004382 A KR1019950004382 A KR 1019950004382A KR 19950004382 A KR19950004382 A KR 19950004382A KR 0144912 B1 KR0144912 B1 KR 0144912B1
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- insulating film
- forming
- surface treatment
- plasma surface
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 21
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 19
- 239000001301 oxygen Substances 0.000 claims abstract description 19
- 238000004381 surface treatment Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000000206 photolithography Methods 0.000 claims abstract description 3
- 239000000463 material Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 9
- 239000005360 phosphosilicate glass Substances 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 238000000151 deposition Methods 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 7
- 239000010410 layer Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
신규한 반도체장치의 콘택홀 형성방법이 개시되어 있다. 반도체기판상에 절연막을 형성한 후, 상기 절연막이 형성된 결과물에 산소(O2) 플라즈마 표면 처리를 실시한다. 사진식각 공정으로 상기 절연막에 콘택홀을 형성한다. 절연막과 포토레지스트와의 접착력을 강화시켜서, 콘택홀의 높이를 증가시키지 않으면서 균일한 콘택홀 프로파일을 얻을 수 있다.
Description
제1도는 종래방법에 의한 반도체장치의 콘택홀 형성방법을 설명하기 위한 단면도.
제2a도 내지 제2c도는 본 발명에 의한 반도체장치의 콘택홀 형성방법을 설명하기 위한 단면도들.
제3도는 산소 플라즈마 표면 처리를 하지 않은 콘택홀 모양을 나타내는 SEM 사진들.
제4도는 산소 플라즈마 표면 처리를 한 후의 콘택홀 모양을 나타내는 SEM 사진들.
*도면의 주요부분에 대한 부호의 설명
10:반도체기판 20:절연막
30:포토레지스트 패턴 50:산소 플라즈마
60:콘택홀
본 발명은 반도체장치의 콘택홀 형성방법에 관한 것으로, 특히 균일한 콘택홀 프로파일을 얻을 수 있는 반도체장치의 콘택홀 형성방법에 관한 것이다.
반도체장치의 집적도가 증가함에 따라 단위소자의 크기가 급격히 작아져서 소자간을 연결시키는 콘택홀의 크기는 감소되고, 층간절연막의 두께가 증가하여 콘택홀의 높이가 상당히 증가하게 되었다. 그 결과, 콘택홀의 어스펙트비(aspect ratio)가 증가하여 금속배선의 증착시 단차도포성(step coverage)이 불량해지는 문제가 발생하고 있다.
따라서, 콘택홀의 크기가 작아지거나 높이가 증가된 구조에서 금속을 매몰시키는 다양한 방법들이 검토되고 있으며, 그 중에서도 콘택홀의 프로파일(profile)을 개선하여 금속 증착시 단차 도포성을 향상시키는 방법이 대표적으로 사용되고 있다. 이러한 공정의 한 예로서 경사(sloped) 콘택홀 식각공정을 들 수 있는데, 제1도를 참조하여 그 제조방법을 설명하고자 한다.
제1도를 참조하면, 반도체기판(10) 상에 절연물질, 예컨대 도핑된 실리콘-산화물계 물질을 증착하여 절연막(20)을 형성한 후, 사진공정으로 포토레지스트 패턴(30)을 상기 절연막(20) 상에 형성한다. 이어서, 상기 포토레지스트 패턴(30)을 식각마스크로 사용하여 상기 절연막(20)을 습식 화학물질(wet chemical)로 동방성 식각을 실시한 다음, 건식(dry)방법으로 이방성 식각을 실시하여 콘택홀(60)을 형성한다.
그러나, 상술한 종래방법에 의하면, 반도체장치의 집적도가 더욱 증가함에 따라 콘택홀의 크기 뿐만 아니라 콘택홀과 콘택홀 간의 간격이 작아지게 되어, 습식 화학물질로 진행되는 등방성 식각공정에서 포토레지스트 패턴과 절연막과의 계면 부위에서 접착력 불량으로 인해 습식 화학물질이 측면 방향으로 확산되면서 인접한 콘택홀의 습식식각 영역과 중첩되게 된다. 따라서, 인접한 콘택홀과의 거리가 아주 작거나 사방에 콘택홀이 존재할 경우에는, 포토레지스트 패턴이 절연막에서 떨어지는 소위, 스웰링(swelling) 현상이 발생하여 콘택홀의 모양이 변형되거나 정위치에서 벗어나게 된다(제1도 참조).
이러한 문제점을 해결하기 위하여, 도핑된 실리콘-산화물계 물질로 구성되는 절연막 상에 비도핑된 실리콘-산화물계 물질을 증착한 다음 습식식각을 실시하는 방법이 사용되고 있다. 상기한 방법에 의하면, 습식식각공정시 도핑된 실리콘-산화물계 물질보다 비도핑된 실리콘-산화물계 물질의 식각률이 작기 때문에, 절연막과 포토레지스트 패턴 사이에서 식각률을 감소시켜 테이퍼드(tapered) 콘택홀 프로파일을 얻을 수 있다.
그러나, 상기한 방법을 사용하는 경우, 비도핑 실리콘-산화물계 물질을 증착하는 공정이 추가되고, 추가로 증착된 두께만큼 콘택홀의 높이가 증가한다는 단점이 있다. 또한, 습식 식각에 대한 식각률이 서로 다른 물질들로 인해 균일한 콘택홀 프로파일을 얻기가 힘들다.
따라서, 본 발명의 목적은 상술한 종래방법의 문제점들을 해결할 수 있는 반도체장치의 콘택홀 형성방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은, 반도체기판 상에 절연막을 형성하는 단계; 상기 절연막이 형성된 결과물에 산소(O2) 플라즈마 표면 처리를 실시하는 단계; 및 사진식각 공정으로 상기 절연막에 콘택홀을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체장치의 콘택홀 형성방법을 제공한다.
상기 절연막은 도핑된 실리콘-산화물계 물질로 구성되며, 바람직하게는, PSG(Phosphosilicate glass), BPSG(borophosphosilicateglass), 및 PE-TEOS(Poasma Enhanced-Tetraethylorthosilicate) 군에서 선택된 어느 하나로 구성된다.
상기 산소(O2) 플라즈마 표면 처리를 실시하는 단계에서 세정 공정을 병행하여 실시할 수 있다. 또한, 상기 산소(O2) 플라즈마 표면 처리를 실시하는 단계 전에 고온 열처리를 실시하는 단계를 더 구비할 수 있다.
상기 콘택홀을 형성하는 단계는, 상기 산소 플라즈마 표면 처리가 실시된 결과물 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 마스크로 사용하여 상기 절연막을 습식 방법으로 등방성 식각하는 단계; 및 상기 등방성 식각후 연속하여 상기 절연막을 건식 방법으로 이방성 식각하는 단계로 이루어진다.
본 발명에 의하면, 도핑된 실리콘-산화물계 물질로 이루어진 절연막상에 산소 플라즈마 표면 처리를 실시하여 상기 절연막과 포토레지스트 사이의 접착력을 강화시킨 후 습식 식각을 진행한다. 따라서, 콘택홀의 높이를 증가시키지 않으면서 균일한 콘택홀 프로파일을 얻을 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.
제2a도 내지 제2c도는 본 발명에 의한 반도체장치의 콘택홀 형성방법을 설명하기 위한 단면도들이다.
제2a도를 참조하면, 반도체기판(10) 상에 절연물질, 예컨대 도핑된 실리콘-산화물계 물질을 증착하여 절연막(20)을 형성한다. 일반적으로, 반도체 공정에서 자주사용되는 증간절연막의 특성은 그 증측후의 평탄도에 의해 주로 평가받는다. 절연막의 증착후 평탄도가 불량할 경우 후속 공정에서 미세패턴을 형성하기가 어려우며, 특히 집적도가 증가할수록 평탄도에 대한 영향이 더욱 증가하고 있다. 최근에는, 이러한 층간절연막을 구성하는 물질로 고온산화물(High Temperature Oxide), PSG(Phosphosilicate glass), BPSG(borophosphosilicate glass), USG(Undoped Silicate glass), 및 PE-TEOS(Plasma Enhanced-Tetraethylorthosilicate) 등이 사용되고 있으나, 그 중에서도 평탄도 특성이 우수하며 비교적 사용이 용이한 BPSG가 주로 사용되고 있다. BPSG 막질은 증착후 높은 온도에서 열처리를 실시하여 우수한 평탄도를 얻을 수 있다는 장점이 있다. 그러나, 이러한 고온 열처리 공정이 진행되면서 제2a도에 도시된 바와 같이 그 표면에 생성되는 석출물(40), 예컨대 B2O3, P2O5가 과다 도핑된 불순물로 인하여, 후속의 포토레지스트 코팅후 습식식각을 진행할 때 습식 화학물질이 측면 방향으로 멀리 확산되게 된다. 따라서, 도핑된 실리콘-산화물계 물질, 바람직하게는 BPSG 막질로 절연막(20)을 형성한 후 산소(O2) 플라즈마 표면 처리를 실시하게 되면, 상기 절연막(20)의 표면 불순물 또는 표면의 도핑 농도가 감소되어 후속의 포토레지스트 코팅시 절연막(20)과 포토레지스트와의 접착력이 강화되게 된다.
제2b도를 참조하면, 상기와 같이 산소 플라즈마 표면 처리를 실시한 결과물 상에 포토레지스트를 도포한 후, 이를 노광 및 현상하여 포토레지스트 패턴(30)을 형성한다. 이어서, 상기 포토레지스트 패턴(30)을 식각마스크로 사용하여 상기 절연막(30)을 습식 화학물질로 등방성 식각한다.
제2c도를 참조하면, 상기와 같이 습식 등방성 식각을 실기한 다음, 계속해서 건식 방법으로 상기 절연막(20)을 이방성 식각함으로써 콘택홀(60)을 형성한다. 이어서, 상기 포토레지스트 패턴(30)을 제거한다.
제3도는 산소 플라즈마 표면 처리를 하지 않은 경우의 콘택홀 모양을 나타내는 SEM(Scanning Electron Microscope) 사진들이고, 제4도는 산소 플라즈마 표면 처리를 한 후의 콘택홀 모양을 나타내는 SEM 사진들이다.
제3도 및 제4도를 참조하면, 산소 플라즈마 표면 처리를 실시한 콘택홀의 프로파일이 균일하게 나타남을 알 수 있다.
이상 상술한 바와 같이 본 발명에 의한 반도체장치의 콘택홀 형성방법에 의하면, 도핑된 실리콘-산화물계 물질로 이루어진 절연막상에 산소 플라즈마 표면 처리를 실시하여 상기 절연막과 포토레지스트 사이의 접착력을 강화시킨 후 습식 식각을 진행한다. 따라서, 콘택홀의 높이를 증가시키지 않으면서 균일한 콘택홀 프로파일을 얻을 수 있다.
본 발명이 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.
Claims (6)
- 반도체기판 상에 절연막을 형성하는 단계; 상기 절연막이 형성된 결과물에 산소(O2) 플라즈마 표면 처리를 실시하는 단계; 및 사진식각 공정으로 상기 절연막에 콘택홀을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체장치의 콘택홀 형성방법.
- 제1항에 있어서, 상기 절연막은 도핑된 실리콘-산화물계 물질로 구성된 것을 특징으로 하는 반도체장치의 콘택홀 형성방법.
- 제2항에 있어서, 상기 절연막을 구성하는 물질로 PSG(Phosphosilicate glass), BPSG(borophosphosilicate glass), 및 PE-TEOS(Plasma Enhanced-Tetraethylorthosilicate) 군에서 선택된 어느 하나를 사용하는 것을 특징으로 하는 반도체장치의 콘택홀 형성방법.
- 제1항에 있어서, 상기 산소(O2) 플라즈마 표면 처리를 실시하는 단계에서 세정 공정을 병행하여 실시하는 것을 특징으로 하는 반도체장치의 콘택홀 형성방법.
- 제1항에 있어서, 상기 산소(O2) 플라즈마 표면 처리를 실시하는 단계 전에 고온 열처리를 실시하는 단계를 더 구비하는 것을 특징으로 하는 반도체장치의 콘택홀 형성방법.
- 제1항에 있어서, 상기 콘택홀을 형성하는 단계는, 상기 산소 플라즈마 표면 처리가 실시된 결과물 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 마스크로 사용하여 상기 절연막을 습식 방법으로 등방성 식각하는 단계; 및 상기 등방성 식각후 연속하여 상기 절연막을 건식 방법으로 이방성 식각하는 단계로 이루어진 것을 특징으로 하는 반도체장치의 콘택홀 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950004382A KR0144912B1 (ko) | 1995-03-03 | 1995-03-03 | 반도체장치의 콘택홀 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950004382A KR0144912B1 (ko) | 1995-03-03 | 1995-03-03 | 반도체장치의 콘택홀 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960035796A KR960035796A (ko) | 1996-10-28 |
| KR0144912B1 true KR0144912B1 (ko) | 1998-08-17 |
Family
ID=19409187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950004382A KR0144912B1 (ko) | 1995-03-03 | 1995-03-03 | 반도체장치의 콘택홀 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0144912B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100564546B1 (ko) * | 1999-04-07 | 2006-03-28 | 삼성전자주식회사 | 저유전율막 증착 설비 및 이를 이용한 반도체소자의 저유전율막증착 방법 |
| KR100723465B1 (ko) * | 2000-12-29 | 2007-05-30 | 삼성전자주식회사 | 다마신 공정을 이용한 반도체 소자의 배선층 형성방법 |
-
1995
- 1995-03-03 KR KR1019950004382A patent/KR0144912B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100564546B1 (ko) * | 1999-04-07 | 2006-03-28 | 삼성전자주식회사 | 저유전율막 증착 설비 및 이를 이용한 반도체소자의 저유전율막증착 방법 |
| KR100723465B1 (ko) * | 2000-12-29 | 2007-05-30 | 삼성전자주식회사 | 다마신 공정을 이용한 반도체 소자의 배선층 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960035796A (ko) | 1996-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920001036B1 (ko) | 높이가 고르지 않은 기판상에서 금속필라를 평탄화시키는 방법 | |
| US5578531A (en) | Method for manufacturing semiconductor device | |
| JPH09205145A (ja) | 集積回路及びその製造方法 | |
| JP3507271B2 (ja) | 半導体素子の開口部の形成方法と半導体素子の製造方法 | |
| US6278189B1 (en) | High density integrated circuits using tapered and self-aligned contacts | |
| US6211557B1 (en) | Contact structure using taper contact etching and polycide step | |
| KR0144912B1 (ko) | 반도체장치의 콘택홀 형성방법 | |
| US6345399B1 (en) | Hard mask process to prevent surface roughness for selective dielectric etching | |
| KR0151048B1 (ko) | 반도체 장치의 접촉창 형성방법 | |
| KR100242434B1 (ko) | 반도체 장치의 콘택 형성방법 | |
| KR100336839B1 (ko) | 소자간 콘택 형성 방법 | |
| JP3033839B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
| JP3350156B2 (ja) | 半導体装置の製造方法 | |
| US6284645B1 (en) | Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process | |
| KR100571406B1 (ko) | 반도체 소자의 금속배선 제조 방법 | |
| KR0154766B1 (ko) | 반도체장치의 접촉창 형성방법 | |
| TW389983B (en) | Improvement of isolation spacing between a self-aligned contacts and gate | |
| KR20000043904A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR100235960B1 (ko) | 반도체소자의 도전 라인 형성방법 | |
| JP3077752B2 (ja) | 半導体装置の製造方法 | |
| KR100365745B1 (ko) | 반도체장치의콘택홀형성방법 | |
| KR100338091B1 (ko) | 반도체소자제조방법 | |
| KR100275116B1 (ko) | 반도체소자의커패시터형성방법 | |
| KR100281101B1 (ko) | 반도체장치 제조방법 | |
| KR100280515B1 (ko) | 고집적 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100413 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |