JPS59125629A - 平担化方法 - Google Patents

平担化方法

Info

Publication number
JPS59125629A
JPS59125629A JP31583A JP31583A JPS59125629A JP S59125629 A JPS59125629 A JP S59125629A JP 31583 A JP31583 A JP 31583A JP 31583 A JP31583 A JP 31583A JP S59125629 A JPS59125629 A JP S59125629A
Authority
JP
Japan
Prior art keywords
etching
film
wiring
stepped difference
photo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31583A
Other languages
English (en)
Inventor
Shuji Asai
浅井 周二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP31583A priority Critical patent/JPS59125629A/ja
Publication of JPS59125629A publication Critical patent/JPS59125629A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は凹凸のある表面をドライエツチングを用いて平
坦化する方法に関するものである。
44:積回路において多層配線を形成するには、段差部
における断線や短絡をなくすだめにj層間絶縁膜を平滑
化する必要がある。ポリシリコン配線においてはリンを
含むPSG膜を形成し約1.000’Cの温歴でPSG
膜を軟化して流動させ平〆化1−るPSGフロー法があ
る。しかし、ポリシリコン(徒配線抵抗率が高いために
アルミニウム配線を用いようとすると、アルミニウムは
1000℃まで而JえないためにPSGフロー法7用い
ることはできない。
そこで、ドライエツチングによる層間rAi1.ax 
Il’zjの平坦化法が提案されている。アルミニウム
配線を形成し層間絶縁側としてプラズマ蒙化膜で$イ(
シた後、有機樹脂液を厚く塗布して乾燥すると側産膜の
表面が平坦になることケ利用して((I(JItT膜と
層間絶縁膜のエツチング速度がは(了等しくなるエツチ
ング条件で樹脂膜がなくなるまでドライエツチングし、
樹11?r膜表向の平坦性をj膏間杷縁jIIΔに転写
する方法である。ここで使用きれるイM’ 機4i’i
 Iff (としてはホトレジストやポリイミドなどを
用い、ドライエツチング方法としては円筒型プラズマエ
ツチング(プラズマエツチング)、平行゛屯極型すアク
ティブイオンエ、チング(RI E) 、イオンミリン
グなどがある。プラズマエツチング、R,IEではCF
4に加える02量を変えることにより和j脂11>’i
と層間絶縁膜のエツチング速度を等しくすることができ
、イオンミリングでばArイオンの入射角を変えること
によりエツチング速度を調整う“ることかできる。
例えば、J’/4さ10μmのアルミニウム配線を厚さ
15μ■】のプラズマ窒化膜で覆うと表面には配軟の1
0μローの凹凸があり、これにホトレジストAZ1.3
00(シプレー社商品名)を沖、さ3,0μm塗布する
と段差I″i0.3μmになり、l’[EでCF4に3
0係容イノIの02を加えてエツチング速度をほぼ等し
くシ、約30分間エツチングするとボトレジス)Mが全
部なくなりホトレジスト膜の平坦性がプラズマ窒化膜に
転写され、段差が04μmになり側面が斜めになる。
しかしながらこのような従来方法においては、(υ・[
脂114を淳くするほど段差は小さくなって平用になる
が、ノツい樹脂膜をエツチングするのに時間が龜 かかり、ウェハ枝数などによりエツチング速度がV:V
らつくために、エツチング時間を一定とすると、エツチ
ングされすぎてアルミニウム配線が蕗出してしまったり
、十ケ(脂膜が残っていたりする。このため、実除の生
産には再現性が悪くて利用できなかった。
本発明の目的は前記のよう々間四点に鑑がみてなされた
ものであり、エツチング時間を短紬シ2、かつ再現性の
よいドライエツナング−1?J旦化方法を提供すること
にある。
本発明は、平坦化芙験を繰返す結果から見い出されたも
のである。ホトレジスト膜をI¥ < 塗布り。
なくても段差と同程度の厚さに塗布し、尚い温1めで加
熱してホトレジストを軟化させて流すことによシ表向を
滑らかにし、平行・山部クツなりトライエツチング(几
■c)で02を力[JえずにCF4だけで)゛ラズマ9
化膜のエツチング速度を迂<シてエッf−ングすること
により、ホトレジストJIG’を厚く塗布17た場合と
ほぼ同程度の段差が得られたことによる。すなわち、I
帝j1(1膜段差上のわキ月hj臣および層間11’z
’!段差分寸でをエツチングする時間と、層間j19底
inl上の樹脂膜がエツチングされる寸での1.′l′
間とが等しくなるようなエツチング時間にするか、もし
くけ、層間111;〜のエツチング選択比をさらに上け
て段差部たけがエツチングされた時にエツチングを停止
するようにずれIl、 、層間)摸を平坦にすることが
できる。
つ甘り、本発明はイηIII旨膜を段赤上が薄、くなる
ように形成し、ドライエツチングによシ段差上の松脂+
rりかなくなると、層間膜底面上に残った樹B′ft膜
をマスクとして段差部を選択的にエツチングして除去し
ようというものでめる。
以下、本発明についての実施例を図U11を用いて説明
する。第1図〜第5図が本発明の一爽施例を説明するだ
めの図である。第1図のように表面が酸化膜(SiO2
)で覆われたシリコン基板上1の上に、高さ1.0μm
1幅2.0μmのアルミニウム配線2を形成し、プラズ
マ窒化膜3を1.5μm成長してアルミニウム配線2を
覆い、第2図のようにホトレジスト膜4としてAZ13
00(シプレー社商品名)を厚さ10μm塗布して乾燥
し、第31スのように窒素雰囲気中で180”C: 3
0分加熱し、ホトレジスト11外4を軟化流動させて滑
らかにし、第4図のように平行’Fb+ 極型ドライエ
ツチング(R丁1弓)でCF4カスを用いてエツチング
し、第5図のようにホトレジスト膜4がなくなったとこ
ろでエツチングを停止するとプラズマ蓋化力い3の表面
ば平坦化されており、第6図のように全面を再度プラズ
マ窒化膜5で0.3μmmい、第2局のアルミニウム配
線6を形成することができる。この場合、加熱して軟化
後の段差は04μmである。プラズマ窒化膜とホトレジ
ストのエツチング選択比はほぼ15:1であυ、18分
間エツチングするとホトレジストIt+;:?がなくな
る。そして、平坦化後のプラズマ窒化膜の段差は03μ
mであり、平坦化前の1.0μmK較べて3分の1にな
り、形状も清めらかな山状になっている。
エツチング選択比d:、エツチングガスのCF4に02
もしくは14□を加えることにより調整することかで’
?aる。ホトレジスト膜のエツチング速度t−11,0
2を加えると上がり、■−12を加えると下がる。しか
し、窒化膜(Si3N4)や酸化膜(Si02)などの
層間AII已h?膜は数十チの02やH2では(付とん
ど変化しないため、02やH2の混合比を変えてホトレ
ジスト膜のエツチング速度を変えることにより工、チン
グ選択比を変化きせることかできる。
ここに示した実施例においてフラスマ5v化11ケの代
わりに【1ン化I戻(S i O□)を用いた場合、プ
ラズマ窒化1便に較べてエツチング速度が小さいため、
CF4に10%の112を加えてホトレジスト膜のエツ
チング速度を遅くすることにより、窒化膜に近い結果を
イ4jることかできた。ただし、酸化膜の場合、酸化膜
が露出し始めると酸素が分解して発生するため、段差境
界脇のホトレジスト膜のエツチング速度がすこし速くな
り、ゆるやかなくl’、Iみが生ずることがある。
本発明は層間絶縁膜の平滑化として説明してきたが、こ
れに眠ったことはなく、凹凸のある金属面や半導体…i
であってもよい。
以上のような本発明によれば、従来と同等の平坦性が有
機樹脂膜が薄いだめに短かいエツチング時間で得られ、
しかも、エツチング速度とエツチング時間の積で4るエ
ツチング量のばらつきが小さくなり、オーバーエツチン
グや工、チング不足という問題がなくなった。
【図面の簡単な説明】
第1図〜第6図は本発明の平坦化方法と多層11[:線
の一環として説明した図である。1は糸?縁でれだ基板
、2は第1層配線、3と5は層間絶杼11!X’: N
4は有機樹脂膜、6は第2層配線である。 t)扉人弁■士 内L;き、   、゛  。 −−一・″ 第 l 図 第2回 栢3記 術4霞 第57 @6図 ろ

Claims (1)

    【特許請求の範囲】
  1. 平坦化しようとする凹凸のある表向に*機樹脂を塗布し
    、加熱して該有機樹脂膜の表面を平滑にした後、該有機
    樹脂)麻に対するエツチング速度より前に凸部表面に対
    するエツチング速度が早いドライエツチング法によシ前
    記有機制脂膜の表面および露出した前記凸部表面をエツ
    チングすることにより平坦化を行うことを特徴とする平
    坦化方法。
JP31583A 1983-01-05 1983-01-05 平担化方法 Pending JPS59125629A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31583A JPS59125629A (ja) 1983-01-05 1983-01-05 平担化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31583A JPS59125629A (ja) 1983-01-05 1983-01-05 平担化方法

Publications (1)

Publication Number Publication Date
JPS59125629A true JPS59125629A (ja) 1984-07-20

Family

ID=11470472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31583A Pending JPS59125629A (ja) 1983-01-05 1983-01-05 平担化方法

Country Status (1)

Country Link
JP (1) JPS59125629A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61113236A (ja) * 1984-11-08 1986-05-31 Matsushita Electronics Corp 半導体装置の製造方法
JPH01209727A (ja) * 1988-02-18 1989-08-23 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH01261828A (ja) * 1988-02-26 1989-10-18 Philips Gloeilampenfab:Nv 半導体デバイスの製造方法
KR100334525B1 (ko) * 1995-12-29 2002-11-04 주식회사 하이닉스반도체 반도체 소자의 평탄화 방법
CN107871813A (zh) * 2017-11-17 2018-04-03 中电科技集团重庆声光电有限公司 一种温度补偿型声表面波器件的温度补偿层平坦化方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61113236A (ja) * 1984-11-08 1986-05-31 Matsushita Electronics Corp 半導体装置の製造方法
JPH01209727A (ja) * 1988-02-18 1989-08-23 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH01261828A (ja) * 1988-02-26 1989-10-18 Philips Gloeilampenfab:Nv 半導体デバイスの製造方法
KR100334525B1 (ko) * 1995-12-29 2002-11-04 주식회사 하이닉스반도체 반도체 소자의 평탄화 방법
CN107871813A (zh) * 2017-11-17 2018-04-03 中电科技集团重庆声光电有限公司 一种温度补偿型声表面波器件的温度补偿层平坦化方法

Similar Documents

Publication Publication Date Title
US4824521A (en) Planarization of metal pillars on uneven substrates
JPS60502179A (ja) 金属層を相互接続する方法
US4661204A (en) Method for forming vertical interconnects in polyimide insulating layers
US4666553A (en) Method for planarizing multilayer semiconductor devices
JPS59125629A (ja) 平担化方法
JPH04251925A (ja) 半導体装置の製造方法
JP3047343B2 (ja) 半導体装置の製造方法
TWI660404B (zh) 半導體裝置的製造方法
JPS586306B2 (ja) ハンドウタイソウチノ セイゾウホウホウ
TWI767662B (zh) 半導體結構與其製作方法
JPH0265256A (ja) 半導体装置の製造方法
JPS5833853A (ja) 半導体装置の製造方法
JPH01230254A (ja) 平坦化方法
JPS61232636A (ja) 半導体装置の製造方法
JPS5969950A (ja) 多層配線形成方法
KR960002077B1 (ko) 반도체 소자 제조방법
JPH0582438A (ja) 半導体装置の製造方法
JPH04219932A (ja) 半導体装置の製造方法
JPS6384117A (ja) ポリイミド樹脂のエツチング方法
JPH0677182A (ja) 凹凸のある絶縁膜の平坦化方法
JPH11204532A (ja) 半導体素子の配線形成方法
JP2001023981A (ja) 半導体装置の製造方法
JPH01134930A (ja) 半導体装置の製造方法
JPS61260638A (ja) 半導体装置の製造方法
JPS6386544A (ja) 半導体装置の製造方法