JPH01261828A - 半導体デバイスの製造方法 - Google Patents

半導体デバイスの製造方法

Info

Publication number
JPH01261828A
JPH01261828A JP1040135A JP4013589A JPH01261828A JP H01261828 A JPH01261828 A JP H01261828A JP 1040135 A JP1040135 A JP 1040135A JP 4013589 A JP4013589 A JP 4013589A JP H01261828 A JPH01261828 A JP H01261828A
Authority
JP
Japan
Prior art keywords
dielectric layer
etching
resin
plasma
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1040135A
Other languages
English (en)
Other versions
JP2739228B2 (ja
Inventor
Bruin Leendert De
レーンデルト・デ・ブルイン
Josephus M F G Van Laarhoven
ヨセフス・マルティヌス・フランシスカス・ゲラルドゥス・ファン・ラールホーベン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH01261828A publication Critical patent/JPH01261828A/ja
Application granted granted Critical
Publication of JP2739228B2 publication Critical patent/JP2739228B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、シリカガラスをベースにした誘電体層によっ
て半導体素子の表面を平坦化する方法に関するもので、 一適当な処理の後実質上平坦な自由表面を得るために、
十分な厚さを有する樹脂層をデポジットし、−樹脂層を
エツチングした後に、実質上平坦な新しい誘電体層が得
られるようにプラズマエッチを行い、 エツチング処理を二種類の物質−誘電体及び樹脂−に対
し同時に行い、これらの物質の各々が他方が存在しない
場合にエッチされる時のエッチレートが等しくなる様に
フルオロカーボン化合物に対する酸素の量を関連量に対
して減少させる様にプラズマガスを供給するものである
半導体素子の技術発展により、膨大な数の素子を集積回
路内に収納すると言う集積度に対する要求が益々強くな
るのが一般的な傾向である。これらの製造中の閏表面が
平坦で無い事により問題が発生するので、表面の平坦化
処理は、集積回路の製造に於いて、特に表面が、微小な
縦方向の寸法を有する構造及び金属配線がいくつかのレ
ベルを有するコンタクト接続を使用している場合には、
今や通常の工程となっていることが知られている。
第一パラグラフで述べたような半導体素子の表面平坦化
技術は、ヨーロッパ公開特許公報第243゜273号に
より公知である。
この公報には、樹脂層の物質のみがエツチングされる予
備エツチング工程の閏、加速エツチングの条件、特にプ
ラズマガスの供給に於て酸素のかなりの量、を選択する
自由度がある点が特に示されている。ところが、樹脂層
と誘電体層の上面との界面が現れると即座に、既知の方
法に依って−様な誘電体層が−様な樹脂層より大きなレ
ートでエツチングされる様に酸素の濃度を低下させてい
る。ここでのエツチングし一トは、誘電体のみ又は樹脂
層のみのどちらかがエツチングされる別々の実験で測定
されたものである。二種類の物質が同時にエツチングさ
れる実際の方法に於いては、エッチレートの均衡はエッ
チされる誘電体層部分から発生する酸化種の放出に依っ
て得られる。つまり、プラズマによる活性化によって、
誘電体のエッチレートが実質的に変更せずに樹脂のエッ
チレートが増大する。
この既知の方法は、平坦な表面に金属接続構造を形成す
る場合に典型的に生じる様な、誘電体層の元々の表面が
二種類の高さのレベルしか持たない段差を有する場合に
ついて述べられている。このような構造に形成されてい
る誘電体層の自由表面は、一部では接続構造に対応した
突出部分を有し、他の部分では当該接続構造の外側に前
記部分よりも低い部分を有していて、しかもこれらの二
種類の表面部分の高さの差は金属配線層の厚さに等しく
なっている。
しかしながら、高さレベルが二種類以上の局所的な段差
を持つ半導体素子の表面も又平坦化することが可能であ
ることが望ましい。例えば、その様な段差は、集積度が
非常に高いMOS )ランジスタを有する回路の製造中
に生じる。この場合には非酸化領域より盛り上がってい
るフィールド酸化膜が使用され、ドープされた多結晶層
が一方でゲート電極として、他方で、特にフィールド酸
化膜上を越えて能動領域の間を接続する配線電極として
使用される。
実験によると、既知の方法は二段以上のレベルを持つ段
差には使用することが出来ないことが判った。殆どの実
験に於て、最も深い段差、つまり誘電体層の表面の最も
深い位置にある二層の閏の高さの差が、処理の終了時に
減少していることは無かった。
従って、本発明の目的は、局所的な最初の段差が複雑で
ある半導体素子の表面を満足できる程度に平坦化する事
が出来る従来技術の改良された方法を提供することにあ
る。
本発明による半導体素子の表面を平坦化する方法の特徴
は、元々の表面が二段以上のレベルの段差を有しこれら
のレベルの内の一つでメインレベルと定義されたレベル
が素子の全体面積の大部分を占めかつ両端のレベルの間
にある段差を有する誘電体層を平坦化するために、二種
類の物質を、プラズマガスの供給に関しフルオロカーボ
ン化合物に対する酸素の量を第一工程の方が第二工程の
場合よりも高い状態の二工程で同時にエッチする点と、
第一工程が中断される時点をプラズマにより発生される
CO放出ラインが急激にその強度を増大させる時点を基
に決定する点にある。
本発明のこの方法は、異なった物質−誘電体層と樹脂−
を同時にエッチする問、エツチング条件が所定の異なっ
た値に選択されている僅か二つの工程しか使用されない
ので、単純であると言う効果がある。これらの二つの工
程は樹脂のみがエッチされる予備工程の後に行われる。
この予備工程中に使用されるエッチ条件は、これらの条
件が最終的な平坦度に何の影響も与えないので自由に選
択することが出来る。従って、必要に応じて、プラズマ
・エツチング処理時間は、樹脂の予備工程の間、それ自
身公知の加速エッチを行う事によって、短縮させること
が出来る。この場合、エツチング処理には条件の異なる
三種類のシリーズが順次使用される。又、予備工程中と
いわゆる第一工程中に対し、同一のエッチ条件を使用す
ることも可能であり、この場合、エツチング処理の間に
使用される異なった条件の数は僅か二つで良いことにな
る。
誘電体層の表面が二種類以上の異なったレベルを有する
段差を持つ素子の場合には、両端のレベルの間にあって
素子の全体面積の大部分を被っている中間レベルが、実
際上級も頻繁に発生することが判明した。 「大部分」
とは全体の面積の50%以上を占める部分を意味するも
のとする。
本発明の方法は、この種の半導体素子に用いられ、プラ
ズマエツチング処理の第一工程が中断され第二エツチン
グ工程に進むために条件が変更されなければならない時
点を決めるための正確な手段を提供する。事実、第一エ
ッチング工程中プラズマによって発生される発光CO放
出ラインを観測する事によって、樹脂が誘電体層の表面
のメインレベルから除去される時点に実質上対応して強
度が急激に増大する事が判る。
第一工程は、基板の局所的な段差の特徴に応じて、処理
中COラインの強度の増大がその最大値を通過する時点
又はこの最大値から短い所定期閏後の時点のどちらかで
中断される。それ故、密接に関係した特性を有する一連
の基板の場合には、第一工程を中断しなければならない
時点は各エツチング処理の各々から再現可能な方法で決
めることが出来る。
二つの工程の各々の処理中適用されるエツチング条件を
事前に決めておくことが可能である本発明の有利な実施
例の特徴は、第一工程の間、誘電体のエッチレートを樹
脂のそれの1〜1.5倍とし、この時のこれらのレート
が二種類の物質を同時にエッチする間で、かつ、露出さ
れた各表面の面積比を誘電体層の最も突出した部分のみ
が露出したこの工程の開始点のそれに等しくさせる様に
エツチング条件を選択し、第二工程の問、誘電体のエッ
チレートを樹脂のエッチレートの1〜1.5倍とし、そ
の際のこれらのレートがこれらの物質を同時にエッチす
る間で、かつ、露出された各表面の面積比を、当該メイ
ンレベルより深い誘電体層の表面部分のみが未だ樹脂に
より被われている時のエツチング処理の最終段階の面積
比と等しくさせた状態で測定されたものである様にエツ
チング条件を変更する点である。
所定の局所的な段差について、実際上必要となる特性は
段差の当該メインレベルより突出している部分の平均容
積と窪んだ部分の平均容積とを比較する事によって決ま
る。
これらの容積が実質上等しくなる(この事は実際にはよ
く起こるが)範囲で、第一工程は、COライン放出強度
の急激な増大により示される時点で中断しこの時点から
所定時間経った後で中断する事はない。
[実施例] 次に、限定的な意味に解すべきではない例と添付の図面
によって、さらに、詳細に本発明を説明する。
第1A図は、部分的かつ線図的に示されたMOS )ラ
ンジスタを有する集積回路に関する。シリコン基板lO
は、特にトランジスタの能動領域を規定しているフィー
ルド酸化膜11の層により部分的に被われている。各ト
ランジスタは、相対的に厚く所望の形状に切断されてい
る多結晶シリコンの層から形成されている導電ゲート電
極12を有している。
非常に高い集積度を有する集積回路分野に於て知られか
つ実際に使用されているように、ゲート12は、縦方向
絶縁体スペーサ13により囲まれていて、これにより自
己整合方式でソース及びドレイン領域15上にコンタク
トが形成される。この図は、又、トランジスタのゲート
12と同時に形成される電気接続ライン16を示してい
るが、このラインはフィールド酸化膜ll上に位置して
いるので、基板IOから少なくとも部分的には絶縁され
ている。この半導体素子はシリカガラスをベースにした
相対的に厚い誘電体層20によって被われている。
この誘電体層20のデポジションについては、水平方向
でない表面も含めて表面を良好にカバーする特性を有す
る方法が使用されている。そのような方法の例としては
、大気圧でのいわゆる化学気相成長法(CVO)又は低
圧での低圧化学気相成長法(LPCVD)又は更にプラ
ズマによって活性化された化学気相成長法があげられる
。誘電体層200表面は平坦ではなく段差を有していて
、これは本発明の方法によって平坦化される。
この目的のために、素子のアセンブリ上には樹脂層21
がデポジットされる。この樹脂層は、表面の凹凸を低下
させる特性を有する事で知られていて、例えば、”HU
NT CHEMICAL”社により商品番号HPR20
4で市販されている感光樹脂等がある。−船釣に樹脂層
21は、例えば1200nmと言うように相対的に厚さ
を大きくしてデポジットされるのが望ましく、これによ
り、45秒間の紫外線照射に続いて200”Cでアニー
ル処理を行うと当該樹脂F!21の自由端22での段差
は実際上完全に除去される。第1A図は、この方法のこ
の段階での半導体素子の一部を示す。この図に於いて、
ゲート酸化層またはソース及びドレイン電極層のような
詳細部分は示されていないが、これらの点は実際上本発
明の本質的な部分ではないことに注意されたい。
誘電体層20の表面を平坦化するために、樹脂層21が
設けられた素子は、プラズマによって発生されるガス状
イオン化種の活動によって自由表面22から段階的にエ
ツチングされる。
この目的のために、基板で3.7W/cm2のパワーを
有する400に112の無線周波数の電界により活性化
されたフルオロカーボン化合物と酸素を含むガス状混合
物が使用される。
既知の方法により、エツチング処理が樹脂のみに作用し
誘電体層のどの部分も露出しない予イー工程の間、プラ
ズマに供給されるガスに高濃度の酸素を使用してエツチ
ング処理時間を短縮させることが可能となる。誘電体層
20の最も突出している部分(例えば部分23)が露出
したとき予備エツチング工程は終了するが、次の段階で
は誘電体層と樹脂の物質は実質上同じ割合でエッチされ
るようにされなければならない。
既知の方法によると、続いて、二種の物質−誘電体及び
樹脂−に対して同時にエツチング処理が継続し、この間
フルオロカーボン化合物に対する酸素の量を関連量に対
し減少させたプラズマガスが使用されているが、これに
より他方の物質が存在しない場合にこれらの物質の各々
がエッチされる量は等しくなる。しかしながら、図示さ
れている様な段差が二つ以上のレベルを有している種類
の素子の場合には、既知の方法によって誘電体層の表面
を最終的に平坦化することは不可能である。
第1A図で示される前述の実施例に於いては、誘電体層
の元々の表面は四種類のレベルを有している。レベルN
lは接続ライン16によって生じた段差に対応し、レベ
ルN2はトランジスタのゲート12によって形成された
段差に対応し、レベルN3はフィールド酸化膜層11に
より形成された段差に対応し、最後にレベルN4は半導
体基体への直接接続領域に対応している。
実際には、素子のある領域は、互いに接続されて密接に
配置された同一のセルが繰り返されている構造となって
いる。これらの領域に於いては、これらの領域の全ての
面積に対し、レベル旧からN4によって占められる面積
の比を決めることが出来る。第2図は、レベルNl、 
N2. N3及びN4を順次越えたときの、つまり誘電
体層に対する侵入の深さZの函数としての、相互に積層
された面積を示すダイアグラムである。
このダイアグラムは、第1A図の例のような素子に対応
していて、しばしば実際に生じる典型的な特徴点を有し
ている。またこれは、両端のレベル旧とN4の間に存在
するレベルうちの一つのレベルが全体の領域の大部分を
占める(この例ではレベルN3であって、この理由から
以後これを「メインレベル」と呼ぶことにする)と言う
事実に対応している。
既知の方法によって、誘電体層の平坦化された表面をメ
インレベルN3にまでもって行く事は相対的に容易であ
るが、レベルN3とレベルN4の間のレベル差によフて
生じる段差を実際上除去する事は出来ない。
本発明によると、二種類の物質を同時にエツチングする
ことは、二段の工程により行われる。プラズマガスの供
給に関し、フルオロカーボン化合物に対するr11素の
量は、第一工程の閏の方が第二工程の間よりも高い。本
発明は、又、プラズマによって形成されるCO放出ライ
ンを観測することによって第一工程を中断させる時点を
決めることも提案している。
第3図のダイアグラムは、プラズマガスの供給、特にフ
ルオロカーボン化合物に対する酸素の濃度が全工程に渡
って一定に保たれている様なエツチング処理中、時閉上
に対する482.7mmの波長でのCOラインの放出強
度の変化を任意スケールで示したものである。tsとt
lの間の時閏閏隔は、樹脂のみがエツチングされる予備
工程に対応している。
一方、時点t4を越えた部分は誘電体層が全て露出して
この物質のみがエツチングされる状態に対応している。
時点t1とt4の間で、放出強度の変化曲線は時点t3
で非常に明瞭な最大値を有する急峻な強度の増大を示す
。以下に説明されるように、時刻t3はエツチング期間
中でメインレベルN3が最早樹脂によって実質上被われ
なくなった時点に対応している。時点t1とtsは、誘
電体層の表面のレベルNlとN2を通過する時点に対応
している。レベル旧とN2で露出される面積は、全体の
面積又はメインレベルN3で露出される面積に比較して
小さいので、第3図のカーブで判るように、COライン
の放出強度の変化もヌルさいままである。
次に一連の実験が行われたが、ここでのプラズマガスの
供給条件は共通で、 テトラフルオロメタンCF4の流量= 70cm3/m
 i nアルゴンの流量= 650cm3/1Win酸
素の流量= 13cm3/lll1nプラズマの励起パ
ワー=基板に対し3.7W/cm2圧力は約185Pa
に保たれた。この条件のもとに、樹脂層部分と誘電体層
部分を同時に有する基板が、順次、所定の量(この量は
各実験毎で異なる)エッチされた。
第4図は、同一の処理に於て同時にエッチされる誘電体
層の相対的面積への函数としての樹脂VRのエッチレー
トの変化を示す。この曲線に於いて、エツチレー)VR
は相対尺度で表示され、値1.0は樹脂物質のみがエッ
チされたとき、つまり誘電体物質が存在しない場合のエ
ッチレートである。この図から判るように、樹脂のエッ
チレートは同時にエッチされる誘電体物質の表面積の函
数としてかなり変化する。同一実験の間では、誘電体層
物質に対するエッチレートは実質上一定である。これは
、誘電体層のエッチにより発生する酸素は少なくとも部
分的にプラズマに再導入させることが出来、その結果樹
脂もエツチングさせる事が出来、これにより同時処理が
可能となると言う事実に基づいている。誘電体層のエツ
チングは、主にエツチングの間に使用される弗素の量に
依存し、相対的には酸素の量に依存しない。これにより
これらの実験中誘電体物質のエッチレートが本質的に変
化しないことが説明される。
もしChの流量を52cm3/nmnに低下させ、18
cm3/mMの流量のCHF3を加え、更に酸素の流量
を18cm3/lWlに増大させると、第4図の結果と
実質的に同一の結果が得られる事に注意されたい。
第3図の実験曲線の形状は定性的に説明することが出来
る。時点Leとtlの問、つまり樹脂物質のみのエツチ
ングの問、エツチングにより発生するCOの量は反応ガ
ス中の酸素の量に比較して小さい一定値に限定される。
これに対し、時点t4、つまり誘電体層の物質のみがエ
ッチされる時点以降、単位時間当りに発生するCOの量
は供給されるプラズマガスに含まれる炭素原子の量によ
り制限されるが、酸素は供給される酸素の量に加えて誘
電体層をエッチすることによっても発生する。エツチン
グの閏メインレベルN3から樹脂が除去され、誘電体層
の表面が非常に急速に露出し、同時にエツチングによっ
て樹脂層の表面がそれに対応して減少することになる。
この二種類の物質によって占められている表面積が急速
に変化する間、短冊間に、一方ではエツチングによって
誘電体層のかなり大きな表面が相当な酸素を放出し、他
方ではエツチングによって樹脂物質のかなり大きな表面
が炭素原子を放出することが可能となる。従って、エツ
チングの間メインレベルN3から樹脂が除去される時点
で、CO放出ラインが最大強度を通過することが説明出
来る。
単純な理由付けによっても、又、半定量的にも、COラ
インの最大放出強度が得られる時点t3が、平坦な表面
の大部分からも樹脂が除去される時点に実質上対応して
いる理由を説明することが出来る。
基板表面で、コンタクト領域又はカッティングパスの様
な所定領域の表面は、段差が無く平坦である。これらの
領域では、樹脂をデポジットするのに使用される方法に
よって、最小層厚さe nowの厚さが得られる。これ
らの領域以外の短い距離で周期的に繰り返される異なっ
たレベルの段差を有する基板の領域に於いては、表面の
単位面積当りにデポジットされる樹脂の平均容積量を最
小層厚さに等しくすることも可能となろう。
el、e2、e3及びe、(第1A図参照)を誘電体層
の各レベルNl、  N2、N3、N4と垂直な方向で
の樹脂層の厚さとし、sl、s2、s3及びs4をこれ
らのレベルによって示される面積の部分の割合とすると
、S ++ 92+ ’J 3+ S a= 1となる
。これは、1”S++82”S  2+83”S 3+
em”S  4=enos   (1)と書き換えられ
る。
メインレベルN3を占める樹脂e3の厚さを得るために
この関係式は次のように書き換えることが出来る。
e 3(s It92433+34)+ (e 1〜e
 3)11s ++(e2−e3)”S2+(e4−e
3)”5a=eno*  (2)e3=enos+(e
3−e+)争s++(e:+  e2)11s2(e 
a −e 3)S a           (3)関
係式(3)は、誘電体層のメインレベルN3に垂直な樹
脂層e3の厚さが、ある程度の距離の範囲にある平坦な
領域に対し垂直である樹脂層の最小厚さe nowに等
しくなることを示している。そのある程度の距離とは、
メインレベルN3より上にある誘電体の突出部分の容積
がメインレベルN3より下にある誘電体の欠損部分の容
積と平均して等しい範囲の距離の事である。
メインレベルN3が他の面積に関し、かなりの面積S3
を占めると言う実際上しばしば生じる事を仮定すると、
メインレベルN3を占める樹脂N e 3は最小厚さe
。0.に非常に近接して維持される。従って前述の例の
場合には、関係式(3)の数値例は、e 3 ” e 
nos + 7nmとなり、e3はe nowの値に近
くなる。
従って、エツチングの間、樹脂は、段差のメインレベル
N3及び実効寸法の平坦領域から殆ど同時に除去される
。一方、これによりエツチングの間COラインの放出ピ
ークの強度が大きく増加する。
本発明は、この特性を利用して、エツチング処理の第一
段階が中断されなければならない時点を正ん確に決める
ことが出来る様にしたものである。
実際のケースのほとんどの場合、メインレベルN3に垂
直な方向での樹脂層の厚さe3と実効寸法の範囲の平坦
な領域に垂直な方向での厚さe nowとの差は非常に
小さく、無視することが出来る。次いて、エツチング処
理の第一段階はCO放出ラインの強度が急激に増加する
時点t3で中断される。
式(3)を適用することによって23 > e now
で厚さの差が無視出来ない他のケースの場合には、CO
放出ラインの放出強度が増大して短い遅延時間が経過し
た後に、エツチング処理の第一段階を中断させるのが望
ましい。この場合のd延時間は実験によって容易に決め
ることが出来る。
第一段階のエツチング工程は、高周波発生器の電源を切
ることによって中断される。次にエツチング反応炉のガ
ス供給条件が変更されるが、特に、フルオロカーボン化
合物に対する酸素の量を、次に露出される誘電体層の量
に対し、第二工程の実際の条件に於いて誘電体のエッチ
レートを樹脂層のエッチレートの1〜1.5倍となるよ
うに減少させた条件に変更させる。エツチング処理の第
二段階に対する観点により変更されたエッチ状態に応じ
て、エッチ反応炉に導入されるガスの流れは高周波電源
が切れている短期間の間に安定化される。
第1A図に記載された例の半導体素子は、次いで第1B
図に示される様な状態になる。これら二枚の図面に於て
、対応する部分には同一の参照番号が付されている。第
一工程でエッチされた誘電体層20は今や新しい自由表
面25を有し、これは実質上平坦で第1A図のメインレ
ベルN3に実際上対応している。
誘電体層20の最も深いレベルN4のみが樹脂層の残存
部分26によってなお被われている。
第5図の曲線によって、本発明の方法の第−工程及び第
二工程の間にエツチング条件をどの様に決めれば良いか
と言う点を説明する。図示されたこれらの曲線は一連の
実験によって得られたものである。その実験に於いて、
テトラフルオロメタンCFaの流量は52cIII31
分で、18cm3/分のトリフルオロメタンCHF3が
加えられていて、圧力は185Paに侃持され、プラズ
マの励起パワーは3.7W/cm2であった。第5図の
曲線30と31は、誘電体r@voのエッチレートと樹
脂VRのエッチレートの比VO/VRを、供給されたプ
ラズマガスに導入された酸素の流量の函数として示した
ものである。
曲線30は誘電体表面の7%が露出された前述のサンプ
ルと同様なサンプルに関するもので、曲線31は同様な
サンプルで誘電体表面の90%が露出している他のシリ
ーズに関するものである。第1及び2図の例により記載
されている様な型のサンプル、すなわち誘電体層が最も
突出している部分、つまり、レベルN1の部分が表面領
域の約7%を占めているサンプルに対し、第5図に示さ
れているVO/VRの比がt、tSであるエツチング処
理の第一段階では、18cm3/minの酸素の流量が
使用された。VO/VR比はlと1.5の間にあるのが
望ましい。
メインレベルN3より深い誘電体層20の表面部分のみ
がなお樹脂で被われているエツチング処理の第二工程の
間、誘電体層の露出表面領域は90%近くにあり、6c
m3/分の酸素の流量をプラズマに供給するように選択
すると、第5図に示されるようにVO/VR比は1.1
5になる。この段階でも、VO/VR比は1と1.5の
間に選ばれるのが望ましい。
エツチングの間、もしプラズマガスの供給に対しテトラ
フルオロメタンChの流量の所定部分を等量のトリフル
オロメタンCF3で置換すると、同じ結果、例えばVO
/VR= 1を得るためには酸素の流量を少し増大させ
せる必要がある。ある分量のテトラフルオロメタンをト
リフルオロメタンに加えることはエツチング処理の第二
段階の間に使用される酸素の流量を正又は0に留めてお
くのに有利である。
事実、第5図によると、第一、第二段階の各々の間、誘
電体のエッチレートを樹脂のエッチレートの1〜1.5
倍に維持するためには、第二段階の間、フルオロカーボ
ン化合物に対する酸素の量を、第一段階の間に使用され
る流量よりも減少させることが常に必要であることが判
る。
エツチング処理の第二段階は、誘電体層20の表面から
樹脂が充分除去された後に終了する。第二段階を中断さ
せなければならない時点は、通常の技術の一手段、例え
ば、正確な処理時間の使用、又は、プラズマの放出スペ
クトルラインの一本を観測すること、又は、さらに誘電
体層20の残存部分に対する光学干渉などの手段によっ
て決められる。
処理の最後に、誘電体fi20の新しい自由表面が得ら
れる。それは、第1B図で破線35によって示されてい
る。
この新しい自由表面35は、この処理が本発明に基づい
て行われると、実際上段差の無いものとなり、水平での
残存段差は大体50nm以下になる。続いて、半導体素
子の表面で相互接続の構成を形成するための処理が行わ
れ、所望のベースを与える誘電体層20の新しい自由表
面35には、相互接続層のデポジションに対し急峻な段
差が存在しない水平面が得られる。
本発明は限られた応用分野の例によって説明されたが、
当業者にとっては、本発明の範囲から外れずに変形を行
うことが出来ることは明らかであろう。特に、プラズマ
エツチングについては望ましい条件の例によって説明が
行われた。これらの条件、特に、圧力、パワー、高周波
発生器の周波数の値は、−船釣には使用される素子の型
に依存するが、大きく変更させることが出来ることも明
らかであろう。さらに、テトラフルオロメタン(CF4
)又はテトラフルオロメタン−トリフルオロメタン(C
F4−CHF3)の混合ガスの代わりに、化合物C旺3
又は一般式C,F、で表される他の関連化合物又は弗素
を大量に含む他の適当な化合物を使用することが出来る
【図面の簡単な説明】
第1A図及び18図は、各々、本発明の方法の開始時及
びそれを実施している時の素子の実施例の部分的な断面
図を線図的に示す。 第2図は、第1A図に示された素子の実施例に対応した
、増大する深さのレベルを函数とした全体の面積に対す
る誘電体層によって占められている面積のダイアグラム
を示す。 第;3図は、一定条件の下で第1A図の様な構造をエツ
チングする間にプラズマによって発生されるCO線の発
光強度の時間変化を示す。 第4図は、除去された誘電体の表面積が異なるサンプル
についての同一の処理条件での樹脂のエッチレートの変
化の曲線を示す。 第5図は、除去されている誘電体の表面積が異なる二つ
の値に対する、プラズマに供給される酸素流量の函数と
しての誘電体のエッチレートと樹脂のエッチレートの比
を示す。 10・・・シリコン基板、    11・・・フィール
ド酸化膜、12・・・導電ゲート電極、   13・・
・スペーサ、15・・・ソース及びドレイン領域、 16・・・電気接続ライン、   20・・・誘電体層
、21・・・樹脂層、 22・・・自由端、 23・・・誘電体層の最も突出した部分、25、35・
・・自由表面、 26・・・樹脂層の残存部分、 第1A図 第1B図

Claims (5)

    【特許請求の範囲】
  1. (1)一適切な処理の後実質上平坦な自由表面を得るた
    めに、十分な厚さを有する樹脂層をデポジットし、 −前記樹脂層をエッチングした後に、実質上平坦な新し
    い誘電体層が得られるようにプラズマエッチを行う、 シリカガラスをベースにした誘電体層により被われてい
    る半導体素子表面の平坦化方法であって、 前記エッチング処理を二種類の物質−誘電体及び樹脂−
    に対し同時に行う時、これらの物質の各々を他方が存在
    しない状態でエッチする時のエッチレートが等しくなる
    様にフルオロカーボン化合物に対する酸素の量を関連量
    に対して減少させる様にプラズマガスを供給する、方法
    に於て、 元々の表面が二段以上のレベルの段差を有し、これらの
    レベルの内の一つでメインレベルと定義されたレベルが
    素子の全体面積の大部分を占めかつ両端のレベルの間に
    ある段差を有する誘電体層を平坦化するために、二種類
    の物質を、プラズマガスの供給に関しフルオロカーボン
    化合物に対する酸素の量を第二工程の場合よりも第一工
    程の場合に高い状態にした二工程で同時にエッチし、か
    つ、 前記第一工程が中断される時点を前記プラズマにより発
    生されるCO放出ラインが急激にその強度を増大させる
    時点を基に決定する、 事を特徴とする半導体素子表面の平坦化方法。
  2. (2)前記第一工程の間、前記誘電体のエッチレートを
    前記樹脂のそれの1〜1.5倍とし、その際のこれらの
    レートが前記二種類の物質を同時にエッチする間で、か
    つ、露出された各表面の面積比を前記誘電体層の最も突
    出した部分のみが露出したこの工程の開始時点のそれに
    等しくさせた状態で測定されたものである様にエッチン
    グ条件を選択し、 前記第二工程の間、前記誘電体のエッチレートを前記樹
    脂のエッチレートの1〜1.5倍とし、その際のこれら
    のレートがこれらの物質を同時にエッチする間で、かつ
    、露出された各表面の面積比を、当該メインレベルより
    深い誘電体層の表面部分のみが未だ樹脂により被われて
    いる時の前記エッチング処理の最終工程の面積比と等し
    くさせた状態で測定されたものである様にエッチング条
    件を変更する、 事を特徴とする請求項(1)記載の方法。
  3. (3)当該メインレベルに関し、前記誘電体層の元々の
    表面が欠損部の平均容積に実質上等しい平均容積を有す
    る突出部を有する請求項(1)又は(2)の何れかの方
    法に於いて、前記第一工程を、前記CO放射ラインが急
    激な強度の増大を示す時点で中断させる事を特徴とする
    方法。
  4. (4)プラズマの供給ガスとして、テトラフルオロメタ
    ンCF_4とトリフルオメタンCHF_3との混合体が
    フルオロカーボン化合物として使用されることを特徴と
    する請求項(1)から(3)の何れかに記載の方法。
  5. (5)使用されるフルオロカーボン化合物がトリフルオ
    ロメタンであることを特徴とする請求項(1)から(3
    )の何れかに記載の方法。
JP1040135A 1988-02-26 1989-02-20 半導体デバイスの製造方法 Expired - Fee Related JP2739228B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8802375A FR2627902B1 (fr) 1988-02-26 1988-02-26 Procede pour aplanir la surface d'un dispositif semiconducteur
FR8802375 1988-02-26

Publications (2)

Publication Number Publication Date
JPH01261828A true JPH01261828A (ja) 1989-10-18
JP2739228B2 JP2739228B2 (ja) 1998-04-15

Family

ID=9363670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1040135A Expired - Fee Related JP2739228B2 (ja) 1988-02-26 1989-02-20 半導体デバイスの製造方法

Country Status (5)

Country Link
EP (1) EP0336461B1 (ja)
JP (1) JP2739228B2 (ja)
KR (1) KR0125763B1 (ja)
DE (1) DE68918738T2 (ja)
FR (1) FR2627902B1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3801976A1 (de) * 1988-01-23 1989-08-03 Telefunken Electronic Gmbh Verfahren zum planarisieren von halbleiteroberflaechen
JP2913918B2 (ja) * 1991-08-26 1999-06-28 日本電気株式会社 半導体装置の製造方法
US5378318A (en) * 1992-06-05 1995-01-03 Vlsi Technology, Inc. Planarization
US7175773B1 (en) 2004-06-14 2007-02-13 Carl Zeiss Laser Optics Gmbh Method for manufacturing a blazed grating, such a blazed grating and a spectrometer having such a blazed grating

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59125629A (ja) * 1983-01-05 1984-07-20 Nec Corp 平担化方法
JPS6267825A (ja) * 1985-09-20 1987-03-27 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置の表面を平坦化する方法
JPS6290934A (ja) * 1985-06-28 1987-04-25 Matsushita Electric Ind Co Ltd 平坦化エツチング方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4511430A (en) * 1984-01-30 1985-04-16 International Business Machines Corporation Control of etch rate ratio of SiO2 /photoresist for quartz planarization etch back process
US4676868A (en) * 1986-04-23 1987-06-30 Fairchild Semiconductor Corporation Method for planarizing semiconductor substrates
FR2599892B1 (fr) * 1986-06-10 1988-08-26 Schiltz Andre Procede d'aplanissement d'un substrat semiconducteur revetu d'une couche dielectrique

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59125629A (ja) * 1983-01-05 1984-07-20 Nec Corp 平担化方法
JPS6290934A (ja) * 1985-06-28 1987-04-25 Matsushita Electric Ind Co Ltd 平坦化エツチング方法
JPS6267825A (ja) * 1985-09-20 1987-03-27 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置の表面を平坦化する方法

Also Published As

Publication number Publication date
DE68918738T2 (de) 1995-04-27
JP2739228B2 (ja) 1998-04-15
DE68918738D1 (de) 1994-11-17
FR2627902A1 (fr) 1989-09-01
EP0336461A1 (fr) 1989-10-11
KR890013731A (ko) 1989-09-25
FR2627902B1 (fr) 1990-06-22
EP0336461B1 (fr) 1994-10-12
KR0125763B1 (ko) 1997-12-26

Similar Documents

Publication Publication Date Title
US6090304A (en) Methods for selective plasma etch
US7432210B2 (en) Process to open carbon based hardmask
US5013398A (en) Anisotropic etch method for a sandwich structure
US6602434B1 (en) Process for etching oxide using hexafluorobutadiene or related fluorocarbons and manifesting a wide process window
CN100423208C (zh) 等离子体蚀刻方法和蚀刻工具以及蚀刻构件的方法
WO1999016110A2 (en) Plasma process for selectively etching oxide using fluoropropane or fluoropropylene
US7635649B2 (en) Method for manufacturing semiconductor device
JPH06140396A (ja) 半導体装置とその製法
JP2988455B2 (ja) プラズマエッチング方法
KR100528685B1 (ko) 시료의 표면 가공방법
US5167762A (en) Anisotropic etch method
US6235653B1 (en) Ar-based si-rich oxynitride film for dual damascene and/or contact etch stop layer
US20040018739A1 (en) Methods for etching using building blocks
KR100743873B1 (ko) 플라즈마 처리 챔버 내에서의 에칭을 개선하기 위한 기술
JP3248072B2 (ja) 酸化膜エッチング方法
US7465672B2 (en) Method of forming etching mask
JPH01261828A (ja) 半導体デバイスの製造方法
US6828250B1 (en) Process for etching vias in organosilicate glass materials without causing RIE lag
US5908791A (en) Method of forming a polycide gate of a semiconductor device
US6348736B1 (en) In situ formation of protective layer on silsesquioxane dielectric for dual damascene process
US5509995A (en) Process for anisotropically etching semiconductor material
US20070037100A1 (en) High aspect ratio mask open without hardmask
US7268086B2 (en) Method for reducing critical dimension and semiconductor etching method
JPH04170027A (ja) ドライエッチング方法
JPH03291929A (ja) ドライエッチング方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees