DE68918738T2 - Planarisierungsverfahren der Oberflächen von Halbleiterbauelementen. - Google Patents

Planarisierungsverfahren der Oberflächen von Halbleiterbauelementen.

Info

Publication number
DE68918738T2
DE68918738T2 DE68918738T DE68918738T DE68918738T2 DE 68918738 T2 DE68918738 T2 DE 68918738T2 DE 68918738 T DE68918738 T DE 68918738T DE 68918738 T DE68918738 T DE 68918738T DE 68918738 T2 DE68918738 T2 DE 68918738T2
Authority
DE
Germany
Prior art keywords
etching
dielectric layer
resist
dielectric
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68918738T
Other languages
English (en)
Other versions
DE68918738D1 (de
Inventor
Bruin Leendert De
Laarhoven Josephus Van
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Application granted granted Critical
Publication of DE68918738D1 publication Critical patent/DE68918738D1/de
Publication of DE68918738T2 publication Critical patent/DE68918738T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Planarisierung der Oberfläche einer mit einer dielektrischen Schicht auf Quarzglasbasis bedeckten Halbleiteranordnung, bestehend aus:
  • - einer Aufbringung einer Lackschicht mit ausreichender Dicke, um eine freie, nach geeigneter Behandlung im wesentlichen plane Oberfläche zu erhalten,
  • - einer Durchführung einer schrittweisen Plasmaätzung zum Erhalt einer neuen, freien, im wesentlichen planen Oberfläche der dielektrischen Schicht nach Wegätzung der Lackschicht.
  • Bei der technischen Entwicklung von Halbleiteranordnungen zeigt sich eine allgemeine Tendenz zu stets höherer Integration einer großen Anzahl Komponenten in monolithischen Schaltungen. Es ist bekannt, daß bei ihrem Herstellungsprozeß durch eine mangelhafte Planheit der Oberfläche beträchtliche Schwierigkeiten hervorgerufen werden, so daß die zur Nivellierung der Oberfläche notwendigen Operationen heute Teil des normalen Herstellungsprozesses von integrierten Schaltungen sind, vor allem, wenn es sich um Strukturen mit sehr kleinen lateralen Abmessungen und Kontaktierungen mit mehreren Metallisierungsebenen handelt.
  • Ein Verfahren der eingangs genannten Art zur Planarisierung der Oberfläche einer Halbleiteranordnung ist aus dem Dokument EP-A-0 243 273 bekannt. In diesem Dokument wird vor allem gezeigt, daß bei einem die Ätzung einleitenden Schritt, bei dem nur das Lackschichtmaterial weggeätzt wird, die Bedingungen einer beschleunigten Ätzung und vor allem eine beträchtliche Sauerstoffkonzentration im Plasmaversorgungsgas frei gewählt werden können. Sobald jedoch die Grenzfläche zwischen der Lackschicht und der Oberkante der dielektrischen Schicht erreicht ist, ist bei dem bekannten Verfahren vorgesehen, dann eine reduzierte Sauerstoffkonzentration zu verwenden, so daß unter diesen Bedingungen eine homogene dielektrische Schicht mit einer höheren Ätzrate als eine homogene Lackschicht weggeätzt werden würde. Die genannten Ätzraten sind die, die in Einzelversuchen beobachtet wurden, bei denen entweder nur die dielektrische Schicht oder nur die Lackschicht geätzt wurde. Bei dem praktischen Verfahren, bei dem die beiden Materialien gleichzeitig geätzt werden, stellt sich ein Ausgleich der Ätzraten ein, der auf die Freisetzung verschiedener Oxidantien aus Teilen der geätzten dielektrischen Schicht zurückgeführt werden kann, die, vom Plasma aktiviert, zur Erhöhung der Ätzrate des Lacks beitragen, ohne die Ätzrate der dielektrischen Schicht wesentlich zu verändern.
  • Das bekannte Verfahren bezieht sich auf den Fall, in dem die ursprüngliche Oberfläche der dielektrischen Schicht ein Profil mit nur zwei Höhenebenen aufweist, wie es sich typischerweise bei der Herstellung eine Metallkontaktkonfiguration auf einer planen Oberfläche ergibt. Die auf einer solchen Struktur gebildete freie Oberfläche der dielektrischen Schicht weist einerseits erhabene Bereiche auf, die dem Ort der Kontaktkonfiguration entsprechen und andererseits Bereiche, die niedriger sind als die vorgenannten Teile, wobei der Höhenunterschied zwischen diesen beiden Oberflächenbereichen äquivalent zur Dicke der Metallkontaktschicht ist.
  • Es ist jedoch wünschenswert, daß auch die Oberfläche einer Halbleiteranordnung mit einem topografischen Profil mit mehr als zwei Höhenebenen planarisiert werden kann. Ein solches Profil ergibt sich beispielsweise im Laufe der Herstellung MOS-Transistorschaltung mit hohem Integrationsgrad, bei der eine Isolierung durch Feldoxid verwendet wird, die relativ zu anderen, nicht-isolierten Gebieten höher liegt, und bei der Bereiche mit einer dotierten polykristallinen Schicht verwendet werden, um einerseits die Gate-Elektroden und andererseits bestimmte elektrische Verbindungen zwischen aktiven Zonen, die vor allem über das Feldoxid führen, herzustellen. Somit wird ein Profil mit vier verschiedenen Höhenebenen erhalten.
  • Versuche haben gezeigt, daß das bekannte Verfahren bei einem Profil mit mehr als zwei verschiedenen Höhenebenen nicht anwendbar ist. Bei der Mehrheit der durchgeführten Versuche wurde beobachtet, daß das tiefste Profil, das heißt der Höhenunterschied, der die beiden tiefsten Ebenen der Oberfläche der dielektrischen Schicht voneinander trennt, nach Ablauf des Vorgangs nicht abgenommen hatte.
  • Aufgabe der Erfindung ist es daher, eine Verbesserung des bekannten Verfahrens zu verschaffen, so daß eine gute Planheit an der Oberfläche einer Halbleiteranordnung mit komplexem anfänglichen topografischem Profil erhalten wird.
  • Faktisch ist ein erfindungsgemäßes Verfahren zur Planarisierung der Oberfläche einer Halbleiteranordnung durch die in Anspruch 1 definierten Mittel gekennzeichnet.
  • Das erfindungsgemäße Verfahren hat den Vorteil, während der gleichzeitigen Ätzung der verschiedenen Materialien Dielektrikum und Lack einfach zu bleiben; es umfaßt nur zwei Schritte, während derer die Ätzbedingungen mit verschiedenen festgelegten Werten gewählt werden. Diese zwei Schritte folgen einem einleitenden Schritt, bei dem nur der Lack geätzt wird. Es leuchtet ein, daß die während dieses einleitenden Schrittes angewendeten Ätzbedingungen frei gewählt werden können, da diese Bedingungen ohne Einfluß auf die endgültige Planheit sind. Soll die Dauer des Plasmaätzvorgangs reduziert werden, können daher im Laufe des einleitenden Schrittes für die beschleunigte Ätzung des Lacks Bedingungen verwendet werden, die an sich bekannt sind. In diesem Fall werden beim Ätzvorgang nacheinander drei Reihen unterschiedlicher Bedingungen verwendet. Während des einleitenden Schrittes und des mit "erstem Schritt" bezeichneten Schrittes können auch die gleichen Bedingungen verwendet werden, was die Anzahl unterschiedlicher, während des Ätzvorganges einzuhaltender Bedingungen auf lediglich zwei reduziert.
  • Es wurde beobachtet, daß bei einer Anordnung, bei der die dielektrische Schicht ein Profil mit mehr als zwei Ebenen aufweist, der Fall, in dem sich über den größeren Teil der Gesamtfläche der Anordnung eine Zwischenebene zwischen den äußeren Ebenen erstreckt, in der Praxis am häufigsten vorkommt. Unter "größerem Teil" soll hier ein Teil verstanden werden, der mehr als 50% der Gesamtfläche ausmacht.
  • Das erfindungsgemäße Verfahren wird auf eine solche Art von Halbleiteranordnungen angewendet, indem ein Mittel zur genauen Bestimmung des Zeitpunktes verschafft wird, zu dem der erste Schritt der Plasmaätzung unterbrochen werden soll und die Bedingungen dann geändert werden sollen, um zum zweiten Schritt der Ätzung überzugehen. Faktisch zeigt sich bei der Beobachtung der vom Plasma während des ersten Schrittes der Ätzung erzeugten CO-Lichtemissionslinie eine plötzliche Intensitätszunahme, die im wesentlichen dem Zeitpunkt entspricht, zu dem die Hauptebene der Oberfläche der dielektrischen Schicht gerade von der Lackschicht befreit wird.
  • Die Unterbrechung des ersten Schrittes erfolgt dann entweder zu dem Zeitpunkt, zu dem die Intensitätszunahme der CO-Emissionslinie ihr Maximum erreicht, oder nach einer kurzen zuvor festgelegten Zeitspanne nach diesem Maximum, und zwar in Abhängigkeit von den Besonderheiten des topografischen Profils des Substrats im Laufe der Behandlung. Der Zeitpunkt, zu dem der erste Ätzschritt unterbrochen werden soll, kann daher für eine Reihe von Substraten mit ähnlichen Charakteristika von einem Ätzvorgang zum anderen auf reproduzierbare Weise bestimmt werden.
  • Es ist möglich, im voraus zu bestimmen, welches die während jedes der zwei Ätzschritte zu verwendenden Ätzbedingungen sind: Während des ersten Schrittes werden die Ätzbedingungen so gewählt, daß eine Ätzrate des Dielektrikums erhalten wird, die 1 bis 1,5 mal so groß wie die Ätzrate des Lackes ist, wobei diese Raten während einer gleichzeitigen Ätzung zweier Materialien gemessen werden, deren Anteil freiliegender Flächen gleich dem Anteil zu Beginn des ersten Schrittes ist, bei dem nur die am weitesten hervorstehenden Teile der dielektrischen Schicht freigelegt werden, wohingegen während des zweiten Schrittes die Ätzbedingungen so verändert werden, daß eine Ätzrate des Dielektrikums erhalten wird, die 1 bis 1,5 mal so groß ist wie die Ätzrate des Lacks, wobei diese Raten bei einer gleichzeitigen Ätzung dieser gleichen Materialien gemessen werden, jedoch mit einem Anteil freiliegender Flächen, der dem eines Endstadiums der Ätzung äquivalent ist, bei dem nur noch die Bereiche der Oberfläche der dielektrischen Schicht mit Lack bedeckt sind, die tiefer liegen als die Hauptebene.
  • Bei einem gegebenen topografischen Profil stellt die Gleichheit des durchschnittlichen Volumens der Erhebungen mit dem durchschnittlichen Volumen der Vertiefungen bezüglich der genannten Hauptebene des Profils ein praktisches interessantes Charakteristikum dar.
  • Soweit die Volumen im wesentlichen äquivalent sind, was in der Praxis häufig vorkommt, erfolgt der Abbruch des ersten Schrittes zu dem Zeitpunkt, der durch die plötzliche Intensitätszunahme der CO-Emissionslinie angezeigt wird, anstatt nach einer bestimmten Zeitspanne nach diesem Zeitpunkt.
  • Nicht-einschränkende Ausführungsbeispiele der Erfindung sind zum besseren Verständnis in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
  • die Fig. 1A und 1B schematische Teilschnittansichten eines Beispiels einer Anordnung jeweils zu Beginn und im Laufe der Durchführung des erfindungsgemäßen Verfahrens,
  • Fig. 2 ein Diagramm der von der dielektrischen Schicht bedeckten Fläche relativ zur Gesamtfläche in Abhängigkeit von einer Ebene zunehmender Tiefe entsprechend der Anordnung aus Fig. 1A,
  • Fig. 3 in Abhängigkeit von der Zeit den Verlauf der Lichtintensität der vom Plasma während einer Ätzung einer Struktur wie in Fig. 1A mit festgelegten Bedingungen emittierten CO-Emissionslinie,
  • Fig. 4 eine Kurve des Verlaufs der Ätzrate für eine Lackschicht unter identischen Betriebsbedingungen, jedoch mit Proben, die verschiedene Anteile freigelegter Flächen des Dielektrikums aufweisen, und
  • Fig. 5 das Verhältnis zwischen der Ätzrate des Dielektrikums und der Ätzrate des Lacks in Abhängigkeit von der dem Plasma zugeführten Sauerstoffmenge für zwei Werte des Anteils der freigelegten Fläche des Dielektrikums.
  • Fig. 1A bezieht sich auf eine in Teilansicht sehr schematisch dargestellte integrierte MOS-Transistor-Anordnung. Ein Substrat 10 aus Silizium ist zum Teil mit einer Feldoxidschicht 11 bedeckt, die zur Abgrenzung der aktiven Gebiete vor allem der Transistoren dient. Jeder Transistor hat eine leitende Gate-Elektrode 12, die aus einer relativ dicken Schicht aus polykristallinem Silizium gebildet ist, die in die benötigte Konfiguration geschnitten wird. Wie bekannt und allgemein auf dem Gebiet der integrierten Schaltungen mit hohem Integrationsgrad praktiziert, wird das Gate 12 von einem lateralen isolierenden Streifen 13 eingefaßt, so daß die selbstjustierende Kontaktierung auf den Source-Gebieten und den Drain-Gebieten 15 vereinfacht wird. In der Figur ist auch eine elektrische Verbindungsleitung 16 dargestellt, die gleichzeitig mit den Gates 12 der Transistoren hergestellt wird und wenigstens teilweise vom Substrat 10 dadurch isoliert ist, daß sie sich auf dem Feldoxid 11 befindet. Die Halbleiteranordnung wurde mit einer relativ dicken dielektrischen Schicht 20 auf Quarzglasbasis bedeckt.
  • Für die Aufbringung dieser dielektrischen Schicht 20 wurde ein Verfahren mit Eigenschaften zur guten Bedeckung der Oberfläche, einschließlich der nicht horizontalen Flächen, angewandt, wie beispielsweise das CVD-Verfahren (Chemical Vapor Deposition) bei atmosphärischem Druck oder bei niedrigem Druck (LPCVD), oder auch ein plasmaunterstütztes CVD-Verfahren. Die Oberfläche der dielektrischen Schicht 20 ist nicht plan, sondern weist Unebenheiten auf, die durch das erfindungsgemäße Verfahren planarisiert werden sollen.
  • Dazu wurde auf der gesamten Anordnung eine für ihre oberflächenprofilverringernden Eigenschaften bekannte Lackschicht 21 aufgebracht, wie beispielsweise der von der Gesellschaft "HUNT CHEMICAL" unter dem Handelsbezeichnung HPR204 vertriebene Fotolack. Im allgemeinen wird die Lackschicht 21 vorzugsweise mit einer relativ großen Dicke von beispielsweise 1200 nm aufgebracht, um nach einer Behandlung, die aus einer 45 Sekunden langen Bestrahlung mit ultraviolettem Licht, gefolgt von einer Wärmebehandlung bei 200º, eine praktisch vollständige Beseitigung des Profils auf der freien Oberfläche 22 der genannten Lackschicht 21 zu erreichen. Fig. 1A stellt daher einen Teil der Halbleiteranordnung in diesem Prozeßstadium dar. Es sei jedoch darauf hingewiesen, daß in dieser Figur bestimmte Details wie die Gate-Oxidschicht oder die Drain- und Source-Metallisierungen nicht dargestellt worden sind, da diese Details für die Erfindung nicht von Bedeutung sind.
  • Um die Oberfläche der dielektrischen Schicht 20 zu planarisieren, wird die mit der Lackschicht 21 versehene Anordnung einer an der freien Oberfläche 22 beginnenden fortschreitenden Ätzung durch die Wirkung verschiedener, durch ein Plasma erzeugter ionisierter Gase unterzogen.
  • Dazu wurde eine durch ein elektrisches Hochfrequenzfeld mit 400 KHz und einer Starke von 3,7 W/(cm² Substratfläche) angeregte Gasmischung mit einer Fluorkohlenstoffverbindung und Sauerstoff unter einem Druck von 180 Pa eingesetzt.
  • Bei einem bekannten Verfahren ist es möglich, die Dauer der Ätzung zu reduzieren, wenn während einer einleitenden Phase eine erhöhte Sauerstoffkonzentration in dem dem Plasma zugeführten Gas verwendet wird, und zwar so lange, wie die Ätzung nur des Lacks erfolgt und die dielektrische Schicht an keiner Stelle freigelegt ist. Wenn die am weitesten hervorstehenden Teile der dielektrischen Schicht 20 (wie der Bereich 23) freigelegt sind, wird die einleitende Ätzphase beendet und müssen dann solche Ätzbedingungen verwendet werden, daß die Materialien der dielektrischen Schicht und des Lacks mit nahezu gleicher Geschwindigkeit geätzt werden.
  • Bei dem bekannten Verfahren wird die Ätzung dann für die beiden Materialien Dielektrikum und Lack gleichzeitig fortgesetzt, indem eine Plasmagaszufuhr verwendet wird, bei der der Anteil des Sauerstoffs im Verhältnis zur Fluorkohlenstoffverbindung reduziert wird, entsprechend dem speziellen Anteil, der eine Gleichheit der Ätzraten herbeiführt, wenn jedes dieser Materialien in Abwesenheit des anderen geätzt wird. Bei einer Anordnung mit mehr als zwei verschiedenen Ebenen, wie sie hier als Beispiel angeführt wird, war es mit dem gegebenen Verfahren jedoch nicht möglich, schließlich eine plane Oberfläche der dielektrischen Schicht zu erhalten. Bei dem angeführten, in Fig. 1A dargestellten Beispiel umfaßt die dielektrische Schicht vier verschiedene Ebenen, wobei die Ebene N1 dem durch die Verbindungsleitung 16 entstandenen Profil entspricht, die Ebene N2 dem durch das Gate 12 der Transistoren entstandenem Profil, die Ebene N3 dem durch die Feldoxidschicht 11 entstandenem Profil und die Ebene N4 schließlich den aktiven Zonen auf der Oberfläche des Halbleiterkörpers.
  • In der Praxis kann beobachtet werden, daß sich in bestimmten Gebieten der Anordnung die Struktur in Form von identischen hintereinanderliegenden Zellen wiederholt, die sich zueinander in geringem Abstand befinden. In diesen Gebieten kann der Anteil der durch die Ebenen N1 bis N4 eingenommenen Fläche im Verhältnis zur Gesamtfläche dieser Gebiete definiert werden. Fig. 2 zeigt ein Diagramm der relativen kumulierten Flächen, die freigelegt werden, wenn nacheinander die Ebenen N1, N2, N3, N4 überschritten werden, und zwar in Abhängigkeit von der Tiefe z des Eindringens in die dielektrische Schicht. Dieses Diagramm, das der in Fig. 1A als Beispiel angeführten Anordnung entspricht, zeigt eine typische und in der Praxis häufige Besonderheit, die darin besteht, daß eine der Ebenen zwischen den äußeren Ebenen N1 und N4 einen größeren Teil der Gesamtfläche einnimmt, hier die Ebene N3, die aus diesem Grunde "Hauptebene" genannt werden soll.
  • Unter Anwendung des bekannten Verfahrens ist es relativ einfach, eine bis auf die Hauptebene N3 planarisierte Oberfläche der dielektrischen Schicht zu erhalten, wobei das durch den Höhenunterschied zwischen der Ebene N3 und der N4 gebildete Profil praktisch nicht verringert wird.
  • Daher wird erfindungsgemäß die gleichzeitige Ätzung der beiden Materialien in zwei Schritten durchgeführt: ein erster Schritt, bei dem in der Plasmagaszufuhr der Sauerstoffanteil im Verhältnis zur Fluorkohlenstoffverbindung höher ist als beim zweiten Schritt. Erfindungsgemäß wird auch vorgeschlagen, den Zeitpunkt, zu dem das Abbrechen des ersten Schrittes notwendig ist, anhand der Beobachtung der vom Plasma erzeugten CO-Emissionslinie zu bestimmen.
  • Fig. 3 zeigt ein Diagramm der Emissionsintensität der CO-Emissionslinie mit einer Wellenlänge von 482,7 nm in Abhängigkeit von der Zeit t bei willkürlichem Maßstab während eines Ätzvorgangs, bei dem die Plasmagaszufuhr und im besonderen die Sauerstoffkonzentration im Verhältnis zur Fluorkohlenstoffverbindung während des gesamten Vorgangs konstant gehalten wurde. Das zwischen t0 und t1 liegende Zeitintervall entspricht der Ätzung nur des Lacks, das heißt der einleitenden Phase, während der Teil der Kurve jenseits des Zeitpunktes t4 der völligen Freilegung der dielektrischen Schicht und der Ätzung nur dieses Materials entspricht. Zwischen den Zeitpunkten t1 und t4 weist der Kurvenverlauf der Emissionsintensität einen plötzlichen Intensitätsanstieg auf, dessen Maximum sehr genau den Zeitpunkt t3 markiert. Wie im folgenden erklärt werden soll, entspricht der Zeitpunkt t3 sehr genau dem Zeitpunkt, zu dem der Lack im Laufe der Ätzung von der Hauptebene N3 entfernt worden ist. Die durch t1 und t2 markierten Zeitpunkte entsprechen den Zeitpunkten, zu denen die Ebenen N1 beziehungsweise N2 der Oberfläche der dielektrischen Schicht überschritten werden. Da die freigelegten Flächenanteile auf den Ebenen N1 und N2 im Vergleich zur Gesamtfläche oder im Vergleich zu der freigelegten Fläche auf der Hauptebene N3 klein sind, bleiben auch die Intensitätsveränderungen der CO-Emissionslinien, wie sie auf der Kurve in Fig. 3 zu sehen sind, ebenfalls klein.
  • Es wurde eine Reihe von Versuchen durchgeführt, bei denen die Plasmagaszufuhrbedingungen identisch waren, nämlich:
  • Tetrafluormethandurchsatz CF4 = 70 cm³/min
  • Argondurchsatz = 650 cm³/min
  • Sauerstoffdurchsatz = 13 cm³/min
  • Anregungsleistung des Plasmas = 3,7 W/(cm² Substratfläche),
  • wobei der Druck auf etwa 185 Pa gehalten wurde und nacheinander Substrate geätzt wurden, die gleichzeitig Lackschichtbereiche und Dielektrikumschichtbereiche in festgelegten, bei jedem Versuch unterschiedlichen Anteilen aufwiesen.
  • Fig. 4 zeigt die verschiedenen, für die Ätzrate VR des Lacks erhaltenen Werte in Abhängigkeit von der gleichzeitig während desselben Vorgangs geätzten relativen Dielektrikumschichtfläche A. In der Kurve ist die Ätzrate VR auf einer relativen Skala dargestellt, wobei der Wert 1 bei der erreichten Geschwindigkeit gegeben ist, wenn nur das Lackmaterial geätzt wird, das heißt in Abwesenheit eines Dielektrikums. Wie aus dieser Figur ersichtlich ist, variiert die Ätzrate beträchtlich in Abhängigkeit vom Oberflächenanteil des gleichzeitig geätzten dielektrischen Materials.
  • Im Verlauf der gleichen Versuche bleibt die Ätzrate des Materials der dielektrischen Schicht nahezu konstant. Dies läßt sich darauf zurückführen, das der durch die Ätzung der dielektrischen Schicht freigesetzte Sauerstoff wenigstens teilweise wieder im Plasma zum Einsatz kommt und so zur Ätzung des Lacks beiträgt, der gleichzeitig derselben Behandlung unterzogen wird. Die Ätzung der dielektrischen Schicht hängt ihrerseits hauptsächlich von der Menge Fluorionen ab, die bei der Ätzung eingesetzt werden, und bleibt relativ unbeeinflußt von der Sauerstoffkonzentration, was das Ausbleiben einer merklichen Veränderung der Ätzrate des Dielektrikums bei diesen Versuchen erklärt.
  • Es sei darauf hingewiesen, daß Ergebnisse erhalten werden, die mit denen aus Fig. 4 praktisch identisch sind, wenn der CF&sub4;-Durchsatz auf 52 cm²/min reduziert und ein Durchsatz CHF&sub3; von 18 cm³/min hinzugefügt wird, wobei der Sauerstoffdurchsatz dann auf 18 cm³/min eingestellt wird.
  • Man kann versuchen, die Form der experimentellen Kurve aus Fig. 3 qualitativ zu beschreiben. Zwischen den Zeitpunkten t0 und t1, das heißt bei der Ätzung nur des Materials des Lacks, ist die Menge des durch die Ätzung erzeugten CO auf einen konstanten Wert beschränkt, der der Sauerstoffkonzentration in den Reaktionsgasen entspricht und niedrig ist. Nach dem Zeitpunkt t4 hingegen, das heißt, wenn nur die dielektrische Schicht geätzt wird, wird die pro Zeiteinheit erzeugte CO-Menge durch die im zugeführten Plasmagas enthaltene Kohlenstoffatomkonzentration beschränkt, wobei die Menge des eingeleiteten Sauerstoffs sich zu dem durch die Ätzung der dielektrischen Schicht erzeugten Sauerstoff addiert. Wenn die Hauptebene N3 während der Ätzung vom Lack befreit wird, ergibt sich gleichzeitig eine sehr schnelle Vergrößerung der freigelegten Dielektrikumoberfläche und eine entsprechende Verringerung der der Ätzung ausgesetzten Lackoberfläche. Im Verlauf dieser schnellen Veränderung des Verhältnisses der von den beiden Materialien bedeckten Oberflächen, ergibt sich für eine kurze Zeit einerseits eine relativ große Dielektrikumoberfläche, die infolge ihrer Ätzung für eine beträchtliche Sauerstofffreisetzung sorgt, und gleichzeitig eine relativ große Lackoberfläche, die infolge der Ätzung Kohlenstoffatome freisetzt. So kann erklärt werden, daß die CO-Emissionslinie zu dem Zeitpunkt, zu dem die Hauptebene N3 bei der Ätzung vom Lack befreit wird, ein Maximum erreicht.
  • Anhand einer einfachen Überlegung kann auf semi-quantitative Weise erklärt werden, warum der Zeitpunkt t3, zu dem die maximale Emissionsintensität des CO-Emissionslinie auftritt, nahezu genau dem Zeitpunkt entspricht, zu dem die großflächigen planen Oberflächen ebenfalls vom Lack befreit werden. An der Oberfläche des Substrats weisen bestimmte Gebiete wie die Kontaktflächen oder die Trennbahnen eine plane Oberfläche ohne Profil auf. Das zur Aufbringung des Lacks verwendete Verfahren liefert in diesen Gebieten eine Dicke, die als nominale Schichtdicke enom bezeichnet werden soll. In den anderen Gebieten des Substrats, die ein sich in kurzem Abstand periodisch wiederholendes Profil mit verschiedenen Ebenen aufweisen, soll davon ausgegangen werden, daß das durchschnittliche Volumen des aufgebrachten Lacks pro Flächeneinheit äquivalent zur nominalen Schichtdicke ist.
  • Es seien e&sub1;, e&sub2;, e&sub3; und e&sub4; (siehe Fig. 1) die Dicken der Lackschicht 21 senkrecht zu den jeweiligen Ebenen N&sub1;, N&sub2;, N&sub3;, N&sub4; der dielektrischen Schicht und s&sub1;, s&sub2;, s&sub3; und s&sub4; die von diesen Ebenen eingenommenen Flächenanteile, so daß s&sub1; + s&sub2;+ s&sub3; + s&sub4; = 1. Es läßt sich daher schreiben:
  • e&sub1;· s&sub1;i + e&sub2; · s&sub2; + e&sub3; · s&sub3; + e&sub4; · s&sub4; = enom (1)
  • Diese Beziehung läßt sich bezüglich der Dicke e&sub3; des Lacks der die Hauptebene N&sub3; umformen zu:
  • e&sub3; · (s&sub1;+s&sub2;+s&sub3;+s&sub4;)+(e&sub1;-e&sub3;) · s&sub1;+(e&sub2;-e&sub3;) · s&sub2;+(e&sub4;-e&sub3;) · s&sub4; = enom (2)
  • oder auch:
  • e&sub3; = enom + (e&sub3;-e&sub1;) · s&sub1; + (e&sub3;-e&sub2;) · s&sub2; (e&sub4;-s&sub3;) · s&sub4; (3)
  • Die Beziehung (3) drückt aus, daß die Dicke e&sub3; der Lackschicht senkrecht zur Hauptebene N3 der dielektrischen Schicht gleich der nominalen Dicke enom der Lackschicht senkrecht zu den planen Bereichen mit beträchtlichen Abmessungen ist, soweit das Volumen der Teile des Dielektrikums, die über die Hauptebene N3 hinausgehen, im Durchschnitt dem Volumen der fehlenden Teile des Dielektrikums unterhalb der Hauptebene N3 entspricht.
  • Aufgrund der Tatsache selbst, daß die Hauptebene N&sub3; hypothetisch einen beträchtlichen Flächenanteil s&sub3; relativ zu den anderen Flächenanteilen einnimmt, was sich in der Praxis sehr häufig bestätigt, bleibt die Dicke e&sub3; des Lacks, der die Hauptebene bedeckt, nahezu gleich der nominalen Dicke enom. Bei dem bis jetzt als Beispiel dienenden Fall ergibt sich durch numerisches Einsetzen in die Beziehung (3):
  • e&sub3; = enom+ 7 nm,
  • das heißt e&sub3; ist nahezu gleich enom.
  • Somit werden die Hauptebene N3 des Profils und die planen Gebiete mit beträchtlichen Abmessungen im Verlauf der Ätzung beinahe gleichzeitig vom Lack befreit. Dies führt einerseits dazu, daß die Intensitätszunahme des Emissionspeak der CO-Emissionslinie während der Ätzung deutlich wiedergegeben wird. Andererseits wird bei der Erfindung diese Eigenschaft vorteilhaft genutzt, um genau zu bestimmen, zu welchem Zeitpunkt die erste Phase der Ätzung abgebrochen werden muß.
  • In der Mehrzahl der in der Praxis auftretenden Fälle ist der Unterschied zwischen der Dicke e&sub3; der Lackschicht senkrecht zur Hauptebene N3 und der Dicke enom senkrecht zu den planen Gebieten mit beträchtlichen Abmessungen sehr klein und kann vernachlässigt werden. Das Abbrechen der ersten Ätzphase erfolgt also zum gleichen Zeitpunkt, zu dem die CO-Emissionslinie ihren plötzlichen Intensitätsanstieg aufweist (Zeitpunkt t3).
  • In anderen Fällen, in denen sich durch Anwenden der Beziehung (3) zeigt, daß e&sub3; > enom mit einem signifikanten Dickenunterschied, kann die erste Phase der Ätzung vorzugsweise eine kurze Zeitspanne nach dem Intensitätsanstieg der CO- Emissionslinie abgebrochen werden, wobei die Dauer dieser Zeitspanne leicht experimentell bestimmt werden kann.
  • Der erste Schritt der Ätzung wird daher unterbrochen, indem die Versorgung des Hochfrequenzgenerators abgeschaltet wird. Die Gaszufuhrbedingungen des Ätzreaktors werden dann verändert, und vor allem wird der Sauerstoffanteil im Verhältnis zur Fluorkohlenstoffverbindung so reduziert, daß eine Ätzrate des Dielektrikums erhalten wird, die 1 bis 1,5 mal so groß wie Ätzrate des Lacks unter den tatsächlichen Bedingungen des zweiten Schrittes ist, das heißt bei dem Oberflächenanteil der dielelektrischen Schicht, die dann freiliegt. Die dem Ätzreaktor zugeführten Gasmengen, die den hinsichtlich der zweiten Phase der Ätzung veränderten Bedingungen entsprechen, werden während eines kurzen Zeitraums ohne Hochfrequenzversorgung stabilisiert.
  • Die bei der Beschreibung von Fig. 1A als Beispiel herangezogene Halbleiteranordnung befindet sich dann in einem Zustand, wie er in Fig. 1B dargestellt ist.
  • In diesen beiden Figuren haben gleiche Teile gleiche Bezugszeichen. Die dielektrische Schicht 20, die während des ersten Schrittes geätzt wurde, weist nun eine neue freie Oberfläche 25 auf, die nahezu plan ist und praktisch der Hauptebene N3 aus Fig. 1A entspricht.
  • Nur die tiefste Ebene N4 der dielektrischen Schicht 20 ist noch von einem zurückgebliebenen Teil der Lackschicht 26 bedeckt.
  • Anhand der Kurven in Fig. 5 wird nun gezeigt, wie die Ätzbedingungen beim ersten und beim zweiten Schritt des erfindungsgemäßen Verfahrens bestimmt werden. Diese dargestellten Kurven wurden bei einer Versuchsreihe erhalten, bei der der Tetrafluormethandurchsatz CF&sub4; 52 cm³/min betrug, zu der ein Trifluormethandurch- Satz CHF&sub3; von 18 cm³/min hinzugefügt wurde, wobei der Druck auf 185 Pa und die Anregungsleistung des Plasmas auf 3,7 W/cm² gehalten wurde. Die Kurven 30 und 31 in Fig. 5 zeigen das Verhältnis VO/VR der Ätzrate der dielektrischen Schicht VO zur Ätzrate des Lacks VR in Abhängigkeit von verschiedenen Sauerstoffanteilen, die in die Plasmagaszufuhr eingeleitet wurden.
  • Die Kurve 30 bezieht sich auf gleichartige Proben mit einem Anteil der freiliegenden Dielektrikumoberfläche von 7%, während die Kurve 31 einer anderen Reihe von gleichartigen Proben entspricht, bei denen der Anteil der freiliegenden Dielektrikumoberfläche ungefähr 90% betrug. Bei einer Probe der im Beispiel aus den Fig. 1 und 2 beschriebenen Art, deren am weitesten hervorstehende Teile der dielektrischen Schicht, das heißt die Teile der Ebene N1, einen Oberflächenanteil von ungefähr 7% einnehmen, wurde während des ersten Schrittes der Ätzung ein Sauerstoffdurchsatz von 18 cm³/min gewählt, was unter Bedingungen, die denen in Fig. 5 entsprechen, ein Verhältnis VO/VR von 1,15 ergab. Vorzugsweise wird vorteilhafterweise ein Verhältnis zwischen 1 und 1,5 gewählt.
  • Beim zweiten Schritt der Ätzung, bei dem nur die Teile der Oberfläche der dielektrischen Schicht 20, die tiefer liegen als die Hauptebene N3, noch mit Lack bedeckt sind, während der Oberflächenanteil der freigelegten dielektrischen Schicht ungefähr 90% beträgt, wurde für die Plasmagasversorgung ein Sauerstoffdurchsatz von 6 cm³/min gewählt, was wie in Fig. 5 angegeben ein Verhältnis VO/VR von 1,15 ergibt. Auch in dieser Phase wird vorteilhafterweise ein Verhältnis VO/VR gewählt, das zwischen 1 und 1,5 liegt.
  • Bei Versuchen wurde beobachtet, daß es bei der Ätzung, wenn zur Plasmagasversorgung ein bestimmter Teil der Menge Tetrafluormethan CF&sub4; durch eine gleiche Menge Trifluormethan CHF ersetzt wird, notwendig ist, die Sauerstoffmenge etwas zu erhöhen, um das gleiche Ergebnis, das heißt beispielsweise ein Verhältnis VO/VR = 1, zu erhalten. Die Einleitung eines Anteils Trifluormethan zusammen mit dem Tetrafluormethan ist daher vorteilhaft, damit der beim zweiten Schritt der Ätzung zu verwendende Sauerstoffdurchsatz positiv oder gleich null bleibt. Fig. 5 zeigt nämlich, daß es immer noch notwendig ist, den Sauerstoffanteil im Verhältnis zur Fluorkohlenstoffverbindung im Verlauf des zweiten Schrittes bezüglich der beim ersten Schritt verwendeten Menge so zu reduzieren, daß im Verlauf jedes dieser Schritte eine Ätzrate des Dielektrikums beibehalten wird, die zwischen 1- bis 1,5-fachen der Ätzrate des Lacks liegt.
  • Das Ende des zweiten Schrittes der Ätzung erfolgt, nachdem die Oberfläche der dielektrischen Schicht 20 vollständig vom Lack befreit worden ist. Der Zeitpunkt, zu dem der zweite Schritt unterbrochen werden muß, wird mit Hilfe eines der üblichen Verfahren festgelegt, das beispielsweise auf der Einhaltung einer genauen Betriebsdauer oder der Beobachtung einer der Linien des Emissionsspektrums des Plasmas beruht, oder auch durch optische Interferometrie an dem übrigbleibenden Teil der dielektrischen Schicht 20.
  • Am Ende der Verfahrens wird eine neue freie Oberfläche der dielektrischen Schicht 20 erhalten. Sie ist in Fig. 1B mit gestrichelten Linie 35 angegeben.
  • Diese neue freie Oberfläche 35 ist praktisch frei von Profil, wenn erfindungsgemäß vorgegangen wird, wobei die zurückbleibenden Unebenheiten im allgemeinen weniger als 50 nm betragen. Danach kann zu den Schritten übergegangen werden, durch die eine Verdrahtungskonfiguration auf der Oberfläche der Halbleiteranordnung angebracht werden soll, wobei die neue freie Oberfläche 35 der dielektrischen Schicht 20 die gewünschte, von groben Unebenheiten freie Basis für die Aufbringung einer Leiterbahnenschicht liefert.
  • Auch wenn die Erfindung anhand einschränkender Ausführungsbeispiele beschrieben wurde, sind für den Fachmann leicht vorstellbare Varianten selbstverständlich möglich. Vor allem wurden beispielhaft bevorzugte Bedingungen genannt, unter denen die Plasmaätzung durchgeführt wird. Es dürfte einleuchten, das diese Bedingungen weitgehend verändert werden können, vor allem hinsichtlich der Werte für den Druck, die Leistung und die Frequenz des Hochfrequenzgenerators, wobei diese Werte im allgemeinen von der Art der verwendeten Apparatur abhängen. Außerdem können anstelle des Tetrafluormethans (CF&sub4;) oder der Mischung aus Tetrafluormethan und Trifluormethan (CF&sub4;-CHF&sub3;), die als Fluorkohlenstoffverbindungen bezeichnet werden, auch die Verbindung CHF&sub3; allein oder andere Verbindungen aus der durch die allgemeine Formel CxFy dargestellten Gruppe oder noch eine ganz andere geeignete fluorreiche Verbindung verwendet werden.

Claims (1)

1. Verfahren zur Planarisierung der Oberfläche einer mit einer dielektrischen Schicht auf Quarzglasbasis bedeckten Halbleiteranordnung, bestehend aus:
- einer Aufbringung einer Lackschicht mit ausreichender Dicke, um eine freie, nach geeigneter Behandlung im wesentlichen plane Oberfläche zu erhalten,
- einer Durchführung einer schrittweisen Plasmaätzung zum Erhalt einer neuen, freien, im wesentlichen planen Oberfläche der dielektrischen Schicht nach Wegätzung der Lackschicht,
wobei bei dem Verfahren eine Zufuhr von Plasmagas verwendet wird, die bei jedem Verfahrensschritt einen Sauerstoffanteil enthält, der im Verhältnis zu einer Fluorkohlenstoffverbindung dieses Gases um so mehr reduziert wird, je höher der Oberflächenanteil des freigelegten Dielektrikums während dieses Verfahrensschrittes im Verhältnis zum Gesamtfläche der Anordnung ist, wobei während der gleichzeitig auf den beiden Materialien Dielektrikum und Lack durchgeführten Plasmaätzung der Sauerstoffanteil im Verhältnis zur Fluorkohlenstoffverbindung entsprechend dem speziellen Anteil reduziert wird, der eine Gleichheit der Ätzraten während der Ätzung jedes der beiden Materialien in Abwesenheit des anderen herbeiführt, und wobei eine vom Plasma erzeugte Emissionslinie von CO beobachtet wird, um den Verlauf der Ätzung zu verfolgen, dadurch gekennzeichnet, daß hinsichtlich der Planarisierung einer dielektrischen Schicht, deren ursprüngliche Oberfläche ein Profil mit mehr als zwei verschiedenen Ebenen aufweist, eine als Hauptebene bezeichnete Ebene definiert wird, die einen größeren Teil der Gesamtfläche der Anordnung einnimmt, wobei die Ebene zwischen den äußeren Ebenen liegt, und daß die gleichzeitige Ätzung des Dielektrikums und des Lackes in nur zwei Schritten durchgeführt wird, wobei der Zeitpunkt für den Übergang zwischen diesen beiden Schritten anhand des Zeitpunkts definiert wird, zu dem die CO-Emissionslinie einen plötzlichen Intensitätsanstieg aufweist, wobei dieser Zeitpunkt sehr genau dem Zeitpunkt entspricht, zu dem die genannte Hauptebene vom Lack befreit ist.
DE68918738T 1988-02-26 1989-02-20 Planarisierungsverfahren der Oberflächen von Halbleiterbauelementen. Expired - Fee Related DE68918738T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8802375A FR2627902B1 (fr) 1988-02-26 1988-02-26 Procede pour aplanir la surface d'un dispositif semiconducteur

Publications (2)

Publication Number Publication Date
DE68918738D1 DE68918738D1 (de) 1994-11-17
DE68918738T2 true DE68918738T2 (de) 1995-04-27

Family

ID=9363670

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68918738T Expired - Fee Related DE68918738T2 (de) 1988-02-26 1989-02-20 Planarisierungsverfahren der Oberflächen von Halbleiterbauelementen.

Country Status (5)

Country Link
EP (1) EP0336461B1 (de)
JP (1) JP2739228B2 (de)
KR (1) KR0125763B1 (de)
DE (1) DE68918738T2 (de)
FR (1) FR2627902B1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3801976A1 (de) * 1988-01-23 1989-08-03 Telefunken Electronic Gmbh Verfahren zum planarisieren von halbleiteroberflaechen
JP2913918B2 (ja) * 1991-08-26 1999-06-28 日本電気株式会社 半導体装置の製造方法
US5378318A (en) * 1992-06-05 1995-01-03 Vlsi Technology, Inc. Planarization
US7175773B1 (en) 2004-06-14 2007-02-13 Carl Zeiss Laser Optics Gmbh Method for manufacturing a blazed grating, such a blazed grating and a spectrometer having such a blazed grating

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59125629A (ja) * 1983-01-05 1984-07-20 Nec Corp 平担化方法
US4511430A (en) * 1984-01-30 1985-04-16 International Business Machines Corporation Control of etch rate ratio of SiO2 /photoresist for quartz planarization etch back process
JPH0779097B2 (ja) * 1985-06-28 1995-08-23 松下電器産業株式会社 平坦化エツチング方法
FR2587838B1 (fr) * 1985-09-20 1987-11-27 Radiotechnique Compelec Procede pour aplanir la surface d'un dispositif semi-conducteur utilisant du nitrure de silicium comme materiau isolant
US4676868A (en) * 1986-04-23 1987-06-30 Fairchild Semiconductor Corporation Method for planarizing semiconductor substrates
FR2599892B1 (fr) * 1986-06-10 1988-08-26 Schiltz Andre Procede d'aplanissement d'un substrat semiconducteur revetu d'une couche dielectrique

Also Published As

Publication number Publication date
JP2739228B2 (ja) 1998-04-15
DE68918738D1 (de) 1994-11-17
FR2627902A1 (fr) 1989-09-01
EP0336461A1 (de) 1989-10-11
KR890013731A (ko) 1989-09-25
FR2627902B1 (fr) 1990-06-22
JPH01261828A (ja) 1989-10-18
EP0336461B1 (de) 1994-10-12
KR0125763B1 (ko) 1997-12-26

Similar Documents

Publication Publication Date Title
DE2718894C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE68927699T2 (de) Trockenätzverfahren
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE4208537C2 (de) MOS-FET-Struktur und Verfahren zu deren Herstellung
CH657229A5 (de) Verfahren zum herstellen einer halbleitervorrichtung.
DE4219319A1 (de) Mos-fet und herstellungsverfahren dafuer
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE3216823A1 (de) Verfahren zum herstellen von strukturen von aus metallsilizid und polysilizium bestehenden doppelschichten auf integrierte halbleiterschaltungen enthaltenden substraten durch reaktives ionenaetzen
DE19929239A1 (de) Verfahren zur Herstellung von Halbleitern
DE2425185C3 (de) Verfahren zum Herstellen von Halbleitervorrichtungen, insbesondere von Feldeffekttransistoren
DE3240162C2 (de) Verfahren zum Herstellen eines doppelt-diffundierten Leistungs-MOSFET mit Source-Basis-Kurzschluß
EP0129045B1 (de) Verfahren zum Herstellen eines integrierten Isolierschicht-Feldeffekttransistors mit zur Gateelektrode selbstausgerichteten Kontakten
DE1640486C3 (de) Verfahren zum reaktiven Zerstäuben von elementarem Silicium
DE2728845C2 (de)
DE19618866B4 (de) Verfahren zur Herstellung einer Bauelementisolation in einem Halbleiterbauelement
DE68918738T2 (de) Planarisierungsverfahren der Oberflächen von Halbleiterbauelementen.
DE68911778T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung, bei dem auf einer Oberfläche eines Halbleiterkörpers isolierte Leiterbahnen angebracht werden.
EP0028786B1 (de) Ionenimplantationsverfahren
DE10226603A1 (de) Verfahren zum Strukturieren einer Siliziumschicht sowie dessen Verwendung zur Herstellung einer integrierten Halbleiterschaltung
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE3219284C2 (de)
DE2818525A1 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung
DE10320944A1 (de) Verfahren zum Steigern der Ätzrate und der Ätztiefe in Strukturen mit hohem Aspektverhältnis
DE3024296A1 (de) Doppelgatter-metalloxid-feldeffekt- halbleiterelement
DE102004057809B4 (de) Verfahren zur Herstellung von Seitenwandabstandselementen

Legal Events

Date Code Title Description
8327 Change in the person/name/address of the patent owner

Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL

8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V., EINDHOVEN, N

8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee