DE2728845C2 - - Google Patents

Info

Publication number
DE2728845C2
DE2728845C2 DE2728845A DE2728845A DE2728845C2 DE 2728845 C2 DE2728845 C2 DE 2728845C2 DE 2728845 A DE2728845 A DE 2728845A DE 2728845 A DE2728845 A DE 2728845A DE 2728845 C2 DE2728845 C2 DE 2728845C2
Authority
DE
Germany
Prior art keywords
base
zone
emitter
layer
base region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2728845A
Other languages
English (en)
Other versions
DE2728845A1 (de
Inventor
Ulrich Dr.Phil. 8000 Muenchen De Schwabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19772728845 priority Critical patent/DE2728845A1/de
Priority to GB16908/78A priority patent/GB1577405A/en
Priority to US05/915,368 priority patent/US4175983A/en
Priority to IT24720/78A priority patent/IT1108801B/it
Priority to FR7818541A priority patent/FR2396411B2/fr
Priority to JP7733678A priority patent/JPS5411683A/ja
Publication of DE2728845A1 publication Critical patent/DE2728845A1/de
Application granted granted Critical
Publication of DE2728845C2 publication Critical patent/DE2728845C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/965—Shaped junction formation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen eines Hochfrequenztransistors nach dem Oberbegriff des An­ spruchs 1.
Ein derartiges Verfahren ist aus der US-PS 39 96 077 als bekannt entnehmbar.
Um einen möglichst hohen Integrationsgrad bei integrier­ ten Schaltungen zu erreichen, werden vielfach Hochfre­ quenztransistoren mit geringer Emitterbreite und kleinem Basisbahnwiderstand benötigt. Gewöhnlich wird die minima­ le Emitterbreite durch die mit der Fotolack- und Ätztech­ nik erzielbaren unteren Grenzwerte bestimmt. Weiterhin kann der Basisbahnwiderstand durch Implantation eines Stufenprofiles verringert werden (IEEE Transactions on Electron Devices, Vol. ED-21, No. 4, April 1974, S. 273-278; IEEE Journal of Solid-State Circuits, Vol. SC-10, No. 4, August 1975, S. 201-204).
Bekanntlich hat die Oxidisolationstechnik den Vorteil, daß keine Isolationswannen mit seitlichen Isolationsdif­ fusionen benötigt werden, um ein Bauelement elektrisch von einem benachbarten Bauelement zu trennen. Mit der Oxidisolationstechnik ist also ein höherer Integrations­ grad erzielbar.
Um einen Hochfrequenztransistor mit möglichst geringer Emitterbreite und kleinem Basisbahnwiderstand anzugeben, der die Vorteile der Oxidisolationstechnik und der Foto­ lack- und Ätztechnik ausnützt, wurde bereits vorgeschla­ gen (vergleiche DE-PS 26 05 641), die Ba­ siszone aus zwei unterschiedlich dotierten Bereichen her­ zustellen, von denen der eine die effektive Emitterbreite festlegt. Dabei kann der die effektive Emitterbreite festlegende Bereich aus einem Gebiet zwischen einer Oxid­ schicht und dem anderen Bereich der Basiszone bestehen.
Die Basiszone wird also in einem vorzugsweise p-dotierten aktiven Basisbereich und einem vorzugsweise p⁺-hochdo­ tierten inaktiven Basisbereich verlegt. Der inaktive Ba­ sisbereich wird durch das "schnabelförmige" Gebiet be­ grenzt, das sich während der Oxydation der isolierenden Oxidschicht gebildet hat. In diesem Gebiet verläuft nämlich der zur Basiszone entgegengesetzt dotierte Be­ reich schräg nach oben zur Oberfläche des Halbleiterkör­ pers. Zwischen dem inaktiven hochdotierten Basisbereich und der Oxidschicht ist also ein entgegengesetzt dotier­ tes Gebiet vorhanden, dessen Breite die effektive Emit­ terbreite darstellt. Damit können unabhängig von foto­ technischen Prozessen Emitterbreiten von 0,1 bis 0,5 µm erzeugt werden. Außerdem verringert der inaktive Basisbe­ reich den Basisbahnwiderstand.
Aus der eingangs genannten US-PS 39 96 077 ist ein Verfahren zum Herstellen eines Hochfre­ quenztransistors in einer integrierten Schaltung bekannt, bei dem Basis- und Emitterzone an eine innerhalb der Kol­ lektorzone gelegene Isolierzone angrenzen und wobei die Dotierstoffe in die einzelnen Halbleiterzonen durch Diffusion oder alternativ durch Ionenimplantation einge­ bracht werden.
Bei dem herkömmlichen Verfahren wird nach Diffusion be­ ziehungsweise Implantation des inaktiven und aktiven Basisbereiches der Basiszone das Emitterfenster geöffnet. Der unter der Emitterzone liegende aktive Basis­ bereich wird dann einerseits durch die Oxidschicht und andererseits durch den inaktiven Basisbereich begrenzt, wodurch eine Selbstjustierung gegeben ist.
Bei der Herstellung von Transistoren mit oxidbegrenzter Emitterdiffusion wird beim Ätzen des Emitterfensters auch das Isolationsoxid mitgeätzt. Das führt zu einer Verrin­ gerung der Basisweite im Bereich der Isolationsoxidberan­ dung. Die Folge sind UCE-Kurzschlüsse.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art anzugeben, das auch entlang der Isolationsoxidberandung eine konstante Basisweite ermöglicht.
Diese Aufgabe wird erfindungsgemäß durch ein Verfahren nach dem Anspruch 1 gelöst.
Die vorliegende Erfindung besteht also darin, daß die Basis erst nach Öffnung des Emitterfensters implantiert wird. Die Implantationsenergie kann gemäß einer vorteilhaften Weiterbildung dabei so gewählt werden, daß das Dotierungsmaximum der Basis unter der Maskie­ rungsschicht liegt. Da zwischen Basisimplantation und Emitterdiffusion kein Ätzschritt stattfindet, wird auch entlang der Isolationsoxidberandung eine konstante Basis­ weite erreicht. Diese Prozeßfolge kann sowohl für eine Einstufenbasis als auch für eine Zweistufenbasis ange­ wandt werden. Dabei wird in dem letztgenannten Fall gemäß einer Weiterbildung der Erfindung die Maskierungsschicht vor der Ionenimplantation der zweiten Stufe aufgebracht. Als Maskierungsschicht wird vorzugsweise eine Si3N4-Schicht verwendet.
Nachfolgend wird die Erfindung an Hand der Zeichnung näher er­ läutert. Es zeigt
Fig. 1 einen Schnitt durch den bereits vorgeschlagenen Tran­ sistor nach Ätzen des Emitterfensters und Diffusion der Emitterzone,
Fig. 2-4 Schnitte zur Erläuterung eines ersten Ausführungsbei­ spiels des erfindungsgemäßen Verfahrens, und
Fig. 5-7 Schnitte zur Erläuterung eines zweiten Ausführungs­ beispiels des erfindungsgemäßen Verfahrens.
In Fig. 1 ist auf einem p-leitenden Halbleitersubstrat 1 mit ei­ ner durch Diffusion hergestellten n⁺-leitenden Kollektorzone 4 eine n⁺-leitende epitaktische Schicht 3 vorgesehen, wobei die Grenze zwischen dem Halbleitersubstrat 1 und der epitaktischen Schicht 3 durch eine Strichlinie 2 angedeutet ist. In der epi­ taktischen Schicht 3 befindet sich eine durch Ionenimplantation oder Diffusion hergestellte p-leitende Basiszone 5, die ihrer­ seits eine n⁺-leitende Emitterzone 6 enthält, die durch Diffu­ sion durch ein Emitterfenster 7 hergestellt ist. Das Emitterfen­ ster 7 wird einerseits durch eine Siliciumdioxidschicht 8 be­ grenzt und erstreckt sich andererseits über eine zur Isolierung von benachbarten Bauelementen dienende dicke Siliciumdioxid­ schicht 9. Die in der Fig. 1 linke Begrenzung des Emitterfen­ sters 7 ist nicht kritisch, so daß beim Ätzen des Emitterfen­ sters 7 in die Siliciumdioxidschicht 8 dort keine genauen Abmes­ sungen eingehalten werden müssen, was durch die Strichlinie 10 angedeutet ist. Das heißt, das Emitterfenster 7 könnte sich auch weniger breit oder noch weiter in der Fig. 1 nach links erstrec­ ken, sofern nur ein benachbartes Bauelement nicht berührt und die Oberfläche der Emitterzone 6 freigelegt wird.
Das Ätzen des Emitterfensters 7 führt nun dazu, daß infolge des Mitätzens der Siliciumoxidschicht 9 die Basisweite an deren Rand verringert wird, so daß anstelle der eigentlichen Basiswei­ te W B dort eine verringerte Basisweite W B ′ auftritt, die Anlaß zu Kollektor-Emitter-Kurzschlüssen geben kann.
In den Fig. 2 bis 7 sind einander entsprechende Teile mit den gleichen Bezugszeichen versehen wie in Fig. 1.
Fig. 2 zeigt einen Schnitt nach Diffusion der Kollektorzone 4 und eines p⁺-leitenden Basiskontakt-Anschlußgebietes 11. Außer­ dem ist auf der Oberfläche der epitaktischen Schicht 3 eine Si­ liciumnitridschicht 12 vorgesehen. Das p-leitende Halbleitersub­ strat 1 hat zum Beispiel einen spezifischen Widerstand von 0,5 Ohm · cm und ist (100)-orientiert. Die Kollektorzone 4 (buried layer) hat einen Schichtwiderstand von 30 Ohm/. Die epitaktische Schicht 3 hat zum Beispiel einen spezifischen Wi­ derstand von 0,8 Ohm · cm und ist 2,0 µm dick. Die durch die Si­ liciumdioxidschicht 9 ausgefüllten Gräben 13 werden zunächst mit einer Tiefe von 1,5 µm in die epitaktische Schicht 3 einge­ bracht. Durch die nachfolgende Oxydation dieser Gräben 13 ent­ steht die 2,0 µm dicke Siliciumdioxidschicht 9. Die Silicium­ nitridschicht 12 wird nach der Diffusion der Kollektorzone 4 und des Basiskontakt-Anschlußgebietes 11 in einer Dicke von 160 mm aufgebracht.
Nach Ätzen des Emitterfensters 7 in die Siliciumnitridschicht 12 und Auftragen einer Fotolackschicht 14 mit einem Fenster 15 wird die Basiszone 5 in die epitaktische Schicht 3 implantiert, was durch Pfeile 16 angedeutet ist (Fig. 3). Die Implantationsener­ gie wird dabei so gewählt, daß das Dotierungsmaximum der Basis­ zone 5 unter der Siliciumnitridschicht 12 liegt, um eine Verbin­ dung zwischen dem Basiskontakt-Anschlußgebiet 11 und dem Bereich der nachfolgenden Emitterdiffusion herzustellen. Für die Ionen­ implantation dient die Fotolackschicht 14 als Maskierungs­ schicht.
Die Fig. 4 zeigt den fertig hergestellten Transistor mit einem Kollektorkontakt 17, einem Emitterkontakt 18 und einem Basiskon­ takt 19, die alle aus Metall bestehen. Zuvor wurde noch in die Siliciumnitridschicht 12 ein Fenster 20 zum Basiskontakt-An­ schlußgebiet 11 eingebracht.
Die Implantationsenergie beträgt vorzugsweise 150 keV, während für die Implantationsdosis 8,5 · 1013 bevorzugt wird.
In einer Weiterbildung der Erfindung kann der Basisbahnwider­ stand durch Implantation eines Stufenprofiles verringert werden. Hierfür ist ein Ausführungsbeispiel der Erfindung in den Fig. 5 bis 7 dargestellt. Diese Figuren zeigen die Herstellung eines Transistors zusammen mit einem hochohmigen Widerstand 29, wobei in Fig. 5 der Transistor vor der Beschichtung mit der Silicium­ nitridschicht 12 dargestellt ist (in diesem Ausführungsbeispiel wird die Fotolackschicht 14 vor der Siliciumnitridschicht 12 aufgebracht).
Im einzelnen ist in Fig. 5 rechts vom späteren Transistor eine weitere N⁺-dotierte Zone 24 vorgesehen, die zusammen mit der n⁺-leitenden Kollektorzone 4 durch Diffusion hergestellt wird. Zusammen mit dem Basiskontakt-Anschlußgebiet 11 werden in die epitaktische Schicht 3 vor Auftragen der Fotolackschicht 14 durch Diffusion p⁺-leitende Widerstandanschluß-Kontaktgebiete 21 und 22 eingebracht.
Nach Implantation der Basiszone 5 (vergleiche die Pfeile 16 in Fig. 5) wird die Siliciumnitridschicht 12 aufgetragen (Fig. 6) und anschließend eine erneute Ionenimplantation durchgeführt, was durch Pfeile 26 angedeutet ist. Dadurch erhöht sich die Do­ tierungskonzentration der Basiszone 5 an der Oberfläche und ent­ steht gleichzeitig der hochohmige Widerstand 29. Im Bereich des Emitterfensters wird dabei der niedrig dotierte, aktive p--Basisbereich 36 gebildet. Schließlich werden noch zusätzlich zu den Kontakten 17, 18 und 19 Kontakte 27 und 28 für den hochohmigen Widerstand 29 hergestellt.

Claims (4)

1. Verfahren zum Herstellen eines Hochfrequenztransistors, ins­ besondere in einer integrierten Schaltung, der in einem Halblei­ terkörper von benachbarten Halbleiterbauelementen durch Iso­ lierschichten elektrisch isoliert ist, bei dem die Basiszone aus einem unter der Emitterzone liegenden aktiven und einem in­ aktiven Basisbereich besteht, von denen der inaktive Basisbe­ reich durch das "schnabelförmige" Gebiet begrenzt wird, das sich während der Oxydation der isolierenden Oxidschichten ge­ bildet hat, und von denen der aktive Basisbereich einerseits durch die Oxidschicht und andererseits durch den inaktiven Ba­ sisbereich begrenzt wird, wobei der aktive und der inaktive Basisbereich durch Ionenimplantation hergestellt werden, und bei dem die Emitterzone durch ein Fenster in einer Maskierungs­ schicht hergestellt wird, dadurch gekenn­ zeichnet, daß der aktive und der inaktive Basisbereich der Basiszone (5) zusammen erst nach Öffnen des Emitterfensters (7) hergestellt werden.
2. Verfahren nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Implantationsenergie so gewählt wird, daß das Dotierungsmaximum der Basiszone (5) unter der Maskie­ rungsschicht (12) liegt.
3. Verfahren nach Anspruch 1 oder 2, dadurch ge­ kennzeichnet, daß die Basiszone (5) in zwei Stufen implantiert wird, wobei die Maskierungsschicht (12) vor der Ionenimplantation (26) der zweiten Stufe aufgebracht wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß als Maskierungsschicht (12) eine Si3N4-Schicht verwendet wird.
DE19772728845 1977-06-27 1977-06-27 Verfahren zum herstellen eines hochfrequenztransistors Granted DE2728845A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE19772728845 DE2728845A1 (de) 1977-06-27 1977-06-27 Verfahren zum herstellen eines hochfrequenztransistors
GB16908/78A GB1577405A (en) 1977-06-27 1978-04-28 High-frequency transistors
US05/915,368 US4175983A (en) 1977-06-27 1978-06-14 Process for the production of a high frequency transistor
IT24720/78A IT1108801B (it) 1977-06-27 1978-06-20 Procedimento per fabbricare un transistore per alte frequenze
FR7818541A FR2396411B2 (de) 1977-06-27 1978-06-21
JP7733678A JPS5411683A (en) 1977-06-27 1978-06-26 Method of producing hf transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19772728845 DE2728845A1 (de) 1977-06-27 1977-06-27 Verfahren zum herstellen eines hochfrequenztransistors

Publications (2)

Publication Number Publication Date
DE2728845A1 DE2728845A1 (de) 1979-01-18
DE2728845C2 true DE2728845C2 (de) 1987-07-16

Family

ID=6012432

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772728845 Granted DE2728845A1 (de) 1977-06-27 1977-06-27 Verfahren zum herstellen eines hochfrequenztransistors

Country Status (6)

Country Link
US (1) US4175983A (de)
JP (1) JPS5411683A (de)
DE (1) DE2728845A1 (de)
FR (1) FR2396411B2 (de)
GB (1) GB1577405A (de)
IT (1) IT1108801B (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5577172A (en) * 1978-12-06 1980-06-10 Oki Electric Ind Co Ltd Semiconductor device
US4269636A (en) * 1978-12-29 1981-05-26 Harris Corporation Method of fabricating self-aligned bipolar transistor process and device utilizing etching and self-aligned masking
JPS5852339B2 (ja) * 1979-03-20 1983-11-22 富士通株式会社 半導体装置の製造方法
US4261761A (en) * 1979-09-04 1981-04-14 Tektronix, Inc. Method of manufacturing sub-micron channel width MOS transistor
US4261763A (en) * 1979-10-01 1981-04-14 Burroughs Corporation Fabrication of integrated circuits employing only ion implantation for all dopant layers
JPS57149770A (en) * 1981-03-11 1982-09-16 Mitsubishi Electric Corp Manufacture of semiconductor device
DE3175429D1 (en) * 1981-11-28 1986-11-06 Itt Ind Gmbh Deutsche Process for producing a monolithic integrated circuit having at least one pair of complementary field-effect transistors and at least one bipolar transistor
US4961102A (en) * 1982-01-04 1990-10-02 Shideler Jay A Junction programmable vertical transistor with high performance transistor
US4624046A (en) * 1982-01-04 1986-11-25 Fairchild Camera & Instrument Corp. Oxide isolation process for standard RAM/PROM and lateral PNP cell RAM
JPS5941877A (ja) * 1982-08-31 1984-03-08 Junichi Nishizawa フオトトランジスタ
SE461428B (sv) * 1988-06-16 1990-02-12 Ericsson Telefon Ab L M Foerfarande foer att paa ett underlag av halvledarmaterial framstaella en bipolaer transistor eller en bipolaer transistor och en faelteffekttransistor eller en bipolaer transistor och en faelteffekttransistor med en komplementaer faelteffekttransistor och anordningar framstaellda enligt foerfarandena
JP2748420B2 (ja) * 1988-08-12 1998-05-06 ソニー株式会社 バイポーラトランジスタ及びその製造方法
DE69323614T2 (de) * 1992-11-12 1999-06-17 National Semiconductor Corp., Santa Clara, Calif. Schmale Basis-Effekte vermeidendes Verfahren für einen Transistor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1457139A (en) * 1973-09-27 1976-12-01 Hitachi Ltd Method of manufacturing semiconductor device
JPS5214594B2 (de) * 1973-10-17 1977-04-22
NL180466C (nl) * 1974-03-15 1987-02-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een halfgeleiderlichaam voorzien van een in het halfgeleiderlichaam verzonken patroon van isolerend materiaal.
US3904450A (en) * 1974-04-26 1975-09-09 Bell Telephone Labor Inc Method of fabricating injection logic integrated circuits using oxide isolation
JPS50153873A (de) * 1974-05-30 1975-12-11
US4066473A (en) * 1976-07-15 1978-01-03 Fairchild Camera And Instrument Corporation Method of fabricating high-gain transistors

Also Published As

Publication number Publication date
IT1108801B (it) 1985-12-09
IT7824720A0 (it) 1978-06-20
JPS5411683A (en) 1979-01-27
GB1577405A (en) 1980-10-22
DE2728845A1 (de) 1979-01-18
FR2396411B2 (de) 1983-08-05
FR2396411A2 (de) 1979-01-26
US4175983A (en) 1979-11-27

Similar Documents

Publication Publication Date Title
DE3105118C2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit komplementären bipolaren Transistoren und komplementären Isolierschicht-Gate-Feldeffekttransistoren auf einem gemeinsamen Substrat
DE3012363C2 (de) Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen
DE69517140T2 (de) Halbleiterbauelement mit Bipolartransistor mit isolierter Gateelektrode und dessen Herstellungsverfahren
DE69430724T2 (de) Dielektrisch isolierte Halbleiteranordnung
DE2703877A1 (de) Mis-feldeffekttransistor mit kurzer kanallaenge
DE2652253A1 (de) Verfahren zum herstellen von halbleiterbauelementen
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE2728845C2 (de)
DE19951993A1 (de) Halbleiter-Isolator-Struktur mit reduzierter Störkapazität und ein Verfahren zu deren Herstellung
EP0007923A1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
DE2605641C3 (de) Hochfrequenztransistor und Verfahren zu seiner Herstellung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE68928951T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit Bipolartransistoren
EP1415340B1 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
EP0122313B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem integrierten Isolierschicht-Feldeffekttransistor
EP0062883B1 (de) Verfahren zur Herstellung eines integrierten bipolaren Planartransistors
DE2429957A1 (de) Verfahren zur herstellung einer dotierten zone eines leitfaehigkeitstyps in einem halbleiterkoerper
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE3915634A1 (de) Bipolarer hochgeschwindigkeitstransistor und verfahren zur herstellung des transistors unter verwendung der polysilizium-selbstausrichtungstechnik
EP0028786A1 (de) Ionenimplantationsverfahren
DE2627922A1 (de) Halbleiterbauteil
DE6802215U (de) Halbleiterbauelement.
DE2627307C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE19523333A1 (de) Bipolare Halbleitereinrichtung und Verfahren zur Herstellung einer solchen
DE2610208C3 (de) Verfahren zur Herstellung von Halbleiterbauelementen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8162 Independent application
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee