DE2605641C3 - Hochfrequenztransistor und Verfahren zu seiner Herstellung - Google Patents

Hochfrequenztransistor und Verfahren zu seiner Herstellung

Info

Publication number
DE2605641C3
DE2605641C3 DE2605641A DE2605641A DE2605641C3 DE 2605641 C3 DE2605641 C3 DE 2605641C3 DE 2605641 A DE2605641 A DE 2605641A DE 2605641 A DE2605641 A DE 2605641A DE 2605641 C3 DE2605641 C3 DE 2605641C3
Authority
DE
Germany
Prior art keywords
zone
base zone
frequency transistor
semiconductor body
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2605641A
Other languages
English (en)
Other versions
DE2605641B2 (de
DE2605641A1 (de
Inventor
Ronald 8021 Taufkirchen Rathbone
Ulrich Dr. 8000 Muenchen Schwabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2605641A priority Critical patent/DE2605641C3/de
Priority to GB46045/76A priority patent/GB1530010A/en
Priority to US05/749,609 priority patent/US4110779A/en
Priority to IT20093/77A priority patent/IT1074663B/it
Priority to FR7703758A priority patent/FR2341206A1/fr
Priority to JP1403277A priority patent/JPS5299078A/ja
Publication of DE2605641A1 publication Critical patent/DE2605641A1/de
Publication of DE2605641B2 publication Critical patent/DE2605641B2/de
Application granted granted Critical
Publication of DE2605641C3 publication Critical patent/DE2605641C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7325—Vertical transistors having an emitter-base junction leaving at a main surface and a base-collector junction leaving at a peripheral surface of the body, e.g. mesa planar transistor

Description

Die Erfindung betrifft einen Hochfrequenztransistor nach dem Oberbegriff des Patentanspruches 1.
Ein derartiger Hochfrequenztransistor ist bekannt (»Solid-State Electronics«, Band 17 (1974), Nr. 4, Seiten 387 bis 393).
Außerdem ist es bekannt (AT-PS 2 80 349), in einem Halbleiterkörper benachbarte Schaltungselemente durch Oxidschichten elektrisch voneinander zu isolieren.
Um einen möglichst hohen Integrationsgrad bei integrisrten Halbleiterschaltungen zu erreichen, werden vielfach Hochfrequenztransistoren mit geringer Emitterbreite und kleinem Basisbahnwiderstand benötigt. Gewöhnlich wird die minimale Emitterbreite durch die mit den Fotolack· und Ätzverfahren erzielbaren unteren Grenzwerte bestimmt. Weiterhin kann der Basisbahnwiderstand durch Implantation eines Stufenprofils verringert werden (»IEEE Transactions on Electron Devices«, Band ED 21, Nr. 4, April 1974, Seiten bis 278).
Bekanntlich hat die Isolation durch Oxidschichten in dem Halbleiterkörper den Vorteil, daß keine Isol&tionswannen mit seitlichen Isolationsdiffusionen benötigt werden, um ein Schaltungselement elektrisch von einem
ίο
benachbarten Schaltungselement zu trennen. Mit der Isolation durch Oxidschichten in dem Halbleiterkörper ist also ein höherer Integrationsgrad erzielbar.
Es ist daher Aufgabe der Erfindung, einen Hochfrequenztransistor mit kleinem Basisbahnwiderstand, Isolation durch Oxidschichten in dem Halbleiterkörper und einer kleineren Emitterbreite als bei den, zuiu Beispiel aus »Solid-State Electronics«, Band 17 (1974), iNr.4, Seiten 387 bis 393, bekannten Hochfrequenztransistoren anzugeben, der unter Verwendung der bekannten Verfahren zur Isolation durch Oxidschicfnen in dem Halbleiterkörper und der bekannten Fotolack- und Ätzverfahren herstellbar ist
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruches 1 angegebenen Maßnahmen gelöst
Bei dem Transistor nach der Erfindung ist der hochdotierte Bereich der Basiszone in seiner Breitenrichtung an einer Seite von einem »schnabel«-förmigen Gebiet einer isolierenden Oxidschicht in dem Halbleiterkörper begrenzt Die Randfläche des hochdotierten Bereiches der Basiszone verläuft schräg nach oben zur Oberfläche des Halbleiterkörpers. Zwischen dem hochdotierten Bereich der Basiszone und dem »schnabel«-förmigen Gebiet der isolierenden Oxidschicht befindet sich der niedrig dotierte Bereich der Basiszone und auch ein Bereich der Kollektorzone, dessen seitliche Randfläche wie die des hochdotierten Bereiches der Basiszone schräg nach oben zur Oberfläche des Halbleiterkörpers verläuft Diese Randfläche bestimmt auch die effektive Breite der Emitterzone. Mit diesen Zonenaufbau können unabhängig von den angewandten Fotolack- und Ätzverfahren Emiiterbreiten von 0,1 bis 03 μπι erzeugt werden. Der niedrig dotierte Bereich der Basiszone verringert bekanntlich den Basisbahnwiderstand.
Bei der Herstellung des Hochfrequenztransistors nach der Erfindung wird zunächst das 'Emitterfenster in einer Oxidschicht auf dem Halbleiterkörper geöffnet und der niedrig dotierte Bereich der Basiszone durch Ionenimplantation hergestellt. Dieser niedrig dotierte Bereich der Basiszone wird einerseits durch eine den Hochfrequenztransistor isolierende Oxidschicht in dem Halbleiterkörper und andererseits durch den hochdotierten Bereich der Basiszone begrenzt. Dadurch wird eine Selbstjustierung erhalten.
Die Emitterzone kann entweder durch Implantation mit Arsen oder Phosphor oder durch Diffusion hergestellt werden.
Nachfolgend wird der Hochfrequenztransistor nach der Erfindung und ein Verfahren zu seiner Herstellung an Hand der Zeichnung näher erläutert Es zeigt
F i g. I eine Draufsicht auf den Hochfrequenztransistor nach der Erfindung in dem Herstellungsstadium vor dem Verfahrensschritt der öffnung des Emitterfensters,
Fig.2 einen Schnitt H-H durch den Hochfrequenztransistorder Fig. t,
Fig.3 einen Ausschnitt IH des Hochfrequenztransistors der F i g. 2 in dem Herstellungsstadium nach der Implantation des niedrig dotierten Bereiches der Basiszone, und
Fig.4 einen fertiggestellten Hochfrequenztransistor nach der Erfindung.
In einem Halbleiterkörper 1 mit den isolierenden Siliciumdioxidsciiichten 9, ti, 13 und der dünnen Siliciumdioxidschicht 14 sind ein ρ+ -dotierter Bereich 5 der Basiszone 6 und ein η+ -dotierter Bereich 10 der Kollektorzone 3, 4, 10 vorgesehen. Der Halbleiterkör-
per t besteht aus einer p-dotierten Substratscheibe 2 mit einem spezifischen Widerstand von 0,5 Ohm · cm und einer (lOO)-Ortentierung seiner Sehejbenfläehe, Auf der Substratscheibe 2 ist eine 2,5 μπι dicke η-dotierte epitaktische Schicht 3 mit einem spezifischen Widerstand von 0,8 Ohm · cm vorgesehen. Vor der Abscheidung der epitaktischen Schicht 3 wird durch Dotierung mit Antimon in der Substratscheibe 2 eine n+-dotierte vergrabene Schicht 4 mit einer Eindringtiefe von 4 μπι und einem Schichtwiderstand von 25 OhmOgebildet. Anschließend werden in die epitaktische Schicht 3 Gräben durch Ätzen bis zu einer Tiefe von etwa 1,5 μπι eingebracht. Durch eine Isulationsoxidation entstehen in den Gräben sodann die Oxidschichten 9,11 und 13 mit einer Schichtdicke von etwa 2 μπι. Während der Oxidation dieser Oxidschichten 9,11 und 13 bilden sich entlang der Seitenwände dieser Oxidschichten »schnabel«-förmige Gebiete, zum Beispiel bildet sich an der einen Seitenwand der Oxidschicht 9 das »schnabel«-förmige Gebiet 30 aus. Der Bereich 5 der Basiszone 6 wird durch Diffusion hergestellt und hat einen Schichtwiderstand von 30 bis 500 Ohm/D insbesondere 300Ohm/Q Außerdem wird durch Diffusion der Bereich 10 der Kollektorzone 3,4,10 hergestellt
In der auf dem Bereich 5 der Basiszone 6 gebildeten dünnen Siliciumdioxidschicht 14 wird ein Emitterfenster 15 eingebracht Anschließend wird ein niedrig dotierter Bereich 7 der Basiszone 6 durch Ionenimplantation mit einer Implantationsenergie von 20 bis 150 keV, insbesondere 80 keV, und einer Dosis von ΙΟ12 bis 1014, insbesondere 1013, dotiert. Der Umriß dieses Bereiches 7 innerhalb der Basiszone 6 ist in der F i g. 3 durch eine gestrichelte Linie 20 angedeutet
Anschließend wird die Emitterzone 25 durch Diffusion oder Implantation hergestellt Die effektive Emitterbreite d wird dabei durch die Breite des η-dotierten Gebietes 24 (vergleiche Fig.2) und die Eindringtiefe der Emitterdiffusion bestimmt Auf diese Weise können Emitterbreiten von 0,1 bis 0,5 um mit Hilfe herkömmlicher bekannter Fotolack- und Ätzverfahren hergestellt werden.
ίο Schließlich werden im Emitterfenster 15 und in weiteren Fensters 21 und 22 der dünnen Siliciumdioxidschicht 14 eine Kollektorelektrode 26, eine Emitterelektrode 27 und eine Basiselektrode 28 gebildet. Der Bereich 10, die vergrabene Schicht 4 und die epitaktische Schicht 3 bilden die Kollektorzone. Die Basiszone 6 besteht aus dem p+-dotiertcn Bereich 5 und dem p-dotierten Bereich 7.
Bei dem Hochfrequenztransistor nach der Erfindung wird also die seitliche Ausbreitung de^ hochdotierten
2D Bereiches 5 der Basiszone 6 durch die Geometrie des »schnabel«-förmigen Gebietes 30 der Isorierschicht 9 bestimmt das sich während der Isolationsoxidation der Oxidschichten 9, 11 und 13 bildet. Zwischen dem hochdotierten Bereich 5 der Basiszone 6 und der
2r> Oxidschient 9 verbleibt das η-dotierte Gebiet 24, dessen Breite in der Emitterdiffusionstiefe gleich der der effektiven Emitterbreite ist. Der niedrig dotierte Bereich 7 der Basiszone 6 wird nach Öffnung des Emitterfensters 15 implantiert. Dieser Bereich 7 wird
to einerseits durch den hochdotierten Bereich 5 der Basiszone 6 und andererseits durch die Oxidschicht 9 begrenzt.
Hierzu 1 Blatt Zeichnungen

Claims (5)

Patentansprüche:
1. Hoehfrequenztransjstor mit geringer Emitterzonenbreite und kleinem Bahnwiderstand der Basiszone, bei dem die Basiszone aus zwei unterschiedlich hochdotierten Bereichen besteht, die beide einerseits an die Emitterzone und andererseits an die Kollektorzone grenzen, so daß die Breite des niedrig dotierten Bereiches der Basiszone gleich der effektiven Emitterzonenbreite ist, dadurch gekennzeichnet, daß der Hochfrequenztransistor gegenüber weiteren Schaltungselementen in dem Halbleiterkörper durch Oxidschichten (11, 13) in dem Halbleiterkörper (1) elektrisch isoliert ist, und daß der niedrig dotierte Bereich (7) der Basiszone (6) sich in seiner Breitenrichtung zwischen einer Oxidschicht (9) in dem Halbleiterkörper (1) und dem hochdotierten Bereich (5) der Basiszone (6) erstreckt
2. Hochfrequenztransistor nach Anspruch 1, dadurch gekennzeichnet, daß der niedrig dotierte Bereich (7) der Basiszone (6) durch Ionenimplantation dotiert ist
3. Hochfrequenztransistor nach Anspruch t oder 2, dadurch gekennzeichnet, daß der hochdotierte Bereich (5) der Basiszone (6) durch Diffusion dotiert ist und einen Schichtwiderstand von 30 bis 500 Ohm/D aufweist
4. Verfahren zum Herstellen eines Hochfrequenztransistors nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß der niedrig dotierte Bereich (7) der Basiszone-(6) mit einet* Impla-.itationsenergie von 20 bis 150 keV und einer Dosis von 10" bis 10" implantiert wird.
5. Verfahren zum Herstellen eines Hochfrequenztransistors nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß nach dem öffnen eines Emitterfensters (IS) in einer Oxidschicht (14) auf dem Halbleiterkörper (1) der niedrig dotierte Bereich (7) der Basiszone (6) implantiert wird.
DE2605641A 1976-02-12 1976-02-12 Hochfrequenztransistor und Verfahren zu seiner Herstellung Expired DE2605641C3 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE2605641A DE2605641C3 (de) 1976-02-12 1976-02-12 Hochfrequenztransistor und Verfahren zu seiner Herstellung
GB46045/76A GB1530010A (en) 1976-02-12 1976-11-05 Highfrequency transistors
US05/749,609 US4110779A (en) 1976-02-12 1976-12-13 High frequency transistor
IT20093/77A IT1074663B (it) 1976-02-12 1977-02-09 Transistore per alte frequenze
FR7703758A FR2341206A1 (fr) 1976-02-12 1977-02-10 Transistor a haute frequence
JP1403277A JPS5299078A (en) 1976-02-12 1977-02-10 Hf transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2605641A DE2605641C3 (de) 1976-02-12 1976-02-12 Hochfrequenztransistor und Verfahren zu seiner Herstellung

Publications (3)

Publication Number Publication Date
DE2605641A1 DE2605641A1 (de) 1977-08-18
DE2605641B2 DE2605641B2 (de) 1979-04-19
DE2605641C3 true DE2605641C3 (de) 1979-12-20

Family

ID=5969731

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2605641A Expired DE2605641C3 (de) 1976-02-12 1976-02-12 Hochfrequenztransistor und Verfahren zu seiner Herstellung

Country Status (6)

Country Link
US (1) US4110779A (de)
JP (1) JPS5299078A (de)
DE (1) DE2605641C3 (de)
FR (1) FR2341206A1 (de)
GB (1) GB1530010A (de)
IT (1) IT1074663B (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7709363A (nl) * 1977-08-25 1979-02-27 Philips Nv Werkwijze ter vervaardiging van een halfgeleider- inrichting en halfgeleiderinrichting vervaardigd onder toepassing van een dergelijke werkwijze.
US4228450A (en) * 1977-10-25 1980-10-14 International Business Machines Corporation Buried high sheet resistance structure for high density integrated circuits with reach through contacts
US4196440A (en) * 1978-05-25 1980-04-01 International Business Machines Corporation Lateral PNP or NPN with a high gain
JPS5852339B2 (ja) * 1979-03-20 1983-11-22 富士通株式会社 半導体装置の製造方法
US4677456A (en) * 1979-05-25 1987-06-30 Raytheon Company Semiconductor structure and manufacturing method
US4289550A (en) * 1979-05-25 1981-09-15 Raytheon Company Method of forming closely spaced device regions utilizing selective etching and diffusion
DE2922250A1 (de) * 1979-05-31 1980-12-11 Siemens Ag Lichtsteuerbarer transistor
US4261763A (en) * 1979-10-01 1981-04-14 Burroughs Corporation Fabrication of integrated circuits employing only ion implantation for all dopant layers
JPS57149770A (en) * 1981-03-11 1982-09-16 Mitsubishi Electric Corp Manufacture of semiconductor device
JPS5870570A (ja) * 1981-09-28 1983-04-27 Fujitsu Ltd 半導体装置の製造方法
US4624046A (en) * 1982-01-04 1986-11-25 Fairchild Camera & Instrument Corp. Oxide isolation process for standard RAM/PROM and lateral PNP cell RAM
US4519128A (en) * 1983-10-05 1985-05-28 International Business Machines Corporation Method of making a trench isolated device
US4547793A (en) * 1983-12-27 1985-10-15 International Business Machines Corporation Trench-defined semiconductor structure
US4725562A (en) * 1986-03-27 1988-02-16 International Business Machines Corporation Method of making a contact to a trench isolated device
IT1231913B (it) * 1987-10-23 1992-01-15 Sgs Microelettronica Spa Procedimento di fabbricazione di transistori ad alta frequenza.
SE461428B (sv) * 1988-06-16 1990-02-12 Ericsson Telefon Ab L M Foerfarande foer att paa ett underlag av halvledarmaterial framstaella en bipolaer transistor eller en bipolaer transistor och en faelteffekttransistor eller en bipolaer transistor och en faelteffekttransistor med en komplementaer faelteffekttransistor och anordningar framstaellda enligt foerfarandena
DE19962907A1 (de) 1999-12-23 2001-07-05 Basf Ag Verfahren zur Herstellung von C¶10¶-C¶30¶-Alkenen durch partielle Hydrierung von Alkinen an Festbett-Palladium-Trägerkatalysatoren

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3648125A (en) * 1971-02-02 1972-03-07 Fairchild Camera Instr Co Method of fabricating integrated circuits with oxidized isolation and the resulting structure
US4005453A (en) * 1971-04-14 1977-01-25 U.S. Philips Corporation Semiconductor device with isolated circuit elements and method of making
SE373984B (de) * 1973-03-19 1975-02-17 Ericsson Telefon Ab L M
GB1457139A (en) * 1973-09-27 1976-12-01 Hitachi Ltd Method of manufacturing semiconductor device
JPS5214594B2 (de) * 1973-10-17 1977-04-22
CA1010157A (en) * 1974-01-14 1977-05-10 Bernard T. Murphy Oxide isolated integrated circuit structure and method for fabricating

Also Published As

Publication number Publication date
DE2605641B2 (de) 1979-04-19
DE2605641A1 (de) 1977-08-18
US4110779A (en) 1978-08-29
FR2341206B1 (de) 1983-05-20
JPS5299078A (en) 1977-08-19
IT1074663B (it) 1985-04-20
GB1530010A (en) 1978-10-25
FR2341206A1 (fr) 1977-09-09

Similar Documents

Publication Publication Date Title
DE2605641C3 (de) Hochfrequenztransistor und Verfahren zu seiner Herstellung
EP0036634B1 (de) Verfahren zur Herstellung einer bipolaren Transistorstruktur
DE3245064C2 (de)
EP0001100A2 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE3939305C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE3105118A1 (de) Verfahren zur herstellung einer integrierten schaltung mit komplementaeren bipolaren transistoren und komplementaeren isolierschicht-gate-feldeffekttransistoren auf einem gemeinsamen substrat
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE2160427B2 (de) Verfahren zur Herstellung eines Halbleiterwiderstandes mit implantierten Ionen eines neutralen Dotierungsstoffes
DE3320500A1 (de) Verfahren zur herstellung einer integrierten cmos-schaltung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2615754A1 (de) Aus einem substrat und einer maske gebildete struktur und verfahren zu ihrer herstellung
DE2824419A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE3940674A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE2728845C2 (de)
DE1589687B2 (de) Festkörperschaltung mit isolierten Feldeffekttransistoren und Verfahren zu ihrer Herstellung
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE19542606C2 (de) MIS-Transistor mit einem Dreischicht-Einrichtungsisolationsfilm und Herstellungsverfahren
DE2758283C2 (de) Verfahren zur Herstellung voneinander isolierter Halbleiterschaltungen
DE19531618B4 (de) Bipolartransistor, Halbleitereinrichtung mit einem Bipolartransistor und Verfahren zum Herstellen derselben
DE2141695A1 (de) Verfahren zur Herstellung eines monolithischen Halbleiterbauelementes
EP0062883B1 (de) Verfahren zur Herstellung eines integrierten bipolaren Planartransistors
DE2600375C3 (de) Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung
DE2840975A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung
DE2527076A1 (de) Integriertes schaltungsbauteil

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee