DE2605641A1 - Hochfrequenztransistor - Google Patents

Hochfrequenztransistor

Info

Publication number
DE2605641A1
DE2605641A1 DE19762605641 DE2605641A DE2605641A1 DE 2605641 A1 DE2605641 A1 DE 2605641A1 DE 19762605641 DE19762605641 DE 19762605641 DE 2605641 A DE2605641 A DE 2605641A DE 2605641 A1 DE2605641 A1 DE 2605641A1
Authority
DE
Germany
Prior art keywords
frequency transistor
region
transistor according
area
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762605641
Other languages
English (en)
Other versions
DE2605641B2 (de
DE2605641C3 (de
Inventor
Ronald Rathbone
Ulrich Dr Schwabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2605641A priority Critical patent/DE2605641C3/de
Priority to GB46045/76A priority patent/GB1530010A/en
Priority to US05/749,609 priority patent/US4110779A/en
Priority to IT20093/77A priority patent/IT1074663B/it
Priority to JP1403277A priority patent/JPS5299078A/ja
Priority to FR7703758A priority patent/FR2341206A1/fr
Publication of DE2605641A1 publication Critical patent/DE2605641A1/de
Publication of DE2605641B2 publication Critical patent/DE2605641B2/de
Application granted granted Critical
Publication of DE2605641C3 publication Critical patent/DE2605641C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7325—Vertical transistors having an emitter-base junction leaving at a main surface and a base-collector junction leaving at a peripheral surface of the body, e.g. mesa planar transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Description

SIEMENS AKTIENGESELLSCHAFT Unser Zeichen Berlin und München VPA 76 P 10 10 BRD
•3.
Hochfreauenztransistör
Die Erfindung betrifft einen Hochfrequenztransistor mit geringer Emitterbreite und kleinem Basisbahnwiderstand, der in einem Halbleiterkörper durch Oxidschichten von benachbarten Bauelementen elektrisch isoliert ist»
Um einen möglichst hohen Integrationsgrad bei integrierten Schaltungen zu erreichen, werden vielfach Hochfrequenztransistoren mit geringer Emitterbreite und kleinem Basisbahnwiderstand benötigt. Gewöhnlich wird die minimale Emitterbreite durch die mit der Fotolack- und Ätztechnik erzielbaren unteren Grenzwerte bestimmt. Weiterhin kann der Basisbahnwiderstand durch Implantation eines Stufenprofiles verringert werden (IEEE Transactions on Electron Devices, Vol. ED 21, No. 4, April 1974).
Bekanntlich hat die Oxidisolationstechnik den Vorteil, daß keine Isolationswannen mit seitlichen Isolationsdiffusionen benötigt werden, um ein Bauelement elektrisch von einem benachbarten Bauelement zu trennen. Mit der Oxidisolationstechnik ist also ein höherer Integrationsgrad erzielbar.
Es ist daher Aufgabe der Erfindung, einen Hochfrequenztransistor mit möglichst geringer Emitterbreite und kleinem Basisbahnwiderstand anzugeben, der die Vorteile der Oxidisolationstechnik und der Fotolack- und Ätztechnik ausnützt.
VPA 75 S 1153
Kot 12 Dx / 5.2.1976
- SL -. if.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Basiszone aus zwei unterschiedlich dotierten Bereichen besteht, und daß der eine dieser Bereiche die effektive Emitterbreite festlegt.
Eine Weiterbildung der Erfindung besteht darin, daß der die effektive Emitterbreite festlegende eine Bereich aus einem Gebiet zwischen einer Oxidschicht und dem anderen Bereich der Basiszone besteht.
Bei der Erfindung wird die Basiszone in einen vorzugsweise p-dotierten aktiven Basisbereich und einen vorzugsweise p+-hochdotierten inaktiven Basisbereich zerlegt. Der inaktive Basisbereich wird durch das "schnabelförmige" Gebiet begrenzt, das sich während der Oxydation der isolierenden Oxidschichten gebildet hat. In diesem Gebiet verläuft nämlich der zur Basiszone entgegengesetzt dotierte Bereich schräg nach oben zur Oberfläche des Halbleiterkörpers. Zwischen dem inaktiven hochdotierten Basisbereich und der Oxidschicht ist also ein entgegengesetzt dotiertes Gebiet vorhanden, dessen Breite die effektive Emitterbreite darstellt. Damit können unabhängig von fototechnischen Prozessen Emitterbreiten von 0,1 bis 0,5 /um erzeugt werden. Außerdem verringert der inaktive Basisbereich den Basisbahnwiderstand.
Bei der Herstellung des erfindungsgemäßen Hochfrequenztransistors wird zunächst das Emitterfenster geöffnet und der aktive Basisbereich durch Ionenimplantation hergestellt. Dieser aktive Basisbereich wird einerseits durch die Oxidschicht und andererseits durch den inaktiven Basisbereich begrenzt. Dadurch ist eine Selbstaust!erung gegeben.
Die Emitterzone kann entweder mit Arsen oder Phosphor implantiert oder diffundiert werden.
VPA 75 E 1153
709833/0U6
Nachfolgend wird die Erfindung an Hand der Zeichnung näher erläutert. Es zeigen:
Fig. 1 eine Draufsicht auf den erfindungsgemäßen Hochfrequenztransistor,
Fig. 2 einen Schnitt II-II durch den Hochfrequenztransistor der Fig. 1,
Fig. 3 einen Ausschnitt III des Hochfrequenztransistors der Fig. 2 nach der Implantation des aktiven Basisbereiches, und
Fig. 4 einen erfindungsgemäßen Hochfrequenztransistor.
In der Fig. 1 ist schematisch eine Draufsicht auf einen erfindungsgemäßen Hochfrequenztransistor dargestellt. In einem Halbleiterkörper 1 mit Sillciumdioxidschichten 9, 11, 13 und Siliciumdioxidfilmen 14 sind ein p+-dotierter Basisbereich 5 und ein n+-dotierter Bereich 10 vorgesehen. Der Halbleiterkörper 1 besteht aus einer p-dotierten Substratscheibe 2 mit einem spezifischen Widerstand von 0,5 Ohm.cm und einer (100)-Orientierung. Auf der Substratscheibe 2 ist eine 2,5 /um dicke η-dotierte Epitaxieschicht 3 mit einem spezifischen Widerstand von 0,8 0hm.cm vorgesehen. Vor der Abscheidung der Epitaxieschicht 3 wird durch Dotierung mit Antimon in der Substratscheibe 2 ein n+-dotierter Buried layer 4 (vergrabene Schicht) mit einer Eindringtiefe von 4 /um und einem Schichtwiderstand von 25 Ohm/n gebildet. Anschließend werden in die Epitaxieschicht 3 Gräben durch Ätzen bis zu einer Tiefe von etwa 1,5 /um eingebracht. Durch eine Isolationsoxydation entstehen in den Gräben sodann die Oxidschichten 9» 11 und 13 mit einer Schichtdicke von etwa 2 /um. Während der Oxydation dieser Oxidschichten 9, 11 und 13 bildet sich entlang deren Seitenwände ein schnabelförmiges Gebiet 30 aus. Der Basisbe-
VPA 75 E 1153
709833/0U6
reich 5 wird durch Diffusion hergestellt und hat einen Schichtwiderstand von 30 bis 500 Ohm/n » insbesondere 300 Ohm/n. Außerdem wird durch Diffusion der Bereich 10 hergestellt.
In den auf dem-Bereich 5 gebildeten Siliciumdioxidfilm 14 wird ein Emitterfenster 15 eingebracht. Anschließend wird ein aktiver Basisbereich 7 durch Ionenimplantation mit einer Implantationsenergie von 20 bis 150 keV, insbesondere 80 keV, und einer Dosis von 10 bis 10 , insbesondere 10 ^, implantiert. Der Verlauf dieses aktiven Basisbereiches 7 ist in der Fig. 3 durch eine Strichlinie 20 angedeutet.
Anschließend wird die Emitterzone 25 durch Diffusion oder Implantation hergestellt. Die effektive Emitterbreite d wird dabei durch die Breite des η-dotierten Gebietes 24 (vergleiche Fig. 2) und die Eindringtiefe der Emitterdiffusion bestimmt. Auf diese Weise können Emitterbreiten von 0,1 bis 0,5 /um mit Hilfe herkömmlicher Fotolack- und Ätztechniken hergestellt werden.
Schließlich werden im Fenster 15 und in weiteren Fenstern 21 und 22 ein Kollektorkontakt 26, ein Emitterkontakt 27 und ein Basiskontakt 28 gebildet. Der Bereich 10, der Buried layer 4 und die Epitaxieschicht 3 bilden die Kollektbrzone. Die Basiszone 6 besteht aus dem p+-hochdotierten inaktiven Basisbereich 5 und dem p-dotierten aktiven Basisbereich 7.
Bei der Erfindung wird also die seitliche Ausbreitung des inaktiven Basisbereiches 5 durch die Geometrie des schnabelförmigen Gebietes 30 bestimmt, das sich während der Isolationsoxydation für die Oxidschichten 9, 11 und 13 bildet. Zwischen dem inaktiven Basisbereich 5 und der Oxidschicht 9 verbleibt das η-dotierte Gebiet 24, dessen Breite die effektive Emitterbreite darstellt.
VPA 75 E 1153
709833/0446
Der aktive Basisbereich 7 wird nach öffnung des Emitterfensters 15 implantiert. Dieser Bereich wird einerseits durch den inaktiven Basistereich 5 und andererseits durch die Oxidschicht 9 begrenzt.
6 Patentansprüche
4 Figuren
VPA 75 E 1153
709833/0446
Leerseite

Claims (1)

  1. Patentansprüche
    .j Hochfrequenztransistor mit geringer Emitterbreite und klei* nem Basisbahnwiderstand, der in einem Halbleiterkörper durch Oxidschichten von benachbarten Bauelementen elektrisch isoliert ist, dadurch gekennzeichnet , daß die Basiszone (6) aus zwei unterschiedlich dotierten Bereichen (5, 7) besteht, und daß der eine dieser Bereiche die effektive Emitterbreite festlegt.
    2. Hochfrequenztransistor nach Anspruch 1, dadurch gekennzeichnet , daß der die effektive Emitterbreite (d) festlegende eine Bereich (7) aus einem Gebiet zwischen einer Oxidschicht (9) und dem anderen Bereich (5) der Basiszone (6) besteht.
    3. Hochfrequenztransistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der eine Bereich (7) der Basiszone (6) durch Ionenimplantation hergestellt ist.
    k, Hochfrequenztransistor nach Anspruch 3, dadurch gekennzeichnet , daß der eine Bereich (7) mit einer Implantationsenergie von 20 bis 150 keV, insbe-
    12 14
    sondere 80 keV, und einer Dosis von 10 bis 10 , insbesondere 10 , implantiert wird.
    5. Hochfrequenztransistor nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der andere Bereich (5) einen Schichtwiderstand von 30 bis 500 Ohm/n, insbesondere 300 Ohm/o aufweist und durch Diffusion hergestellt ist.
    VPA 75 E 1153
    709833/QU6
    6. Verfahren zur Herstellung des Hochfrequenztransistors nach einem der Ansprüche 1 bis 5» dadurch gekennzeichnet , daß nach Öffnen eines Emitterfensters (15) der eine Bereich (7) implantiert wird.
    VPA 75 E 1153
    709833/0446
DE2605641A 1976-02-12 1976-02-12 Hochfrequenztransistor und Verfahren zu seiner Herstellung Expired DE2605641C3 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE2605641A DE2605641C3 (de) 1976-02-12 1976-02-12 Hochfrequenztransistor und Verfahren zu seiner Herstellung
GB46045/76A GB1530010A (en) 1976-02-12 1976-11-05 Highfrequency transistors
US05/749,609 US4110779A (en) 1976-02-12 1976-12-13 High frequency transistor
IT20093/77A IT1074663B (it) 1976-02-12 1977-02-09 Transistore per alte frequenze
JP1403277A JPS5299078A (en) 1976-02-12 1977-02-10 Hf transistor
FR7703758A FR2341206A1 (fr) 1976-02-12 1977-02-10 Transistor a haute frequence

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2605641A DE2605641C3 (de) 1976-02-12 1976-02-12 Hochfrequenztransistor und Verfahren zu seiner Herstellung

Publications (3)

Publication Number Publication Date
DE2605641A1 true DE2605641A1 (de) 1977-08-18
DE2605641B2 DE2605641B2 (de) 1979-04-19
DE2605641C3 DE2605641C3 (de) 1979-12-20

Family

ID=5969731

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2605641A Expired DE2605641C3 (de) 1976-02-12 1976-02-12 Hochfrequenztransistor und Verfahren zu seiner Herstellung

Country Status (6)

Country Link
US (1) US4110779A (de)
JP (1) JPS5299078A (de)
DE (1) DE2605641C3 (de)
FR (1) FR2341206A1 (de)
GB (1) GB1530010A (de)
IT (1) IT1074663B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0001300A1 (de) * 1977-08-25 1979-04-04 Koninklijke Philips Electronics N.V. Verfahren zur Herstellung einer LOCOS Halbleitervorrichtung
DE3208259A1 (de) * 1981-03-11 1982-09-23 Mitsubishi Denki K.K., Tokyo Verfahren zur herstellung einer halbleiteranordnung
US6365790B2 (en) 1999-12-23 2002-04-02 Basf Aktiengesellschaft Preparation of C10-C30-alkenes by partial hydrogenation of alkynes over fixed-bed supported palladium catalysts

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4228450A (en) * 1977-10-25 1980-10-14 International Business Machines Corporation Buried high sheet resistance structure for high density integrated circuits with reach through contacts
US4196440A (en) * 1978-05-25 1980-04-01 International Business Machines Corporation Lateral PNP or NPN with a high gain
JPS5852339B2 (ja) * 1979-03-20 1983-11-22 富士通株式会社 半導体装置の製造方法
US4677456A (en) * 1979-05-25 1987-06-30 Raytheon Company Semiconductor structure and manufacturing method
US4289550A (en) * 1979-05-25 1981-09-15 Raytheon Company Method of forming closely spaced device regions utilizing selective etching and diffusion
DE2922250A1 (de) * 1979-05-31 1980-12-11 Siemens Ag Lichtsteuerbarer transistor
US4261763A (en) * 1979-10-01 1981-04-14 Burroughs Corporation Fabrication of integrated circuits employing only ion implantation for all dopant layers
JPS5870570A (ja) * 1981-09-28 1983-04-27 Fujitsu Ltd 半導体装置の製造方法
US4624046A (en) * 1982-01-04 1986-11-25 Fairchild Camera & Instrument Corp. Oxide isolation process for standard RAM/PROM and lateral PNP cell RAM
US4519128A (en) * 1983-10-05 1985-05-28 International Business Machines Corporation Method of making a trench isolated device
US4547793A (en) * 1983-12-27 1985-10-15 International Business Machines Corporation Trench-defined semiconductor structure
US4725562A (en) * 1986-03-27 1988-02-16 International Business Machines Corporation Method of making a contact to a trench isolated device
IT1231913B (it) * 1987-10-23 1992-01-15 Sgs Microelettronica Spa Procedimento di fabbricazione di transistori ad alta frequenza.
SE461428B (sv) * 1988-06-16 1990-02-12 Ericsson Telefon Ab L M Foerfarande foer att paa ett underlag av halvledarmaterial framstaella en bipolaer transistor eller en bipolaer transistor och en faelteffekttransistor eller en bipolaer transistor och en faelteffekttransistor med en komplementaer faelteffekttransistor och anordningar framstaellda enligt foerfarandena

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3648125A (en) * 1971-02-02 1972-03-07 Fairchild Camera Instr Co Method of fabricating integrated circuits with oxidized isolation and the resulting structure
US4005453A (en) * 1971-04-14 1977-01-25 U.S. Philips Corporation Semiconductor device with isolated circuit elements and method of making
SE373984B (de) * 1973-03-19 1975-02-17 Ericsson Telefon Ab L M
GB1457139A (en) * 1973-09-27 1976-12-01 Hitachi Ltd Method of manufacturing semiconductor device
JPS5214594B2 (de) * 1973-10-17 1977-04-22
CA1010157A (en) * 1974-01-14 1977-05-10 Bernard T. Murphy Oxide isolated integrated circuit structure and method for fabricating

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0001300A1 (de) * 1977-08-25 1979-04-04 Koninklijke Philips Electronics N.V. Verfahren zur Herstellung einer LOCOS Halbleitervorrichtung
DE3208259A1 (de) * 1981-03-11 1982-09-23 Mitsubishi Denki K.K., Tokyo Verfahren zur herstellung einer halbleiteranordnung
US6365790B2 (en) 1999-12-23 2002-04-02 Basf Aktiengesellschaft Preparation of C10-C30-alkenes by partial hydrogenation of alkynes over fixed-bed supported palladium catalysts

Also Published As

Publication number Publication date
FR2341206A1 (fr) 1977-09-09
US4110779A (en) 1978-08-29
DE2605641B2 (de) 1979-04-19
GB1530010A (en) 1978-10-25
DE2605641C3 (de) 1979-12-20
JPS5299078A (en) 1977-08-19
FR2341206B1 (de) 1983-05-20
IT1074663B (it) 1985-04-20

Similar Documents

Publication Publication Date Title
DE3525396C2 (de)
DE2923995C2 (de) Verfahren zum Herstellen von integrierten MOS-Schaltungen mit MOS-Transistoren und MNOS-Speichertransistoren in Silizium-Gate-Technologie
DE3628488C2 (de) Verfahren zur Herstellung von Isolationsstrukturen in MOS-Bauelementen
DE4224793C2 (de) Dünnfilmfeldeffektelement und Herstellungsverfahren dafür
DE2605641A1 (de) Hochfrequenztransistor
DE4235534A1 (de) Verfahren zum isolieren von fets
DE2703877A1 (de) Mis-feldeffekttransistor mit kurzer kanallaenge
EP0036634A1 (de) Verfahren zur Herstellung einer bipolaren Transistorstruktur
DE3105118A1 (de) Verfahren zur herstellung einer integrierten schaltung mit komplementaeren bipolaren transistoren und komplementaeren isolierschicht-gate-feldeffekttransistoren auf einem gemeinsamen substrat
DE2915024C2 (de) Verfahren zum Herstellen eines MOS-Transistors
DE2449688A1 (de) Verfahren zur herstellung einer dotierten zone eines leitfaehigkeitstyps in einem halbleiterkoerper sowie nach diesem verfahren hergestellter transistor
DE2845460A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE3437512A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
CH661150A5 (de) Verfahren zum erzeugen einer schmalen nut in einem substratgebiet, insbesondere einem halbleitersubstratgebiet.
DE2615754C2 (de)
DE3320500A1 (de) Verfahren zur herstellung einer integrierten cmos-schaltung
EP0006510A1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE19637189A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2824419A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE2365056A1 (de) Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche
DE2728845C2 (de)
DE3142448C2 (de) MOS-Transistor und Verfahren zu seiner Herstellung
DE2758283C2 (de) Verfahren zur Herstellung voneinander isolierter Halbleiterschaltungen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee