KR0125763B1 - 반도체 디바이스의 표면 평탄화 방법 - Google Patents

반도체 디바이스의 표면 평탄화 방법

Info

Publication number
KR0125763B1
KR0125763B1 KR1019890002125A KR890002125A KR0125763B1 KR 0125763 B1 KR0125763 B1 KR 0125763B1 KR 1019890002125 A KR1019890002125 A KR 1019890002125A KR 890002125 A KR890002125 A KR 890002125A KR 0125763 B1 KR0125763 B1 KR 0125763B1
Authority
KR
South Korea
Prior art keywords
etching
lacquer
during
plasma
insulating film
Prior art date
Application number
KR1019890002125A
Other languages
English (en)
Other versions
KR890013731A (ko
Inventor
데 브루인 렌데르트
마르티누스 프란시스쿠스 게라르두스 반 라아르 호펜 요세푸스
Original Assignee
이반 밀러 레르너
엔. 브이. 필립스 글로아이람펜파브리켄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이반 밀러 레르너, 엔. 브이. 필립스 글로아이람펜파브리켄 filed Critical 이반 밀러 레르너
Publication of KR890013731A publication Critical patent/KR890013731A/ko
Application granted granted Critical
Publication of KR0125763B1 publication Critical patent/KR0125763B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

실리카 글래스의 절연층(20)으로 덮여지고, 플루오린 이온과 산소이온으로 구성된 플라즈마의 에칭 다음에 래커층(21)을 제공하는 반도체 디바이스의 표면 평탄화 방법.
절연층중 가장 높은 레벨(N1)에 있는 부분으로부터 래커층을 제거하자마자, 에칭 단계는 2가지 단계로 수행된다. 제1단계는 절연층(20) 표면의 가장 대표적인 레벨(N3)이 도달될 때 일어나는데, 이것은 제2단계의 에칭 작동이 일어난 후 플라즈마에 의해 방사된 CO 라인의 관찰에 의해 결정되고, 이것은 래커층이 완전히 제거될 때까지 산소의 농도가 제1단계동안 플라즈마에 이용된 산소와 비교하여 감소된 것을 이용한다.

Description

반도체 디바이스의 표면 평탄화 방법
제1A 및 1B도는 본 발명에 따른 각각의 방법을 실현하는 동안 시작부에서 디바이스의 실시예에 대한 부분적 단면도.
제2도는 제1A도에 도시된 디바이스의 실시예와 일치하고, 깊이를 증가시키는 레벨의 함수와 같이 전체 영역과 비례하는 절연층에 의해 점령된 영역의 다이어그램도.
제3도는 제1A도와 동일한 구조를 갖는 일정한 조건하에서 에칭하는 동안 플라즈마에 의해 허용된 CO 라인의 광도의 변화를 시간 함수로 나타낸 시간 함수도.
제4도는 표면 영역으로부터 제거되는 절연막의 차분을 갖는 샘플상의 동일한 작동 조건하에서 래커(lacquer)에 대한 에칭율의 변화를 곡선으로 도시하는 도시도.
제5도는 상기 표면 영역으로부터 제거되는 절연막의 2개의 값에 대하여 플라즈마로 제공되는 산소의 흐름 함수와 같이 래커의 에칭율과 절연막의 에칭율 사이의 비율을 도시하는 도시도.
*도면의 주요부분에 대한 부호의 설명*
10 : 기판11 : 필드 산화막
12 : 전도 게이트 전극13 : 절연 테이프
20 : 절연막
본 발명은 실리카 유리를 기초로 하여 절연막으로 덮여진 반도체 디바이스의 표면을 평탄화하기 위한 방법에 관한 것으로써, 실리카 유리는 적절한 처리후 자유 플레이트(flat) 표면을 얻기 위해 충분한 두께를 갖는 래커층을 증착하는 방법과, 래커층을 에칭한 후 절연층의 새로운 자유 표면이 얻어지기 위해 플라즈마 에칭을 행하는 방법으로 구성하는데 이것이 실제적인 플레이트(flat)이며, 상기 방법에서 에칭 동작이 2개의 재료(절연체 및 래커)상에서 연속적으로 처리될 때 플라즈마 가스의 공급은 각각의 이러한 재료들이 다른 것들이 결핍된 상태에서 에칭될 때 동일한 에칭율을 발생시키는 비교 발생량에 대해서 탄화 플루오르 합성물과 관련된 산소량을 감소시키는데 이용한다.
반도체 디바이스의 기술 혁신은 모노리식(monolithic) 집적 회로내에 많은 소자들을 집적시키는 것이 일반적인 목적이다. 그들의 제조 과정동안에, 후자 방법으로 평탄화하기 위해 필요한 작동들이 직접 회로를 제조하는 일부의 정상 공정을 실행하는데 대해 곤란한 점이 발생하는데, 이것은 표면의 평탄도 결핍에 의해 발생하는 것으로 공지되었고, 특히, 후자 방법은 메탈라이제이션 레벨에서 접촉 접속 및 매우 작은 측면 치수를 갖는 구조를 이용하는 경우이다. 공개된 패라그라프에 언급한 바와 같은 종류의 반도체 디바이스의 표면 평탄화 방법은 유럽특허 제2432723호의 출원서에 공지되어 있다.
특히 초기 에칭 단계동안을 나타내는 이 서류에서 래커층의 재료만이 에칭되는 동안, 에칭을 가속시키는 조건에 관해서 자유롭게 선택할 수 있고, 특히 플라즈마 가스의 공급에 의한 산소의 농도에 관해서도 자유롭게 선택할 수 있다. 반면에, 유전체층의 상부 및 래커층 사이의 인터페이스에 도달되자마자, 이것이 공지된 방법에 의하여 확인되며, 다음에 감소된 산소의 농도를 이용하며, 이러한 조건에서, 동일한 종류의 절연층은 동일한 종류의 래커층 보다 큰 비율로 에칭된다. 이전에 상술한 에칭비는 분리 실험동안에 관찰되어지며 유전체 또는 래커중 하나만 에칭된다. 실제 방법에 있어서, 상기 2개의 재료들은 동시에 에칭되며, 동일한 에칭 비율은 에칭된 절연층 부분으로부터 발생되는 산화 공간의 방출로 인하여 얻어지고, 플라즈마에 의해 활성화되는 하에서 상기 절연체의 에칭비를 실제 수정함 없이 래커의 에칭비를 증가시키므로써 얻어진다.
상기 절연체 층의 본래 표면내에서 참고로 한 공지된 방법은 외형적으로 평면 상에 금속 접촉 구성의 실현 결과처럼 2개의 고 레벨을 갖는 기복(relief)이 생긴다. 그러한 구조상에 형성된 절연층의 자유 표면은 상기 구성의 외측 처리부분 보다 낮은 다른편 부분과 접촉 구성의 위치와 일치하는 다른 투영부분을 갖고 있으며, 이들 2개의 면 사이의 높이 차는 금속 접촉 층의 두께와 동일하다.
그러나, 2개의 고레벨보다 큰 지형적 기복을 구비한 반도체 디바이스의 표면이 더욱 평탄화되는 것이 바람직하다.
예컨데, 매우 높은 집적 밀도를 갖는 MOS 트랜지스터를 구비하는 회로의 제조동안 나타난 기복은 필드 산화막에 의해 절연체로써 사용되며, 이것은 비절연 영역에 대하여도 나타나고, 반면에 다결정층의 부분이 사용되면, 특히 필드 산화물에 도달되는 활성 영역 사이에 한쪽에는 게이트 전극와 다른쪽에는 전기 접속을 이루기 위해 도핑된다. 기복은 4개의 다른 고레벨을 가진 다음 얻어진다.
실험은 공지된 방법이 2개의 별개 레벨보다 많은 기복을 갖는 경우에 대해서는 적용이 불가능하다는 것을 도시한다. 실행된 대부분의 실험은 가장 깊은 기복을 발견할 수 있으며 즉 절연층의 표면에서 가장 낮은 2개의 레벨을 분리한 높이 차이가 동작의 말단부에서 감소되지 않는다.
상기 발명은 반도체 디바이스의 표면에서 만족할만한 평탄성을 얻을 수 있도록 기복의 시작 영역이 복잡한 공지된 방법을 개선하여 제공하는 것이 본 발명의 목적이다.
사실 본 발명에 따르면, 반도체 디바이스의 표면 평탄화 방법은 절연층을 평탄화하기 위해서 절연층의 본래 표면이 2개의 다른 레벨보다 많은 기복을 가지며, 이 레벨중 한 레벨은 상기 디바이스의 전체 영역의 대부분을 차지하고 상기 양극단 레벨 사이에 놓이는 주레벨로써 정의되며, 상기 2개의 재료들은 2가지 단계에서 연속적으로 에칭되며 즉, 제1단계동안에 플라즈마 가스를 공급하므로써 탄화 플루오르 합성물에 비례하는 산소량이 제2단계동안에서 더욱 많아지며, 제1단계가 중지되는 순간 플라즈마에 의해 발생된 상기 CO 방사 라인이 강도를 갑자기 증가시키는 순간에 결정되는 것을 특징으로 한다.
본 발명에 따른 상기 방법은, 절연막과 래커같은 다른 재료들을 동시에 에칭하는 동안 2개의 단계만 이용하기 때문에 간소한 장점을 가지고 있고, 에칭하는 동안 상기 에칭 조건은 주어진 다른 값에서 선택된다. 이들 2개의 단계는 단지 래커를 에칭하는 동안만 예비적인 단계를 계속한다. 상기 예비적인 단계동안에 이용된 에칭 조건은 자유롭게 선택될 수 있는데, 그 이유는 이들 조건이 최종 평탄면 상에 영향을 끼치지 않기 때문이다. 따라서, 원한다면, 상기 플라즈마 에칭 동작동안은 본질적으로 공지된 에칭 조건을 가속화하도록 하는 예비 단계동안, 래커를 제공하므로써 감소시킬 수 있다. 이 경우에는, 상기 에칭 동작은 연속적으로 다른 3개의 일련 조건을 사용한다. 에칭 동작은 상기 예비적 단계 및 소위 제1단계동안 동일한 에칭 조건을 사용할 수 있고, 그 결과 오직 2번에 대한 에칭 처리동안 인가되는 다른 조건의 수를 감소시킨다.
상기 디바이스에서 절연층의 표면이 양극단 레벨 사이의 중간 레벨 즉 2개의 다른 레벨 보다 더 많은 기복을 가지며, 상기 디바이스의 전 영역의 주요 단면에 걸친 연장은 실제로 아주 빈번하게 발생한다. 주요 단면(Major fracton)은 전체 영역의 50%을 초과하는 단면을 의미하는 것이다.
본 발명에 따른 상기 방법은 상기와 같은 반도체 디바이스의 형태에 적용되고, 정확한 수단은 플라즈마 에칭 동작의 제1단계가 중단되는 순간을 결정하기 위해 제공되고, 그리고 제2에칭 단계로 진행하기 위해 수정된 조건들을 제공하기 위하여 제공된다. 사실상, 제1에칭 단계동안 플라즈마에 의해 발생된 발광 CO 방사 라인의 관찰은 절연층의 표면의 주료 레벨로부터 래커를 제거하는 순간에 일치하여 갑자기 증가하는 세기를 나타낸다.
상기 제1단계의 중단은 CO 광의 세기의 증가가 그것의 최대치를 초과하는 순간 또는 이러한 최대치를 초과하여 약간 지연후중 한개에 영향을 끼치는데, 즉 이것은 처리하는 동안 기판의 지형 기복 특성에 따라 좌우된다. 밀접하게 연관된 특성을 갖는 일렬의 기판의 경우에, 상기 제1에칭 단계를 중단시키는 순간에 각각의 개별적 에칭 동작으로부터 재산출할 수 있는 방법으로 결정될 수 있다.
본 발명의 유리한 실시예에 따라서, 에칭 조건의 장점을 결정하여 각각의 2개의 단계동안 적용되도록 했으며, 상기 방법은 제1단계동안 에칭 조건이 래커의 에칭 비율의 1과 1.5배 사이에 놓은 절연체의 에칭율을 얻기 위해 선택되며, 이 비율은 2개의 재료를 동시에 에칭하는 동안 측정되며, 이것은 노출된 표면 영역이 절연체의 가장 긴 튀어나온 부분을 덮지 않을 경우에만 이 단계의 시작 영역과 동등한 반면, 제2단계동안 상기 에칭 조건은 상기 래커의 에칭 비율을 1 및 1.5배 사이에 놓은 절연체의 에칭율을 얻도록 수정되고, 이 비율은 이들 재료를 연속적으로 에칭하는 동안 측정되지만, 노출된 표면 영역은 상기 주레벨에 래커로 덮여지는 것보다 더 깊은 절연층의 표면의 한 부분일 때만 에칭 동작의 최종 단계의 표면 영역과 동일하다.
주어진 지형 기복에 대해, 실제적으로 흥미로운 특성은 돌기부의 평균 볼륨과 상기 기복의 주레벨과 관련된 침강부의 평균 볼륨 사이의 비교에 의해 형성된다.
이러한 볼륨들을 거의 같게 연장하는 것이 실제의 경우에서 빈번하게 나타나며, 상기 제1단계의 중단은 상기 CO 라인의 방사 강도의 급작스런 증가에 의해 지시되는 순간에서만 작용되고 이 순간의 다음에 나타나는 지연후에는 작용되지 않는다.
본 발명은 동봉한 도면을 참조해 더욱 자세히 설명된다.
제1A도는 부분적이고 매우 개략적으로 나타낸 MOS 트랜지스터를 갖는 집적 회로에 관한 것이다. 실리콘 기판(10)은 특히 트랜지스터의 활성 영역을 규정하기 위하여 제공하는 필드 산화막(11)의 층에 의해 부분적으로 덮여 있다. 각각 트랜지스터는 다결정질 실리콘 층으로부터 형성된 전도 게이트 전극(12)을 가지며, 다결정질 실리콘은 상당히 두꺼워서 바람직한 형태로 잘라진다. 매우 높은 집적도를 가지는 집적 회로 분야에 통상적으로 공지된 것처럼 집적 회로 분야에 상기 게이트(12)는 자기 정열(self-aligned) 방법으로써 상기 소오스 및 드레인 영역(15)상의 접촉부 형성을 손쉽게 하도록 측면 절연 테이프(13)에 의해 경계지어진다. 또한 상기 도면은 트랜지스터의 게이트(12)에 동시에 형성되는 전기 접속 라인(16)을 나타내고, 적어도 상기 트랜지스터는 필드 산화막(11)상에 위치되는 사실에 의해 기판(10)으로부터 부분적으로 절연된다. 상기 반도체 디바이스는 실리카 유리에 기초하여 상당히 두꺼운 절연층(20)으로 덮여진다.
이 절연층(20)을 증착하기 위해 비-수평 표면, 예로, 소위 대기 압력 또는 저 압력(LPCVD)에서의 화학기상 증착법(CVD) 또는 플라즈마에 의해 활성화된 화학 증착법과 같은 것으로써 표면의 양호한 보호 특성을 제공하는 방법으로 구성된다. 상기 절연막(20)의 표면은 편평하지 않고 반대로 본 발명에 따른 방법에 의해 평탄화되는 기복을 갖는다.
이러한 목적을 위해, 그것들은 상기 디바이스의 어셈블리 상에 래커층(21)을 증착시키는데, 이것은 예로 HUNT 화학 회사에 의해 상표 HPR 204로 판매된 광감지 래커와 같은, 표면 기복의 감소 특성 때문이다. 일반적으로, 상기 래커층(21)은 200℃에서 어닐링에 의해 추가되는 자외선에 대해 45초동안의 노출로 구성하는 처리의 끝부분에서 그리고 상기 래커층(21)의 자유 표면(22)에서 기복을 제거한 전체 평면이 얻어지도록 1200nm의 비교적 큰 두께로 증착된다.
제1A도는 상기 방법의 단계에서 반도체 디바이스의 일부분을 나타낸다. 그러나, 상기 도면에서는 게이트 산화막층 또는 소오스 및 드레인 메탈라이제이션과 이 상세한 것은 도시하지 않고, 이러한 상세한 구성은 본 발명에 실제적으로 필요치 않다.
상기 절연막(20)의 표면을 평탄화 하기 위해서, 상기 래커층(20)에 제공된 디바이스는 플라즈마에 의해 산출되는 가스의 이온화된 종류의 활성에 의해 자유 표면(22)으로부터 연속적 에칭 동작으로 영향받기 쉽다.
이러한 목적을 위해, 3.7W/cm2의 기판력을 갖는 400KHZ의, 무선 주파수 전계에 의해 활성화되는 180Pa 압력에서 탄화 플루오르 합성물 및 산소를 포함하는 가스 혼합물을 구성해 사용한다.
공지된 방법에 따라서, 예비 단계동안 고농도의 산소가 플라즈마에 제공되는 가스로 이용될 때의 에칭 작동 기간을 줄일 수 있는데, 이것은 에칭 작동이 래커상에 배타적으로 영향을 끼치거나 절연층이 조금도 노출되지 않은 경우에 줄일 수 있다. 상기 절연막(20)(상기 부분 23과 같은)의 가장 긴 돌출부가 노출되었을 때, 상기 예비 에칭 단계는 종료되고, 다음 상기와 같은 에칭 조건은 절연층 및 래커의 재료가 상당히 동등한 비율로 에칭되도록 이용해야 한다.
상기 공지된 방법에 따라서 상기 에칭 동작은 상기 2개의 재료-절연체 및 래커-상에서 연속적으로 계속되는데, 이러한 것은 이들 각각의 물질이 다른 결핍된 상태에서 에칭되었을 때 동일한 에칭을 일으키는 분량에 대해 감소되는 탄화 플루오르 합성물에 비례하는 산소량을 감소시키는 플라즈마 개스의 공급을 사용하는 기간에 계속된다. 그러나, 예를들어 언급한 종류의 디바이스의 경우에 있어서, 상기 디바이스의 기복은 2개의 다른 레벨보다 더 많은 레벨을 가지며, 그것은 플레이트한 절연층의 최종 표면을 얻기 위한 공지된 방법으로도 불가능하다. 상기 실시예에서, 제1A도에서 도시한 상기 절연층의 본래 표면은 4개의 다른 레벨을 가지고, 상기 레벨 N1은 접속라인(16)에 의해 지시된 기복과 대응하고, 상기 레벨 N2는 트랜지스터의 게이트(12)에 의해 지시된 기복과 대응하며, 상기 레벨 N3는 필드 산화막(11)에 의해 지시된 상기 기복 대응하고, 그리고 마지막으로 상기 레벨 N4는 반도체 몸체부상의 직접 접촉 지역에 대응한다.
사실상 그것은 상기 디바이스의 어떠한 영역에서 각각의 구조가 서로 밀접하게 결합된 동일한 셀의 형태로써 발생한다는 것을 알 수 있다. 상기 영역중에서 이러한 영역들의 전체 영역에 관한 레벨(N1 내지 N4)에 의해 갖추어진 영역은 한정된다. 제2도는 상기 레벨 N1, N2, N3 및 N4가 연속적으로 초과될 때 노출되어 축적된 영역의 다이어그램도를 나타내며, 다시 말해 상기 절연층으로의 침투 깊이 Z의 함수이다. 이 다이어그램은 제1A도의 예로 제공된 상기 디바이스와 대응하고, 통상적으로 특이성을 가지며, 그것은 사실상 빈번히 발생하고 그리고 상기 레벨 N3의 경우에서, 상기 전체 영역의 주 비율을 차지하는 상기 양극단 레벨 N1 및 N4 사이에 놓이는 레벨의 하나이며, 이러한 이유 때문에 주레벨(main level) 처럼 표시된다.
상기 공지된 방법을 사용하는 동안, 그것은 주레벨 N3까지 상기 절연막의 평탄화된 표면을 얻기가 비교적 쉬우며, 반면에 상기 레벨 N3와 레벨 N4 간에 레벨 차이에 의해 나타난 기복이 실제적으로 감쇠되지 않는다.
본 발명에 따라서, 2개의 재료를 동시에 에칭하는 것은 2단계로 작용되는데, 플라즈마 가스를 제공하는 동안, 탄화-플루오르 합성물에 비례하는 산소량이 제2단계동안 더욱 높아지는 것이 제1단계이다.
본 발명은 플라즈마에 의해 산출된 상기 CO 방사 라인의 관찰에 의해 제1단계를 중단하는 것이 필요한 순간을 결정하도록 제의한다.
제3도의 다이어그램은 에칭 작동동안 임의의 크기에 따라 482.7nm의 파장에서 CO 라인의 방사 세기에 대한 시간 t의 변화를 도시하며, 상기 에칭 작동은 플라즈마 가스의 공급 특히, 탄화 플루오르 합성물에 관련된 산소의 농도가 전체 작동기간동안 일정하게 유지되는 기간이다. t0와 t1사이의 시간 간격은 래커만의 에칭, 즉, 예비 단계와 일치하고, 반면에 상수 t4에 의해 나타난 곡선 부분은 절연층의 전체 노출부 및 상기 재료만의 에칭에 대응한다. 상기 순간점 t1과 t4사이의, 방사 강도에서의 곡선 변화는 상기 순간점 t3에서의 매우 뚜렷한 최대점을 갖는 강도에서 급격한 증가를 나타낸다. 이후에서 설명되는 것처럼, 상기 시간 t3는 상기 주레벨 N3을 에칭동안 래커에 의해 더 이상 덮지 않는 순간과 일치한다. t1과 t3에 의해 표시되는 순간점은 절연층의 표면 레벨 N1과 N2를 초과하는 순간과 일치한다. 레벨 N1과 N2에서 노출된 영역들이 전체 영역 또는 상기 주레벨 N3에서 노출되는 영역과 비교하여 작은 영역이기 때문에, 동일하게 상기 CO 라인의 방사 강도에서의 변화도, 그것들은 제3도의 곡선에서 관찰되고, 또한 작게 남는다.
따라서 일련의 실험들은 플라즈마 개스의 공급 조건들과 동일하게 수행되는데, 공급조건은
사플루오르메탄 CF4의 유동율=70cm3/분,
아르곤의 유동율=650cm3/분,
산소의 유동율=13cm3/분,
플라즈마의 여기력=기판의 3.7W/cm2,
압력은 약 185Pa에서 유지되는데, 이것은 래커층 부분 및 제공된 양의 절연막 부분을 가지는 기판을 연속적으로 에칭할 때이며, 제공된 양은 각각의 실험동안 달라진다.
제4도는 동일한 동작동안 동시에 에칭되는 절연막의 관련 영역 A의 함수처럼 래커의 에칭율(VR) 차이를 도시한다. 상기 곡선에서, 상기 에칭율(VR)은 관련 크기상에서 표현되고, 상기 값(1)은 래커 재료만 에칭될 때, 즉, 절연체 물질의 결핍 상태에서 얻어지는 상기 비율로 제공된다. 이 도면에서 보여지는 것처럼, 래커의 에칭율은 동시에 에칭되는 절연 재료의 표면 영역의 함수처럼 상당히 변화한다. 동일한 실험동안, 상기 절연막 재료의 에칭율은 상당히 일정하게 남는다. 이것은 상기 절연막을 에칭함으로 방출되는 산소가 플라즈마로 적게 재유입되고 따라서 래커의 에칭에 기여하는 것이 사실이며, 상기 래커는 동시적으로 동일한 동작에 영향을 받는다. 상기 절연막의 에칭은 에칭하는 동안 이용되는 붕소이온의 질량에만 좌우되고 그리고 산소 농도에 비교적 민감하며, 산소 농도는 이 실험동안 절연체 물질의 에칭율에서 변화의 결여를 나타낸다.
제4도의 결과는 CF4의 유동율이 52cm3/m로 감소되고 그리고 18cm3/m의 유동율이 가해진다면 명확하게 얻어지고, 다음에 산소의 유동율은 18cm3/m로 증가하게 된다.
그것은 제3도의 실험적 곡선의 형태를 질적으로 표현하도록 기술될 수 있다. 순간 t0및 t1사이, 즉 래커 물질만 에칭하는 동안, 에칭에 의해 발생된 CO의 양은 작은 반응 개스내의 산소 농도에 일치하는 일정값으로 제한되는데, 이 값은 작다. 반대로, 상기 순간 t4이상, 즉 절연막의 재료만이 에칭되었을 때, 시간마다 발생된 CO의 양은 공급된 플라즈마 개스 내에 포함된 탄소 원자 농도에 의해 제한되고 반면에, 산소의 량을 부가하므로써, 산소는 절연층을 에칭하여 발생된다. 상기 주레벨 N3가 에칭하는 동안 래커로부터 이탈되었을 때, 동시적으로 매우 빠르게 증가하는 절연막의 노출 표면 및 에칭에 의해 영향받는 래커층 표면은 감쇠된다.
상기 표면 영역에서 급속히 변화하는 동안 이것은 2개의 물질에 의해 점유되고, 다른 한편 비교적 큰 절연체 물질의 표면은 산소 방출을 산출하며, 그리고 또다른 한편으로는 래커 물질의 비교적 큰 표면은 탄소 원자를 방출하고, 에칭에 기인하여 짧은 시간에 대해 유용가능하다. 따라서, 상기 CO 방사 라인이 에칭하는 동안 래커로부터 주레벨 N3를 이탈시키는 순간에 최대 강도를 통과시킨다는 것이 설명될 수 있다.
단순한 추론은 상기 이유에 대해 반-양적분석법(semi-quantative)에서의 설명을 허용하는데, 이것은 큰 넓이 플레이트 표면이 래커로부터 자유롭게 되는 순간에 상기 CO 라인의 최대 방사 강도를 얻는 순간 t3때문이다. 상기 기판의 표면에서, 상기와 같은 접촉 영역 또는 절단 통로 같이 제공된 영역은 기복 없이 평탄한 표면을 갖는다. 래커층을 증착하기 위해 이용된 방법은 이러한 영역에서 정상층의 두께 enom처럼 표시된 두께를 제공한다. 비교적 짧은 거리에서 주기적으로 반복되는 다른 레벨의 기복을 갖는 기판의 다른 영역에 있어서, 단위 표면당 증착된 래커의 평균 볼륨이 정상층 두께와 같게 되는 것을 허용할 것이다.
e1, e2, e3, 및 e4(제1도를 보라)는 유전층 각각의 레벨 N1, N2, N3, N4에 대한 오른쪽 각에서 래커층(21)의 두께를 나타내고 그리고 S1, S2, S3, S4는 S1+S2+S3+S4=1 처럼 이 레벨에 의해 존재하는 영역의 비를 나타냈다. 따라서 그것은
e1·S1+e2·S2+e3·S3+e4·S4=enom………………………… (1)
로 적을 수 있다.
상기 주레벨 N3를 덮고 있는 래커 e3의 두께를 얻기 위해 이 관계는
e1·(S1+S2+S3+S4)+(e1-e3)·S1+(e2-e3)·S2+(e4-e3)·S4=enom …(2)
e3=enom+(e3-e1)·S1+(e3-e2)·S2+(e4-e3)·S4………………… (3)
과 같이 적혀질 수 있다.
상기 식(3)은 래커층의 정상 두께 enom과 동일한 절연막의 주레벨 N3과, 그것의 범위에 대한 고려할 만한 면적의 평탄한 지역에 대한 오른쪽 각에서 래커층의 두께 e3를 표현하고, 상기 주레벨 N3를 초과하는 절연체 부분의 볼륨은 주레벨 N3하의 절연체 결핍부분의 볼륨 평균과 동일하다.
가설에 의해 상기 주레벨 N3과 다른 지역에 대해 고려할만한 지역 S3를 점령한다는 사실에 의해, 다른 지역은 사실상 매우 빈번히 조정되고, 상기 래커층 e3의 두께는 정상의 두께 enom를 차단하도록 유지하는 상기 주레벨 N3를 덮는다. 상기 경우에 있어서 정상의 두께는 식(3)의 숫자적 적용으로 제공되고 그 결과 e3=enom+7nm 즉 e3는 enom으로 결합된다.
따라서, 에칭하는 동안 상기 래커는 상기 기복 및 실제적 면적의 평탄한 영역에 대한 주레벨 N3로부터 동시에 제거된다. 다른, 한편으로 이것은 상기 에칭 동작동안 상기 CO 라인의 방사 피크 강도의 증가를 표현하는 결과를 갖는다. 다른 한편으로, 본 발명은 중단되어야만 하는 에칭 동작의 제1단을 순간적으로 결정하는 정확한 특성을 이용한다.
대부분의 실제적 경우에서, 상기 주레벨 N3에 대한 오른쪽 각에서 래커층의 두께 및 고려할만한 면적의 평탄한 영역에 대한 오른쪽 각에서의 두께 enom사이의 차이는 매우 작고 그리고 무시될 수있다. 상기 에칭 동작의 제1단의 차단은 강도(상수 t3)가 갑작스럽게 증가하는 것이 나타나는 상기 CO 방사 라인의 동일 순간에서 작용된다.
다른 경우에 있어서, 식(3)의 응용에 의해, 그것은 중요한 두께 차를 갖는 e3＞enom나타내고, 짧은 지연후, CO 라인의 방사 강도의 증가후 에칭동작의 제1단을 중단하도록 하며, 상기 지연 기간은 실험에 의해 쉽게 결정될 수 있다.
상기 제1에칭 단계는 고주파 발진기의 파워를 끊으므로 차단된다. 상기 에칭 리액터의 개스 공급 조건은 수정되고 그리고 특히 탄화 플루오르 합성물에 비례하는 산소량은 제2단계의 활성 조건, 즉 노출된 유전층 표면의 총합을 갖는 조건에서 상기 래커의 에칭율을 1 내지 1.5배인 절연막의 에칭율을 산출하도록 감소된다. 상기 개스 흐름은 상기 고주파 파워의 결핍으로 짧은 기간동안 안정화되는 에칭동작의 제2단에 대한 관점으로 수정되는 에칭 조건과 일치하는 에칭 리액터로 시작된다.
제1A도의 설명으로 제공된 보기의 방법에 의한 반도체 디바이스는 제1B도에서 나타낸 것과 같은 상태이다. 이 2개의 도면에서, 상기 대응 소자는 동일한 참조번호에 의해 표시된다. 상기 절연막(20)은, 상기 평탄한 단계동안 에칭되고, 새로운 자유 표면(25)을 가지며, 그것은 제1A도의 주레벨 N3와 실제로 대응하여 평탄화된다.
상기 절연막(20)의 가장 깊은 레벨(N4)만은 상기 래커층의 잔여부분(26)으로 여전히 덮여 있다.
본 발명에 의한 방법의 제1단계 및 제2단계동안 에칭점을 결정하는 방법은 제5도의 곡선을 참조한다. 도시된 곡선은 일련의 실험에 의해 얻어지고, 사플루오르메탄 CF4의 유동율은 52cm3/분이며, 그것은 18cm3/분의 삼플루오르메탄 CHF3의 유동율을 가하며, 압력은 185Pa 및 3.7W/cnm2에서 플라즈마의 여기력에서 유지된다. 제5도의 곡선(30 및 31)은 공급되는 플라즈마 개스로 유입되는 변화하는 산소의 유동율 함수와 같은 래커 VR의 에칭율에 대한 절연막 VO의 에칭율인 VO/VR을 나타낸다.
상기 곡선(30)은 7%의 노출된 절연막 표면을 나타내는 유사한 샘플에 관한 것이며, 반면 상기 곡선(31)은 90%에 가까운 노출된 절연체 표면에 대한 또다른 일련의 유사한 샘플과 일치한다. 제1 및 2도의 예에서 설명한 바와 같은 타입의 샘플을 갖는, 절연막의 가장 먼 돌출부분, 즉 레벨 N1에서의 부분은 대략 7%의 표면 영역을 형성하고, 18cm3/분의 산소 유동율은 제5도에서 지시된 것과 같은 조건에서 1.15의 VO/VR 비율을 산출하는 에칭 동작의 제1단동안 사용되어진다. 오히려, VO/VR 비는 1 및 1.5 사이에 놓이도록 선택된다.
상기 에칭 동작의 제2단계동안, 상기 절연막(20)의 표면 부분만은 여전히 래커로 덮여지는 주레벨(N3) 보다 깊고, 반면 절연막의 노출된 표면 지역은 90%에 근사하며, 6cm3/분의 산소 유동율은 플라즈마로 제공되도록 선택되고 제5도에서 지시된 것처럼 1.15의 VO/VR 비를 산출한다.
에칭 동작의 실험에 의해, 사플루오르메탄 CF4의 흐름의 주어진 비율이 플라즈마 개스의 공급을 위한 삼플루오르메탄 CHF3의 동일 흐름으로 대체된다면, 사플루오르 메탄은 동일 결과, 다시 말해 VO/VR의 비율이 1을 얻기 위해 산소 흐름을 조금 증가하는데 필요하다는 것이 발견되었다. 삼플루오르메탄으로 사플루오르메탄의 도출을 플러스 또는 제로로 남는 제2단계의 에칭 동작동안 이용되어지는 산소 흐름에 대해 유리하다. 사실상 제5도는 래커의 에칭율을 1 및 1.5배 사이에 놓이는 절연체의 에칭율을 각각의 이 단계동안 유지하도록, 제1단계동안 이용되는 흐름과 비교하여 상기 제2단계동안 플루오르카보닉 합성물에 비례하는 산소량을 감소시키는데 필요한 변화를 나타낸다.
상기 에칭 동작의 제2단계의 끝은 절연층(20)의 표면이 래커로부터 완전히 이탈 후 일어난다. 상기 제2단계를 중단시키는 순간은 통상적 기술중 하나, 예로 정확한 작동 시간의 사용, 또는 플라즈마의 방사 스펙트럼 라인중 한개의 관찰, 도는 절연막(20)의 잔여부분 상의 광학적 간섭과 같은 수단에 의해 일정해진다.
상기 처리의 끝에서, 절연막(20)의 새로운 자유 표면은 얻어진다. 그것은 제1B도에서 파선(35)에 의해 지시되어진다.
이러한 새로운 자유 표면(35)은 상기 동작이 본 발명에 따라 수행될 때의 기복으로부터 자유롭게 되고, 일반적으로 레벨에 있어서 여분 차이는 50nm 보다 작게 존재한다. 그 결과로서, 상기 동작은 반도체 디바이스의 표면에서 상호 접속의 형태로 확립되도록 제공되어 수행될 수 있고, 상기 절연막(20)의 새로운 자유표면(35)은 전도적 상호 접속 층의 증착에 대한 레벨 차이로부터의 요구된 베이스 자유를 제공한다.
본 발명이 출원서의 제한된 분야를 갖는 예에 의해 설명될지라도, 그것은 본 발명의 범주로부터 벗어남 없이 기술적으로 숙련된 자들에 의해 변화시킬 수 있다. 특히, 묘사는 플라즈마 에칭을 수행하는 양호한 조건의 방법에 의해 기술한다. 이러한 조건은 넓은 범위 특히 압력값, 파워의 값, 고주파 발진기의 주파수 값으로 변형되는 것은 명확하고, 상기 값은 일반적으로 이용된 장비의 형태에 따라 다르다. 더우기, 사플루오르메탄(CF4) 또는 혼합 사플루오르메탄-삼플루오르메탄(CF4-CHF3) 대신에, 플루오르 합성물처럼 적용되는 일반적 공식 CxFy로 표현되는 다른 관련 합성물 또는 높은 플루오르 내용물을 갖는 어떤 적절한 합성물의 하나 또는 합성물 CHF3로 만들어 사용될 수 있다.

Claims (5)

  1. 적절한 처리후 실제로 자유 플레이트 표면을 얻기 위해 충분한 두께를 갖는 래커층을 증착시키는 방법과, 래커층을 에칭한 후 실제로 평탄한 절연층의 새로운 자유 표면을 얻기 위한 플라즈마 에칭하는 방법으로 구성하며, 상기 방법에서, 에칭 동작이 2개의 재료, 즉 절연체 및 래커상에서 동시에 처리될 때 제공된 플라즈마 개스가 사용되고, 플루오르카보닉 합성물에 비례하는 산소량은 각각의 이들 재료가 서로 결핍된 상태에서 에칭될 때 동일한 에칭율을 발생시키는 관련 질량에 대해 감소되는 실리카 유리에 의한 절연층으로 덮여진 반도체 디바이스의 표면을 평탄화하는 방법에 있어서, 절연막을 평탄화하기 위하여, 절연막 본래의 표면이 2개의 다른 레벨보다 많은 기복(relief)을 가지며, 이러한 레벨중 하나는 상기 디바이스의 전제 영역의 주요부분을 점령하고 상기 극단 레벨 사이에 놓이는 주레벨 처럼 정의되며, 상기 2개의 재료는 2개의 단계, 즉 플라즈마 개스를 공급하는 동안 플루오르카보닉 합성물에 비례하는 산소량이 제2단계동안 보다 높은 제1단계에서 동시에 에칭되고, 제1단계를 중지하는 순간은 플라즈마에 의해 산출된 CO 방사 라인이 갑자기 강도를 증가시키는 순간에 결정되어 동시에 에칭되는 것을 특징으로 하는 반도체 디바이스의 표면 평탄화 방법.
  2. 제1항에 있어서, 상기 제1단계 에칭동안 상기 에칭 조건이 상기 래커의 에칭율 1과 1.5배 사이에서 놓이는 절연체의 에칭율을 얻도록 선택되고, 이 비율은 2개의 재료를 동시에 에칭하는 동안 측정되며, 상기 노출된 표면 영역은 가장 먼 돌출부분의 절연막만 덮지 않았을 때 이 단계 시작부에서의 표면 영역과 동등하게 노출되는 반면, 상기 제2단계동안 상기 에칭 조건은 래커의 에칭율 1과 1.5배 사이에 놓이는 절연체의 에칭율을 얻기 위해 정정되며, 이러한 비율은 상기 재료들을 동시에 에칭하는 동안 측정되지만, 상기 주레벨보다 깊은 절연층의 표면 영역부분만 래커로 덮여질 때의 에칭 작동의 최종 단계에 대한 표면 영역과 동일하게 노출된 표면 영역으로써도 측정되는 것을 특징으로 하는 반도체 디바이스의 표면 평탄화 방법.
  3. 제1 또는 2항에 있어서, 상기 주레벨과 관련을 갖는, 절연막의 본래 표면이 침강의 평균 볼륨과 실제로 동일한 돌기부의 평균 볼륨을 가지며, 상기 제1단계의 차단이 강도에 있어서 갑작스러운 증가를 나타내는 CO 방사 라인에서와 동일한 순간에서 작용되는 것을 특징으로 하는 반도체 디바이스의 표면 평탄화 방법.
  4. 제1항에 있어서, 플라즈마 개스의 공급을 위해 사플루오르메탄 CF4및 삼플루오르메탄 CHF3의 혼합물이 플루오르카보닉 합성물처럼 사용되는 것을 특징으로 하는 반도체 디바이스의 표면 평탄화 방법.
  5. 제1항에 있어서, 사용되는 플루오르카보닉 합성물이 삼플루오르메탄 CF3인 것을 특징으로 하는 반도체 디바이스의 표면 평탄화 방법.
KR1019890002125A 1988-02-26 1989-02-23 반도체 디바이스의 표면 평탄화 방법 KR0125763B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8802375A FR2627902B1 (fr) 1988-02-26 1988-02-26 Procede pour aplanir la surface d'un dispositif semiconducteur
NL8802375 1988-02-26

Publications (2)

Publication Number Publication Date
KR890013731A KR890013731A (ko) 1989-09-25
KR0125763B1 true KR0125763B1 (ko) 1997-12-26

Family

ID=9363670

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890002125A KR0125763B1 (ko) 1988-02-26 1989-02-23 반도체 디바이스의 표면 평탄화 방법

Country Status (5)

Country Link
EP (1) EP0336461B1 (ko)
JP (1) JP2739228B2 (ko)
KR (1) KR0125763B1 (ko)
DE (1) DE68918738T2 (ko)
FR (1) FR2627902B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3801976A1 (de) * 1988-01-23 1989-08-03 Telefunken Electronic Gmbh Verfahren zum planarisieren von halbleiteroberflaechen
JP2913918B2 (ja) * 1991-08-26 1999-06-28 日本電気株式会社 半導体装置の製造方法
US5378318A (en) * 1992-06-05 1995-01-03 Vlsi Technology, Inc. Planarization
US7175773B1 (en) 2004-06-14 2007-02-13 Carl Zeiss Laser Optics Gmbh Method for manufacturing a blazed grating, such a blazed grating and a spectrometer having such a blazed grating

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59125629A (ja) * 1983-01-05 1984-07-20 Nec Corp 平担化方法
US4511430A (en) * 1984-01-30 1985-04-16 International Business Machines Corporation Control of etch rate ratio of SiO2 /photoresist for quartz planarization etch back process
JPH0779097B2 (ja) * 1985-06-28 1995-08-23 松下電器産業株式会社 平坦化エツチング方法
FR2587838B1 (fr) * 1985-09-20 1987-11-27 Radiotechnique Compelec Procede pour aplanir la surface d'un dispositif semi-conducteur utilisant du nitrure de silicium comme materiau isolant
US4676868A (en) * 1986-04-23 1987-06-30 Fairchild Semiconductor Corporation Method for planarizing semiconductor substrates
FR2599892B1 (fr) * 1986-06-10 1988-08-26 Schiltz Andre Procede d'aplanissement d'un substrat semiconducteur revetu d'une couche dielectrique

Also Published As

Publication number Publication date
DE68918738T2 (de) 1995-04-27
JP2739228B2 (ja) 1998-04-15
DE68918738D1 (de) 1994-11-17
FR2627902A1 (fr) 1989-09-01
EP0336461A1 (fr) 1989-10-11
KR890013731A (ko) 1989-09-25
FR2627902B1 (fr) 1990-06-22
JPH01261828A (ja) 1989-10-18
EP0336461B1 (fr) 1994-10-12

Similar Documents

Publication Publication Date Title
US6174451B1 (en) Oxide etch process using hexafluorobutadiene and related unsaturated hydrofluorocarbons
US6602434B1 (en) Process for etching oxide using hexafluorobutadiene or related fluorocarbons and manifesting a wide process window
US6103590A (en) SiC patterning of porous silicon
US6387287B1 (en) Process for etching oxide using a hexafluorobutadiene and manifesting a wide process window
US6797189B2 (en) Enhancement of silicon oxide etch rate and nitride selectivity using hexafluorobutadiene or other heavy perfluorocarbon
US5201993A (en) Anisotropic etch method
US5169487A (en) Anisotropic etch method
US6849193B2 (en) Highly selective process for etching oxide over nitride using hexafluorobutadiene
US20040023502A1 (en) Undoped and fluorinated amorphous carbon film as pattern mask for metal etch
US20080197109A1 (en) Etch pattern definition using a CVD organic layer as an anti-reflection coating and hardmask
KR20030066673A (ko) 반도체 구조에서 텅스텐 또는 질화 텅스텐 전극 게이트식각 방법
US5658425A (en) Method of etching contact openings with reduced removal rate of underlying electrically conductive titanium silicide layer
TW200823998A (en) Self-aligned contact etch with high sensitivity to nitride shoulder
JPS6365625A (ja) エッチング方法
US6235653B1 (en) Ar-based si-rich oxynitride film for dual damascene and/or contact etch stop layer
US6117788A (en) Semiconductor etching methods
US5522520A (en) Method for forming an interconnection in a semiconductor device
KR100311487B1 (ko) 산화막식각방법
US7008878B2 (en) Plasma treatment and etching process for ultra-thin dielectric films
US6399515B1 (en) Plasma etch method for forming patterned chlorine containing plasma etchable silicon containing layer with enhanced sidewall profile uniformity
US5271799A (en) Anisotropic etch method
US7566924B2 (en) Semiconductor device with gate spacer of positive slope and fabrication method thereof
KR0125763B1 (ko) 반도체 디바이스의 표면 평탄화 방법
WO2000059021A1 (en) Enhancement of silicon oxide etch rate and substrate selectivity with xenon addition
US6297168B1 (en) Edge defect inhibited trench etch plasma etch method

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021001

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee