CN100423208C - 等离子体蚀刻方法和蚀刻工具以及蚀刻构件的方法 - Google Patents

等离子体蚀刻方法和蚀刻工具以及蚀刻构件的方法 Download PDF

Info

Publication number
CN100423208C
CN100423208C CNB2005101373984A CN200510137398A CN100423208C CN 100423208 C CN100423208 C CN 100423208C CN B2005101373984 A CNB2005101373984 A CN B2005101373984A CN 200510137398 A CN200510137398 A CN 200510137398A CN 100423208 C CN100423208 C CN 100423208C
Authority
CN
China
Prior art keywords
etching
gas
admixture
plasma
watts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101373984A
Other languages
English (en)
Other versions
CN1828843A (zh
Inventor
格拉多·A·戴戈迪诺
斯昌林
叶延
史云炅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN1828843A publication Critical patent/CN1828843A/zh
Application granted granted Critical
Publication of CN100423208C publication Critical patent/CN100423208C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Abstract

在至少某些实施例中，本发明是一种等离子体蚀刻方法，包括施加包含CF4、N2和Ar的气体混合物，并形成高密度和低轰击能量的等离子体。高密度和低轰击能量的等离子体是通过使用高源和低偏压功率设置而形成的。气体混合物还可包括H2、NH3、碳氟氢化合物气体和/或碳氟化合物气体。碳氟氢化合物气体可包括CH2F2、CH3F；和/或CHF3。碳氟化合物气体可包括C4F8、C4F6和/或C5F8。

Description

等离子体蚀刻方法和蚀刻工具以及蚀刻构件的方法
技术领域
本发明涉及一种电介质蚀刻方法。
背景技术
通过减少执行一个或多个制造步骤所需的时间，可提高半导体或薄膜器件的生产率。这不仅减少了生产器件的总时间，而且对一套现有的生产设备来说提供更高的整体生产能力。反过来，能够减少原始资本投资的量和/或所需的扩展费用。
但是，必须以继续保持所需质量水平的方式来提高任一生产步骤的速度。由于更多的缺陷及器件失效，不能保持质量水平将通过器件成品率的下降抵消升高的生产量。
在半导体或薄膜器件制造中的一个共同步骤是蚀刻。蚀刻可以是通常使用液态酸的湿法蚀刻，或更常用的包含应用等离子体来蚀刻器件的方法的干法蚀刻。
在干法蚀刻期间，高度需要蚀刻形成构件(feature，例如通孔和沟槽)，精细限定它们的侧壁尽可能垂直。精细限定的结构降低了缺陷(即缺点)的潜能，并减小了构件或元件之间所需的间隔量。由于垂直侧壁能够制造更深(即更高纵横比)和更均匀的结构，因此是有益的。
企图提高蚀刻速率的途径包括提高轰击能量和/或等离子体密度。通过提高偏压来提高轰击能量，并通过提高源功率来提高等离子体密度。
当该方法导致更高的蚀刻速率，存在某些大问题。例如，通过升高偏压功率至3500瓦特，能达到大约
Figure C20051013739800081
的蚀刻速率。但是，通过升高轰击能量，减小了光刻胶的选择比并在被蚀刻的构件周围形成条纹且向外伸出。而且，密度的增加造成构件的侧壁具有锥形的轮廓，即，侧壁不具有垂直(或近似垂直)的形状。更高的密度水平还造成蚀刻在所需的停止点之前终止。
结果，当通过增加轰击能量或增加密度来提高蚀刻速率时，由于条纹、锥形侧壁和/或不完全的深度使获得的构件极大的变形。这些变形将导致完成的器件的主要缺陷和失效。如此，以该方法提高蚀刻速率将造成整个生产成品率的无法接受的下降。
因此，存在对提供提高蚀刻速率的蚀刻方法的需要，而同时保持可接受的生产量水平。即，蚀刻方法能提供能够严格限定所完成的蚀刻构件的、具有垂直(或近似垂直)的侧壁、和延伸到所需深度的更快的蚀刻速率。
发明内容
在至少某些实施例中，本发明为一种等离子体蚀刻法，包括应用包含CF4、N2和Ar的气体混合物，并形成高密度和低轰击能量的等离子体。通过使用高源和低偏压设置来形成高密度且低轰击能量的等离子体。依照实施例，电子或电子密度的密度可为大约5×1010电子/cm3及以上的范围，包括大约1×1011电子/cm3及以上范围。气体混合物可进一步包括H2、NH3、碳氟氢化合物气体和/或碳氟化合物气体。碳氟氢化合物气体可包括CH2F2、CH3F；和/或CHF3。碳氟化合物气体可包括C4F8、C4F6和/或C5F8。
在其它实施例中，本发明为一种用来蚀刻构件的方法，其包括：提供半导体晶片；在半导体晶片上施加包括CF4、N2和Ar的气体混合物；以高源功率和低偏压功率形成等离子体；和蚀刻半导体晶片以在半导体晶片中形成构件。
用于这些实施例的气体混合物可进一步包括H2、NH3、碳氟氢化合物气体和/或碳氟化合物气体。碳氟氢化合物气体包括CH2F2、CH3F；和/或CHF3。碳氟化合物气体可包括C4F8、C4F6和/或C5F8。对于某些实施例，气体混合物中气体的流速为大约65sccm的CF4、大约170sccm的N2以及大约500sccm的Ar。附加气体的流速为大约20sccm的H2、大约10sccm的C4F8、大约10sccm的CH2F2和大约20sccm的NH3。
半导体晶片可具有大约200mm至大约300mm的直径。在具有300mm晶片的实施例中，高源功率可为大约400瓦特至2000瓦特之间，且低偏压功率为大约600瓦特至3000瓦特之间。在具体实施例中，高源功率为大约1000瓦特至大约1500瓦特，且低偏压功率为大约2800瓦特。
半导体晶片可包括电介质材料，蚀刻该电介质材料以形成例如通孔或沟槽的构件。电介质材料可以是低-K电介质材料。材料的介电常数可在大约2.0至约3.6之间。
在使用200mm晶片的某些实施例中，在约0sccm的流速施加CF4，在约0sccm的流速施加N2和在约0sccm的流速施加Ar，在约70sccm的流速施加NH3、在约25sccm的流速施加C4F8，在约20sccm的流速施加CH2F2。这些实施例中，在约40mT的压力下施加气体混合物。这些实施例可进一步包括施加过蚀刻气体混合物。其中过蚀刻气体混合物包括施加包含C4F6、N2和Ar的气体混合物。
在其它实施例中，本发明的等离子体蚀刻工具为具有能够接收晶片的腔体。该腔体包含由CF4、N2和Ar构成的气体混合物，并具有在腔体内形成的用于蚀刻晶片的高密度和低轰击能量的等离子体。
附图说明
图1A-1F是依照本发明的至少一个实施例的蚀刻工艺的侧视图。
图2A-2D是依照本发明的实施例的蚀刻方法的流程图。
图3A-3C是依照本发明的至少一个实施例的蚀刻工艺的侧视图。
图4是依照本发明的至少一个实施例的结构的侧视图。
图5A和5B是依照本发明的至少一个实施例的结构的侧视图。
图6A和6B是依照本发明的至少一个实施例的结构的侧视图。
图7A和7B是依照本发明的至少一个实施例的结构的侧视图。
图8A和8B是依照本发明的至少一个实施例的结构的侧视图。
图9A和9B是依照本发明的至少一个实施例的结构的侧视图。
图10A和10B是依照本发明的至少一个实施例的结构的侧视图。
图11A和11B是依照本发明的至少一个实施例的结构的侧视图。
图12A和12B是依照本发明的至少一个实施例的结构的侧视图。
图13A和13B是依照本发明的至少一个实施例的结构的侧视图。
图14A和14B是依照本发明的至少一个实施例的结构的侧视图。
具体实施方式
在至少一个实施例中，本发明为一种方法，以高蚀刻速率将构件蚀刻至结构的材料层中，完成某种所需的蚀刻轮廓，而结构的其它层具有可接受的选择比。
在某一实施例中，当维持所需构件的轮廓时，申请人的发明应用高源和低轰击电平以得到高蚀刻速率。用于电介质蚀刻的高源、即高密度，提供升高的蚀刻速率，其至少在某些示例中为约9000埃每分钟，或
Figure C20051013739800111
和约
Figure C20051013739800112
之间的范围。该蚀刻速率相对于那些用于有些相近的蚀刻轮廓结果的约
Figure C20051013739800113
Figure C20051013739800114
至
Figure C20051013739800115
的更为常用的蚀刻速率要高。当然，更高的蚀刻速率能够减少工艺时间并对于给定量的蚀刻工具来说提高生产能力。低轰击、即低偏压电平，通过减少或消除蚀刻构件周围形成的任何条纹的量和度来改进轮廓。由于更新的光刻胶材料倾向于非常软且薄，从而能够形成更小的构件，因此减少条纹是很重要的。
依照本发明的某些实施例，或者说，通过本发明的不同实施例中的各种附加气体，可进一步改进所形成的构件的蚀刻轮廓的形状。例如，在本发明的实施例中，使用包含氢的气体，来控制包括蚀刻速率和轮廓在内的各种蚀刻因素。在某些实施例中，在进行蚀刻以减小轮廓的锥度而在蚀刻结构中对底部阻挡层保持某些选择比期间使用氢气(H2)。在其它实施例中，使用氨气(NH3)来减小对于底部阻挡层具有低选择比的轮廓的锥度。在又一些实施例中，使用二氟甲烷(CH2F2)气体来增加蚀刻速率，具有一些锥形的轮廓。本发明中可使用的其它气体包括八氟环丁烷(C4F8)、六氟丁二烯(C4F6)、C5F8、C5F8O和/或各种上述列出气体的结合物。
在蚀刻期间通过使用各种气体，本发明的实施例可增加蚀刻期间结构其他层的选择比。非常聚合的气体的使用使得对其他材料层的选择比增加。贫气，即那些不产生过量聚合体的气体，可用来结合高源以提供更高的选择比。例如，在介电材料层的蚀刻期间较低含碳的气体诸如四氟化甲烷(CF4)使得源功率增加来得到光刻胶选择比的增加。对光刻胶层的低选择比(例如低于大约5的选择比)可导致光刻胶层中的条纹。需要高选择比的另一层为阻挡层(如果结构中有的话)，其通常设置于介电层之下来蚀刻。
本发明的实施例可使用任何各种不同的应用蚀刻的制造工艺。即，可在各种不同的材料、环境、工艺步骤和设置中进行申请的实施例方法。具体的，本发明的各种实施例的应用可包括用于镶嵌或双重镶嵌工艺。在这些工艺中，在层间介电层(ILD)、金属间介电层(IMD)等材料的蚀刻期间可应用发明的实施例，来增加蚀刻速率，而得到期望的生产质量水平。具体的，可使用本发明形成ILD、IMD或相似层中的OSG通孔和/或沟槽结构，使得形成半导体集成电路中的多级互连结构。
近年来，使用双重镶嵌工艺来提高集成电路的性能。使用双重镶嵌图案化工艺，通过铜和低K介电材料来替代标准的铝和氧化硅互连结构。在后端工艺中通常使用双重镶嵌图案化工艺，其在器件与元件之间形成互连。
直到最近，后端工艺通常包括使用钨栓塞与铝互连相结合。通常，在确定区域上沉积铝，然后选择性地蚀刻以限定所需的互连。但是，为了进一步提高性能，最近开始在互连中使用具有更高导电性的材料，例如铜。当使用铜来提供许多好处时，其不能如铝那样通过蚀刻来形成。
结果，研究不需要铜的蚀刻步骤而设置铜的制造工艺。在镶嵌和双重镶嵌工艺中，在第一材料中限定例如通孔和沟槽等构件，然后在这些构件中沉积第二材料。蚀刻的第一材料通常为介电层，且沉积的第二材料为金属，例如铜。通过CMP平整化工艺可加入附加层，其提供形成下一层所需的沉积表面。结果，该工艺使得不需要蚀刻铜，而在一层或多层中选择性地形成铜互连。
使用在互连之间设置绝缘材料的具有低电阻的互连材料(铜)，可导致互连结构(层)之间形成的电容升高。该升高的电容通过降低互连的信号传输速度，有害地影响器件的性能。
通过降低互连之间设置的材料的介电常数(k)，可降低电容效应，且可恢复信号传输速度，甚至升高超过铝互连得到的速度。低K电介质包括掺杂碳的二氧化硅和其它类似材料。由于在蚀刻期间产生的高量碳副产品或残余物可妨碍蚀刻，这些低K电介质中的高碳含量可使得它们难以蚀刻。加入这些干扰物，可造成由于使用低紫外线(DUV)光刻胶而产生的残余或浮渣的有害效应。
如这里详细描述的，本发明的实施例可应用于包括使用DUV光刻胶工艺的低K电介质的蚀刻。申请发明的实施例提高电介质的蚀刻速率而不发生剩余物形成的有害效应。
图1A-F描述了双重镶嵌工艺的例子。如图1A所示，晶片100或示出的结构包括导线110，阻挡层120，层间电介质或ILD层130，以及图形化的光刻胶140。图1B示出当ILD层130沉积之后，在ILD层130中图案化通孔132。然后，当在电介质蚀刻反应器中蚀刻通孔和剥离光刻胶140之后，清洗晶片100并在晶片100上旋涂底部抗反射涂层或BARC150或光刻胶，如图1C所示。接着，如图1D和E所示，在等离子体反应器中回蚀刻晶片100并退回沟槽光刻到施加图案化的光刻胶层160。最后，如图1F所示，开口沟槽134，剥离光刻胶160和BARC/光刻胶150，并在电介质蚀刻反应器中开口阻挡层120。依靠实施例，本发明可应用于双重镶嵌工艺的第一步骤，即图1A与1B所示，其蚀刻ILD层130。
本发明申请的具体示例包括蚀刻有机金属硅化物玻璃，或OSG，低K电介质。OSG可以是使用例如90纳米或更低的低K膜中。清楚地，此图案化工艺可应用到任何低kOSG多孔和无孔膜。当然，本发明申请的工艺不限于双重镶嵌工艺或OSG蚀刻。
以CF4/N2/Ar气体混合物蚀刻-基础工艺
本发明的实施例使用高蚀刻速率的基础工艺，其中在主要蚀刻期间使用包含四氟化甲烷(CF4)、氮(N2)和氩(Ar)的气体混合物。
如图2A所示，结合该基础工艺的制造方法200可包括如下步骤：提供蚀刻材料210，提供包括CF4、N2和Ar的混合气体220，形成高密度和低轰击能量等离子体230的媒介物，和蚀刻蚀刻材料240。如所述，这些步骤的每一步可包括一个或多个附加步骤和/或在几个不同的各种不同的变量的具体值、或值范围进行。
方法200的初始步骤是提供蚀刻材料210。在图3A的结构中，在至少一个实施例中示出了该步骤。
通过方法200可蚀刻各种不同的材料。在本发明的某些实施例中，在电介质材料上进行蚀刻。如前面指出的，以该方法蚀刻低K电介质可提供某些优点，包括：更快蚀刻速率和改进蚀刻结果，包括减少条纹的更垂直的轮廓和更少剩余物的形成。该低K电介质为那些相对于其他公知电介质材料例如SiO具有更低介电常数(K)的材料。这些低K值可以是2.0-3.7的范围。这里描述了该低K电介质材料的具体实施例。这些材料可用于各种不同的应用，包括层间介电层(ILD)和金属间介电层(IMD)。
图3A示出通过方法200蚀刻的薄膜结构300的一个实施例。即，该图示出结构300的剖面具有导线310、位于导线310上的阻挡层320、阻挡层320上的介电层330，位于介电层330上的抗反射涂层(ARC)340，和位于ARC层340上的光刻胶层350。
如所示，可图案化光刻胶350以限定间隙352，该间隙向下延伸，暴露出抗反射涂层340的一部分。通过包括光刻法的任何各种公知光刻胶图案化工艺形成间隙352。间隙352使得选择性地蚀刻抗反射涂层340和介电层330，如图3C所示。通常光刻胶层的厚度位于约
Figure C20051013739800141
至
Figure C20051013739800142
之间，取决于具体材料和应用。
如图3A所示，抗反射材料涂层340可包括一层以上，这里具有底部抗反射或BARC层342和电介质抗反射层或DARC层344。BARC层342可以是任何各种材料，DARC层344可以是SiON或SiO2材料。通常BARC层的厚度位约和DRAC层约
Figure C20051013739800144
取决于具体材料和应用。抗反射涂层340可包括BARC 342和DARC 344的一层或两层，取决于具体实施例。
介电层330可以是例如SiOC或OSG的各种材料。使用OSG的一个例子是黑色金刚石S，其可从加利福尼亚的圣何塞的应用材料公司获得。其它可用的电介质材料包括掺杂碳的二氧化硅，和使用CVD或旋涂工艺沉积的多孔OSG。通常介电层的厚度约
Figure C20051013739800145
取决于具体材料和应用。
阻挡层320可以是例如Blok或Blok II的SiCN或SiC材料，其可从加利福尼亚的圣何塞的应用材料公司获得。其它可用阻挡层材料包括SiCN和Si3N4。通常阻挡层的厚度为约取决于具体材料和应用。
导线310可以是金属导线，例如铜、铝、钨或铂。
把蚀刻材料供入蚀刻腔体或等离子体炉中以便于方法的附加步骤。这里描述了可用的蚀刻工具。
方法200的另一步骤是施加气体混合物220，如图2A的流程和图3B的结构实施例所示。
取决于发明的具体实施例，气体混合物中每种气体的量可变化。即，在方法200的各种实施例范围内和具体蚀刻步骤地具体部分期间，这些气体的每一种的流速可在一定范围内变化。例如，在弧涂层的初始、突破或开口蚀刻期间使用的气体类型和量，大大地不同于电介质的主要蚀刻(ME)期间所使用的。在某些实施例中，开口蚀刻中所使用的CF4的量大大地大于主蚀刻中使用的CF4的量。BARC/DARC的开口蚀刻也可以指弧蚀刻、弧开口蚀刻，或在只具有BARC层的实施例中，指BARC开口蚀刻。主蚀刻可以是ILD或IMD层的蚀刻，生成包括通孔和沟槽的各种构件。
用于弧开口蚀刻的CF4的流速的范围在50标准立方厘米每分钟，或sccm，和400sccm之间。在主蚀刻期间，CF4可设置在20sccm和200sccm之间。如进一步所述，在某些方法实施例中，以150sccm或约150sccm的CF4流速进行弧开口蚀刻，和以65sccm或约65sccm的CF4流速进行主蚀刻。
在蚀刻期间，弧开口蚀刻也使用三氟化甲烷气体(CHF3)。在弧开口蚀刻期间，CHF3可设置为0sccm到400sccm之间。如进一步所述，在某些方法实施例中，以30sccm或约30sccm的CHF3流速进行弧开口蚀刻。
在弧开口蚀刻期间，氮气的流速范围从0sccm到400sccm，在主蚀刻期间，氮气的流速为0sccm到500sccm。具体实施例具有弧开口蚀刻的流速为0sccm或约为0sccm，主蚀刻的流速为170sccm或约为170sccm。
在弧开口蚀刻期间，氩气的流速范围从0sccm到400sccm，在主蚀刻期间，氮气的流速为0sccm到2000sccm。具体实施例具有弧开口蚀刻的流速为0sccm或约为0sccm，主蚀刻的流速为500sccm或约为500sccm。
气体混合物的压力也取决于制造方法的实施例和进行蚀刻的两者的范围值。以CF4/N2/Ar气体混合物，弧开口蚀刻期间的压力范围从30毫托或mT至400mT，在主蚀刻期间从5mT至80mT。在某些实施例中，弧开口蚀刻的压力设置在或约设置在300mT，主蚀刻设置在或约设置在30mT。
上述设置的压力范围和值用于300mm直径的晶片尺寸，对于其它尺寸的晶片，该值照此进行调整。200mm晶片的压力与300mm晶片的相同。例如，用于200mm直径的晶片的主蚀刻的压力设置为50mT。
方法200的施加气体步骤220期间，可以在腔体内施加预先混合的气体成分(例如CF4/N2/Ar)、一种以上成分的部分混合物的气体，或在腔体内施加单种成分气体来混合。一种或多种气体流，即双流，可应用于传送气体。在引入到腔体中之前混合气体，可使用喷头或类似器件。
图3B示出可通过本发明来蚀刻的结构300的实施例。如所示，在结构300上和周围限定区域360。在施加步骤220期间，所述的气体混合物CF4/N2/Ar在区域360中临近蚀刻材料结构300进行施加。
图2B的流程示出施加包含CF4、N2和Ar气体混合物的步骤220，可包括把另外的气体施加到气体混合物中。即，施加步骤220可进一步包括H2222的气体混合物或进一步包括碳氟化合物223的气体混合物。如223a-c所示，碳氟化合物气体可分别包括C4F8、C4F6和/或C5F8。此外，步骤220可包括施加进一步包括碳氟化氢气体224的气体混合物。而且，如224a-c所示，碳氟化氢气体可包括CH2F2、CH3F和/或CHF3。施加步骤220还可具有进一步包括NH3226的混合气体。NH3的附加可包括进一步包括碳氟化氢气体227的气体混合物，如227a-c所示，碳氟化氢气体可分别包括CH2F2、CH3F和/或CHF3。同样的，添加NH3可包括进一步包括碳氟化合物气体228的气体混合物，如228a-c所示，碳氟化合物气体可分别包括C4F8、C4F6和/或C5F8。
图2A描述了制造方法200的形成高密度和低轰击能量等离子体媒介230的步骤。通过使用相对于公知制造工艺中使用的电平更高的源功率来得到高密度。取决于实施例，密度或电子密度可以是约5×1010电子/cm3和以上的范围，包括约1×1011电子/cm3和以上。当然，也可用其它范围的电子密度。通过使用设置得比常规技术使用的偏压更低的偏压得到低轰击能量。
源功率和偏压的具体水平或水平范围可设置为如所述的取决于所使用的晶片的尺寸。晶片的直径越大，偏压越大。腔体的体积越大，源越大。下述的范围和值用于300mm直径尺寸的晶片，其它尺寸的晶片照此调整。例如，200mm直径的晶片所设置的偏压约为300mm晶片的值得一半，但是200mm和300mm晶片之间的源通常相同。
在本发明的实施例中，弧开口蚀刻期间的源功率可设置为0瓦到300瓦的范围，某些方法是实施例具有0瓦或约为0瓦的源功率。主蚀刻的源功率可设置在0瓦和2000瓦的范围内，某些实施例中，在1000或约1000瓦或1500或约1500瓦进行主蚀刻。
用于弧开口蚀刻的偏压可设置在300瓦到2500瓦之间，主蚀刻的偏压设置在1000瓦到3000瓦之间。具体实施例具有更加限定的值，例如，某些实施例的弧开口蚀刻期间具有2000瓦的偏压，主蚀刻期间具有2800瓦的偏压。对于具有200mm晶片的实施例，主蚀刻期间的偏压可为500瓦到1500瓦，某些实施例具有1400瓦的偏压。
可使用各种蚀刻工具来蚀刻依照本发明的一个或多个实施例，包括双频工具或电解质蚀刻工具(ENABLER)。可用工具的例子包括Applied Centura EnablerEtch和Applied Producer Etch，每一个选自Applied Materials，Inc.of San Jose，CA.可用工具包括由Hoffman等于2002年7月9日申请的美国专利申请号10/192,271名称为CAPACITIVELY COUPLED PLASMA REACTOR WITHMAGNETIC CONTROL所述，这里引入全文作为参考。
当然，可使用由应用材料公司或其他制造商制造的相似工具。通常，考虑所述工具的差别，调谐所使用的工具，并考虑包括工具的具体偏压和源频率、晶片尺寸等的差别的因素。而且，取决于腔体的体积来调节化学物。该调谐和调整可由本领域技术人员来完成。
上述的选自应用材料公司的每一个具体蚀刻工具具有包括中心空间调谐单元或NSTU，和电荷空间调谐单元或CSTU的控制。NSTU和CSTU用来均匀调谐，在其它事物中，使得蚀刻速率和临界尺寸，或CD的独立控制一致。CSTU包括控制蚀刻速率均匀性的内部(I)和外部(O)设置，而NSTU设置气体的流量模式，即来自腔体中的喷头。能够设置流量的模式使得在工艺中更均匀。在通过喷头分配气体混合物之前，混合气体。
如图2C所使，形成高密度和低轰击能量等离子体的媒介230的步骤可包括：通过高的源功率和低偏压功率232形成等离子体，等离子体具有大约5×1010电子/cm3或更大的电子密度234。步骤232可进一步包括0瓦到2000瓦之间的源功率和1000瓦到3000瓦之间的偏压功率233。同时，步骤234可包括等离子体具有大于1×1011电子/cm3的电子密度235。
如图2A和3C所示，至少一个结构实施例中，方法200的另一步骤是蚀刻蚀刻材料240。在该步骤期间，通过使用高源和低偏压设置以及包含四氟化甲氮和氩的气体混合物，以高蚀刻速率在蚀刻材料中限定开口。
取决于具体的方法实施例，可改变包括蚀刻速率、蚀刻时间、蚀刻开口的深度和轮廓、选择比和蚀刻停止等的因素。即，取决于包括施加的具体电介质、抗反射涂层的类型(如果有的话)、源功率电平、偏压功率电平、气体混合物的成分和浓度、晶片直径等的项目，可改变这些因素的具体数值和/或范围。
但是，这些因素的确定范围和数值可以由本方法200的步骤地应用实施例中导出。例如，通常蚀刻步骤期间的蚀刻速率在
Figure C20051013739800181
到
Figure C20051013739800182
之间。某些实施例中，如示例1所示，蚀刻速率可约为
Figure C20051013739800183
同样，取决于方法200的实施例，蚀刻的时间可以不同。典型地，时刻时间范围从约10秒到约60秒。某些实施例用于弧开口蚀刻的时间约为35秒，用于主蚀刻的时间约为30秒。
通过蚀刻制造的开口的得到的深度和轮廓可取决于实施例而不同。例如，开口可以是更深的通孔，或更宽的沟槽，且在某些情况下具有倾斜或垂直的侧壁。通常期望最小化通孔，或消除通孔的锥度，而沟槽轮廓的锥度通常不是象通常用来电隔离芯片区的沟槽所要求的，且通常不用于互连。
蚀刻的选择比也取决于实施例而变化。电解质的蚀刻速率对光刻胶的蚀刻速率的选择比可为3到7的范围。在某些情况下，光刻胶的选择比为近似5。
图3C示出了结构300的实施例，其可通过本发明的方法实施例来蚀刻。如所示，在结构300种形成开口370。开口370从间隙352向下延伸，穿过抗反射层340进入电介质材料330。形成的开口370的具体尺寸(例如深度)和形状取决于各种因素，包括：光刻胶间隙352的尺寸和位置，抗反射涂层340和电介质330的类型，原功率电平，偏压功率电平，气体混合物和蚀刻时间。取决于具体应用，可将开口370形成为包括通孔或沟槽的各种结构。
应当注意，在某些实施例中，气体混合物可包括选自包括He、Ne、Kr、Xe和Ar等构成的惰性气体。碳氟化合物气体可以是选自包括CF4、C2F2、C2F4、C3F6、C4F6、C4F8和C6F6等构成的组的气体。碳氟化氢化合物气体可选自由C2HF5、CHF3、CH3F、C3H2F6、C3H2F4、C3HF5、C3HF7等构成的组的气体。
示例1：
本发明的实施例的一个示例包括在大于
Figure C20051013739800191
的速率，以高源和低偏压设置以及包含四氟化甲烷、氮和氩的气体混合物来蚀刻。本例中使用300mm直径的晶片。图5A和B的截面图示出了示例所完成的蚀刻结构。
示例1的蚀刻步骤地第一步是提供将被蚀刻的结构。如图4所示，本示例的结构400包括阻挡层410、位于阻挡层410上的层间介电层(ILD)420、位于ILD层420上的抗反射电介质层(DARC)430，DARC层430上的底部抗反射层(BARC)440，和BARC层440上的光刻胶层(PR)450。
本示例中阻挡层410是Blok II(SiC)，如上所述，其用作蚀刻停止层。如上所述，ILD层420的电介质材料是黑色金刚石S。BARC层440和DARC层430是标准的有机抗反射层。即，BARC是用自Rolla，Missouri的Brewer的Brewer ARC 29A，DARC是用自San Jose，CA的Apllied Materials的SiON。在ILD层420上沉积BARC和DARC，以降低光刻曝光中的反射。使用的光刻胶是193纳米的TOK7A7O光刻胶，其选自日本的Kawasaki城的TOK，TokyoOhkaKogyo公司。
本实施例中，如上所述，将未蚀刻的结构置于上述的Applied CenturaEnabler蚀刻工具中。随着在反应器中设置层叠的蚀刻结构，进行蚀刻。
本发明的该示例具有两个部分的蚀刻工艺，包括弧蚀刻和随后的主蚀刻。两部分的蚀刻使得蚀刻能够进行到具体的材料，或被蚀刻的材料。在弧蚀刻期间，穿过在光刻胶层450中限定的各个开口蚀刻BARC层440和DARC层430的每一层。在主蚀刻期间，蚀刻ILD层。主蚀刻在阻挡层410终止。
为了启动蚀刻的每一个状态，第一步骤是在所述的气体浓度施加气体混合物。对于弧蚀刻，气体混合物包括150sccm的CF4和30sccm的CHF3，压力为300mT。在主蚀刻期间改变该混合物，该气体混合物包括65sccm的CF4，170sccm的N2和500sccm的Ar，压力为30mT。
随着气体的施加，下一步骤是形成等离子体。用于弧蚀刻所形成的等离子体具有2000瓦的偏压和0瓦的源。Applied Centura Enabler蚀刻工具设置NSTU为1.35，CSTU内部/外部(i/o)设置为4/0，晶片/卡盘冷却氦(He)内/外(in-out)压力为10T-10T。用于主蚀刻，偏压为2800瓦，源为1000瓦，反应器将NSTU设置为4，CSTU i/o设置为0/7，He in-out压力为15T-15T。
一旦用于每个蚀刻步骤的等离子体形成，在不同时期蚀刻结构。本例中，以上述条件将弧蚀刻进行35秒，以各自条件将主蚀刻进行30秒。
图5A和B示出了本例的弧蚀刻和主蚀刻的结果。如图5A所示，蚀刻结构500以限定通孔560和沟槽570。结构500包括阻挡层510、ILD层520位于阻挡层510上，DARC层530位于ILD层520上，BARC层540位于DARC层530上，且PR层550位于BARC层540上。
本例中，测量到黑金刚石的蚀刻速率，或BD蚀刻速率从约的其它工艺的一般结果所提高到大于
Figure C20051013739800202
在主蚀刻期间，测量到光刻胶的蚀刻速率为约导致光刻胶选择比(BD蚀刻速率比PR蚀刻速率)为5。该选择比与通常用于其它步骤地约为3的光刻胶选择比增加了。
如图5A和B所示的结构，所形成的通孔和沟槽的轮廓具有锥形形状。具体地，如图5A所示，通孔560具有锥形侧壁562，且沟槽570具有锥形侧壁572。而且，如所示，通孔560在PR层550位置或附近具有条纹566。通孔在阻挡层510的位置或附近具有底部或终点564。同样，沟槽570在阻挡层510的位置或附近具有底部或终点574。
以CF4/N2/Ar/H2气体混合物蚀刻
本发明的另一实施例也使用高源和低偏压设置以得到高的蚀刻速率，但是将氢气添加到基础工艺的气体混合物中。在方法200的蚀刻材料220上施加气体混合物的步骤使用包含四氟化甲烷、氮气、氩和氢气的气体混合物。图2B示出施加可包含如所述的氢气的气体混合物的实施例。
添加氢气的作用在于：在蚀刻期间可改变形成的开口(例如通孔，沟槽)的轮廓或形状。这是由于与使用其它气体比较，氢气可使得不仅在垂直方向，而且在水平方向(相对于垂直线)，蚀刻可以更快的速度发生。结果，以氢气蚀刻的开口的形状倾向于具有更加垂直，即较小锥度的侧壁。形成该垂直侧壁使得形成具有更高的纵横比的更深开口。结果，可以得到更高的构件密度和更加互连的层。而且，通过减小由于锥形轮廓和过早蚀刻停止而引起的不完全连接的可能，来改善所完成的器件的质量。氢气还具有保持对底部阻挡层的选择比的作用。示例2-4描述了形成具有减小锥度的蚀刻通孔和沟槽的例子。
如上述基础工艺的说明书中提到的，可以用CF4/N2/Ar/H2来蚀刻各种不同的材料和层。图3A示出了一个该可用结构。
基础工艺中可包括上述详细描述的因素，例如气体的类型、流速、源功率和偏压设置、腔体压力、腔体类型、腔体设置、冷却、晶片尺寸、蚀刻的材料和层、蚀刻类型、蚀刻时间等。当然，取决于这些因素和实施例的具体应用，可改变得到的蚀刻速率、蚀刻开口的深度和轮廓、选择比和蚀刻停止等等。例如，所完成的形成的开口的具体尺寸(例如深度)和形状可取决于各种因素，例如光刻胶间隙的尺寸和位置、抗反射涂层和电介质的类型、源功率的电平、偏压功率电平、气体混合物、蚀刻时间等。
在上述基础工艺中描述了弧开口和主蚀刻的CF4、N2和Ar的流速和流速范围。蚀刻材料的蚀刻期间，氢气的流速取决于发明的具体实施例而变化。弧开口蚀刻的氢气流的范围可从0sccm到200sccm，主蚀刻的从0sccm到200sccm。在某些实施例中，弧开口蚀刻在0sccm或约为0sccm施加氢气，主蚀刻在或约为20sccm施加氢气(如示例2-4的实施例中所述)。
可以施加预先混合气体成分，如一种成分以上的部分混合物的气体，或者在腔体中混合单个的成分。预混合使得通过例如喷头的方式来施加的气体。
除了基础工艺中所述的范围外，在使用CF4/N2/Ar/H2气体混合物的某些实施例中，可把弧开口蚀刻的压力设置为或约为300mT，把主蚀刻的压力设置为或约为30mT。而且，在某些实施例中，可把弧开口蚀刻期间的源功率设置为或约为0瓦，把主蚀刻期间的设置为或约为1500瓦，把弧开口蚀刻期间的偏压设置为或约为2000瓦，把主蚀刻期间的设置为或约为2800瓦。
以该工艺得到的蚀刻速率，可取决于实施例而改变。如所示，通过本发明的实施例使用CF4/N2/Ar/H2气体混合物，测得的蚀刻速率为大约
Figure C20051013739800211
到约
Figure C20051013739800212
在某些实施例中，弧开口蚀刻的蚀刻时间约35秒，且主蚀刻的蚀刻时间为20到40秒。而且，某些实施例中，光刻胶的选择比约为5到8。
示例2：
本发明的另一个实施例的示例包括使用高原和低偏压、包含四氟化甲烷、氮气、氩和氢气的气体混合物，以
Figure C20051013739800213
的速率蚀刻。本示例使用300mm直径的晶片。图6A和B的截面图示出了由本示例形成的结构。
本示例的方法的第一步骤是提供将在下面步骤中进行蚀刻的结构。本例中使用的结构的层的布置于图4所示的上述示例1中的相同。
使用Applied Centura Enabler蚀刻工具来蚀刻结构400。本例进行两部分的蚀刻工艺，包括弧蚀刻和主蚀刻。这两部分蚀刻工艺使得蚀刻可以制作到具体材料或被蚀刻的材料。在弧蚀刻期间，穿过光刻胶层450中限定的每一个开口来蚀刻BARC层440和DARC层430的每一层。接着，在主蚀刻期间，蚀刻ILD层420。由于阻挡层410位于ILD层420的下面，主蚀刻将在阻挡层410终止。
弧蚀刻和主蚀刻都包括施加所述浓度和数值的气体混合物的步骤。如所述，每个蚀刻使用不同的气体类型和浓度。
对于弧蚀刻，气体混合物包括在300mT压力下的150sccm的CF4和30sccm的CHF3。对于主蚀刻，混合物包括在30mT压力下的65sccm的CF4、170sccm的N2、500sccm的Ar和20sccm的H2。
随着气体施加到蚀刻的每一个状态，则形成等离子体。对弧蚀刻形成的等离子体具有2000瓦的偏压和0瓦的源。Applied Centura Enabler蚀刻工具将NSTU设置在1.35，CSTU i/o设置在4/0，He in-out压力为10T-10T。对主蚀刻，偏压为2800瓦，源为1500瓦，反应器将NSTU设置在4，CSTU i/o设置为0/7，Hein-out压力设置在15T-15T。
一旦用于每个蚀刻状态的等离子体形成，于不同的时间蚀刻结构。本例中，对于列出的每个条件，弧蚀刻进行35秒，主蚀刻进行25秒。
图6A和B示出了本例中的弧蚀刻和主蚀刻的结果。如图6A所示，蚀刻结构600以限定通孔660和沟槽670。结构600包括阻挡层610、ILD层620、DARC层630、BARC层640和PR层650。
本例中测得的BD蚀刻速率为
Figure C20051013739800221
主蚀刻期间测得的光刻胶蚀刻速率约为
Figure C20051013739800222
得到的光刻胶选择比约为5.1。
如图6A和B所示，得到的通孔和沟槽的轮廓倾向于具有更加垂直或更小锥度的侧壁。即，开口的截面和宽度倾向于在通孔和沟槽的深度上保持更加稳定。具体地，如图6A所示，相对于示例1的侧壁，本例中的通孔660具有减小了锥度的侧壁662，且沟槽670具有更小锥度的侧壁672。在PR层650处或附近，通孔660具有条纹666。在阻挡层610处或附近，通孔660示出具有底部或终点664。同样，沟槽示出在阻挡层610处或附近具有底部或终点674。
如此，发现本发明的实施例中，至少一个示例，以高源/相对低偏压的蚀刻工艺，添加氢气(H2)，导致高的蚀刻速率和光刻胶选择比，轮廓具有更垂直或更小锥型形状的侧壁。
示例3：
本发明的是示例的另一个示例是如此的蚀刻工艺：通过使用高源和低偏压以及包括四氟化甲烷(CF4)、氮气(N2)、氩(Ar)和氢气(H2)的气体混合物，得到测得的大于的蚀刻速率。与示例2相同，本示例的不同在于使用更短的主蚀刻时间。而且，在通孔或沟槽到达阻挡层之前蚀刻终止。再者，使用300mm直径的晶片。图7A和B示出了通过本示例形成的结构的截面图。
本示例中使用的结构的层的布置于图4所示的上述示例1中的相同。
使用上述的Applied Centrua Enabler蚀刻工具来蚀刻结构。蚀刻是两部分，包括弧蚀刻和主蚀刻。在弧蚀刻期间，蚀刻BARC层440和DARC430层440的每一层，在主蚀刻期间，蚀刻ILD层420，其中在阻挡层410处终止蚀刻。
在弧蚀刻和主蚀刻的开始，施加不同浓度和数量的气体混合物。对于弧蚀刻，气体混合物包括在300mT压力下的150sccm的CF4和30sccm的CHF3。对于主蚀刻，混合物包括在30mT压力下的65sccm的CF4和170sccm的N2、500sccm的Ar、20sccm的H2。
每一蚀刻的下一步骤是形成等离子体。对弧蚀刻偏压为2000瓦和源为0瓦。Applied Centura Enabler蚀刻工具将NSTU设置在1.35，CSTU i/o设置在4/0，He in-out压力为10T-10T。对主蚀刻，偏压为2800瓦，源为1500瓦，反应器将NSTU设置在4，CSTU i/o设置为0/7，He in-out压力设置在15T-15T。
当形成等离子体，在每个蚀刻状态，用不同的时间蚀刻结构。本例中，对于列出的每个条件，弧蚀刻进行35秒，主蚀刻进行20秒。
图7A和B示出了本例中的弧蚀刻和主蚀刻后的蚀刻结构的截面图。如图7A所示，蚀刻结构700以限定通孔760和沟槽770。结构700包括阻挡层710、ILD层720、DARC层730、BARC层740和PR层750。
本例中测得的BD蚀刻速率大于
Figure C20051013739800232
主蚀刻期间测得的光刻胶蚀刻速率约为
Figure C20051013739800233
得到的光刻胶选择比约为5。
如图7A和B所示，形成的通孔的轮廓通常垂直且沟槽沿着其深度而锥形。而且，在到达蚀刻停止层之前终止了蚀刻。如图7A所示，通孔760具有通常垂直的侧壁762，且沟槽770具有某种锥度的侧壁772。在PR层750处或附近，通孔760具有条纹766。在阻挡层710上，通孔760示出具有底部或终点764。同样，沟槽770示出在阻挡层710上具有底部或终点774。
因此，发现本发明的实施例中，添加氢气(H2)到CF4/N2/Ar/H2气体混合物中，以高源/相对低偏压的蚀刻工艺，进行减少了的20秒的主蚀刻时间，导致高的蚀刻速率和高的光刻胶选择比，通孔侧壁通常垂直，沟槽的侧壁锥形，且在到达阻挡层前蚀刻停止。注意在示例4中，增加主蚀刻时间可使得蚀刻到达阻挡层。
示例4：
本申请人的发明的实施例的另一个示例是如下的蚀刻工艺：通过使用高源和低偏压以及包括四氟化甲烷(CF4)、氮气(N2)、氩(Ar)、氢气(H2)的气体混合物，得到测得的高蚀刻选择比。与示例2和3相似，本示例的不同在于使用更长的主蚀刻时间。该更长的蚀刻时间使得通孔和沟槽到达阻挡层和至少部分蚀刻到阻挡层。再者，使用300mm直径的晶片。图8A和B示出了通过本示例形成的结构的截面图。
本示例中使用的结构的层的布置于图4所示的上述示例1中的相同。
使用上述的Applied Centrua Enabler蚀刻工具来蚀刻结构。蚀刻是两部分，包括弧蚀刻和主蚀刻。在弧蚀刻期间，蚀刻BARC层440和DARC层430的每一层，在主蚀刻期间，蚀刻ILD层420，其中在阻挡层410处终止蚀刻。
在弧蚀刻和主蚀刻的开始，施加不同浓度和类型气体的气体混合物。对于弧蚀刻，气体混合物包括在300mT压力下的150sccm的CF4和30sccm的CHF3。对于主蚀刻，混合物包括在30mT压力下的65sccm的CF4和170sccm的N2、500sccm的Ar、20sccm的H2。
每一蚀刻的下一步骤是形成等离子体。对弧蚀刻偏压为2000瓦和源为0瓦。Applied Centura Enabler蚀刻工具将NSTU设置在1.35，CSTU i/o设置在4/0，He in-out压力为10T-10T。对主蚀刻，偏压为2800瓦，源为1500瓦，反应器将NSTU设置在4，CSTU i/o设置为0/7，He in-out压力设置在15T-15T。
当形成等离子体，在每个蚀刻状态，用不同的时间蚀刻结构。本例中，对于列出的每个条件，弧蚀刻进行35秒，主蚀刻进行40秒。
图8A和B示出了本例中的弧蚀刻和主蚀刻后的蚀刻结构的截面图。如图8A所示，蚀刻结构800以限定通孔860和沟槽870。结构800包括阻挡层810、ILD层820、DARC层830、BARC层840和PR层850。
与示例2相比，本例中测得的BD蚀刻速率为
Figure C20051013739800251
主蚀刻期间测得的光刻胶蚀刻速率约为
Figure C20051013739800252
得到的光刻胶选择比约为5.1。
而且，由于本例进行40秒的主蚀刻，不仅通过通孔和沟槽到达Blok阻挡层，而且Blok阻挡层也被蚀刻。阻挡层的蚀刻使得能够确定阻挡层的选择比(BD蚀刻速率比Blok蚀刻速率)。测得的Blok阻挡层选择比约为8(与通孔区域的选择比相比在沟槽区域具有更大的选择比)。
如图8A和B所示，形成的通孔的侧壁通常垂直且通孔和沟槽延伸到阻挡层。沟槽的侧壁是锥形的，但是比示例3中的锥度小。在图8A中，通孔860具有通常垂直的侧壁862，且沟槽870具有某种锥度的侧壁872。在PR层850处或附近，通孔860具有条纹866。在阻挡层810处或附近，通孔860示出具有底部或终点864。同样，沟槽870示出在阻挡层810处或附近具有底部或终点874。
因此，发现本发明的实施例中，添加氢气(H2)到CF4/N2/Ar气体混合物中，以高源/相对低偏压的蚀刻工艺，进行主蚀刻40秒的时间，导致对光刻胶和底部阻挡层高的选择比，通孔侧壁倾向垂直，沟槽的侧壁锥形，且持续对通孔和沟槽进行蚀刻并进入阻挡层。
以CF4/N2/Ar/CH2F2气体混合物蚀刻：
本发明的另一实施例也使用高源和低偏压设置以得到高的蚀刻速率，但是将碳氟氢化合物添加到基础工艺的气体混合物中。在某些实施例中添加的碳氟氢化合物是二氟化甲烷(CH2F2)。对于方法200，在蚀刻材料220上施加气体混合物的步骤使用包含四氟化甲烷、氮气、氩和二氟化甲烷的气体混合物，如图2B所示。
添加二氟化甲烷的作用包括：在蚀刻期间可得到更高的蚀刻速率和改变开口的轮廓。这是由于二氟化甲烷倾向于使蚀刻以更快的速度发生。结果，通过添加二氟化甲烷进行蚀刻得开口的轮廓倾向于具有更小的锥度。即，侧壁具有较少内在锥度而更加垂直。形成更垂直的侧壁使得更深开口的形成具有更高的纵横比。反过来，可以得到更高的密度、更加互连的层和更高质量的结构。二氟化甲烷还能够产生更多聚合体和更早的蚀刻停止。结果，其它附加气体的添加可用来进一步改善蚀刻轮廓。示例5描述了以添加二氟化甲烷来形成蚀刻的通孔和沟槽的例子。
如上述基础工艺的说明书中提到的，可以用CF4/N2/Ar/CH2F2气体混合物来蚀刻各种不同的材料和层。图3A示出了一个该可用结构。
基础工艺中可包括上述详细描述的因素，例如气体的类型、流速、源功率和偏压设置、腔体压力、腔体类型、腔体设置、冷却、晶片尺寸、蚀刻的材料和层、蚀刻类型、蚀刻时间等。当然，取决于这些因素和实施例的具体应用，可改变得到的蚀刻速率、蚀刻开口的深度和轮廓、选择比和蚀刻停止等等。例如，所完成的形成的开口的具体尺寸(例如深度)和形状可取决于各种因素，例如光刻胶间隙的尺寸和位置、抗反射涂层和电介质的类型、源功率的电平、偏压功率电平、气体混合物、蚀刻时间等。
在上述基础工艺中描述了弧开口和主蚀刻的CF4、N2和Ar的流速和流速范围。二氟化甲烷的流速取决于发明的具体实施例而变化。弧开口蚀刻期间二氟化甲烷的范围可从0sccm到40sccm，对于主蚀刻从0sccm到60sccm。在某些实施例中，弧开口蚀刻在0sccm或约为0sccm施加二氟化甲烷，主蚀刻在或约为10sccm施加二氟化甲烷，如所述。
可以施加预先混合气体成分，如一种成分以上的部分混合物的气体，或者在腔体中混合单个的成分。预混合使得通过例如喷头的方式来施加的气体。
除了基础工艺中所述的范围外，在使用CF4/N2/Ar/CH2F2气体混合物的某些实施例中，可把弧开口蚀刻的压力设置为或约为300mT，把主蚀刻的压力设置为或约为30mT。而且，在某些实施例中，可把弧开口蚀刻期间的源功率设置为或约为0瓦，把主蚀刻期间的设置为或约为1500瓦，把弧开口蚀刻期间的偏压设置为或约为2000瓦，把主蚀刻期间的设置为或约为2800瓦。
以该工艺得到的蚀刻速率，可取决于实施例而改变。如所示，通过本发明的实施例使用CF4/N2/Ar/CH2F2气体混合物，测得的蚀刻速率为大约为
Figure C20051013739800261
Figure C20051013739800271
在某些实施例中，弧开口蚀刻的蚀刻时间约35秒，且主蚀刻的蚀刻时间为20秒。而且，某些实施例中，光刻胶的选择比约为5。
在本发明的分立实施例中，除了二氟化甲烷(CH2F2)外，可使用碳氟氢化合物。这些可能替代的碳氟氢化合物包括CH3F和CHF3，用来替代二氟化甲烷(CH2F2)。由于具有更多的氢，碳氟氢化合物CH3F能够承载更多的聚合体，而CHF3非常贫乏，对于增加聚合体没有什么效果。
示例5：
本发明的一个实施例的示例是如下的蚀刻工艺：通过使用高源和低偏压以及包括四氟化甲烷(CF4)、氮气(N2)、氩(Ar)、二氟化甲烷(CH2F2)的气体混合物，得到测得的大于
Figure C20051013739800272
的蚀刻速率。本示例使用300mm直径的晶片。图9A和B的截面图示出了由本示例的方法形成的结构。
本示例的方法的第一步骤是提供将在下面步骤中进行蚀刻的结构。本例中使用的结构的层的布置于图4所示的上述示例1中的相同。
使用Applied Centura Enabler蚀刻工具来蚀刻结构。本例进行两部分的蚀刻工艺，包括弧蚀刻和接着主蚀刻。这两部分蚀刻工艺使得蚀刻可以制作到具体材料或被蚀刻的材料。在弧蚀刻期间，穿过光刻胶层450中限定的开口来蚀刻BARC层440和DARC层430的每一层。接着，在主蚀刻期间，蚀刻ILD层420。由于阻挡层410位于ILD层420的下面，主蚀刻将在阻挡层410终止。
在弧蚀刻和主蚀刻的开始，第一步骤是施加具有一定浓度和类型的气体的气体混合物。对于弧蚀刻，气体混合物包括在300mT压力下的150sccm的CF4和30sccm的CHF3。对于主蚀刻，混合物包括在30mT压力下的65sccm的CF4、170sccm的N2、500sccm的Ar和10sccm的CH2F2。
随着气体施加到每一蚀刻步骤，等离子体形成。弧蚀刻形成的等离子体的偏压为2000瓦和源为0瓦。Applied Centura Enabler蚀刻工具将NSTU设置在1.35，CSTU i/o设置在4/0，He in-out压力为10T-10T。对主蚀刻，偏压为2800瓦，源为1500瓦，反应器将NSTU设置在4，CSTU i/o设置为0/7，He in-out压力设置在15T-15T。
随着用于每一个蚀刻步骤的等离子体的形成，用不同的时间蚀刻结构。本例中，对于列出的每个条件，弧蚀刻进行35秒，主蚀刻进行20秒。
图9A和B示出了本例中的弧蚀刻和主蚀刻后的蚀刻结构的截面图。如图9A所示，蚀刻结构900以限定通孔960和沟槽970。结构900包括阻挡层910、ILD层920、DARC层930、BARC层940和PR层950。
测得的BD蚀刻速率大于
Figure C20051013739800281
主蚀刻期间测得的光刻胶蚀刻速率约为
Figure C20051013739800282
得到的光刻胶选择比约为5。
如图9A和B所示，形成的通孔和沟槽的轮廓倾向于具有锥形的侧壁，由于它们的截面和宽度将降低它们的深度。在图9A中，通孔960具有锥形的侧壁962，且沟槽970具有锥度的侧壁972。在PR层950处或附近，通孔960具有条纹966。在阻挡层910上，通孔960具有底部或终点964。同样，沟槽970示出在阻挡层910上具有底部或终点974。
因此，发现本发明的实施例中，添加二氟化甲烷(CH2F2)，以高源/相对低偏压的蚀刻工艺，导致非常高的蚀刻速率和高的光刻胶选择比，具有倾斜侧壁的锥形轮廓。
以CF4/N2/Ar/H2/C4F8气体混合物蚀刻：
本申请人的发明的另一实施例使用具有将氢气(H2)和碳氟化合物(C4F8)添加到气体混合物中的基础工艺。在某些实施例中添加的碳氟化合物是八氟化四碳(C4F8)。对于方法200，在蚀刻材料220上施加气体混合物的步骤使用包含四氟化甲烷、氮气、氩、氢气和八氟化四碳的气体混合物，如图2B所示。
添加氢气和八氟化四碳能够控制蚀刻开口的轮廓的锥度。具体地，通过使用这些气体，蚀刻开口的轮廓将具有更加垂直和/或更小锥度的侧壁。八氟化碳是一种更加聚合的气体，并由于高级的聚合体能够具有早的蚀刻终止。示例6描述了以添加氢气和八氟化四碳来蚀刻的例子。
如上述基础工艺的说明书中提到的，可以用CF4/N2/Ar/H2/C4F8气体混合物来蚀刻各种不同的材料和层。图3A示出了一个该可用结构。
基础工艺中可包括上述详细描述的因素，例如气体的类型、流速、源功率和偏压设置、腔体压力、腔体类型、腔体设置、冷却、晶片尺寸、蚀刻的材料和层、蚀刻类型、蚀刻时间等。当然，取决于这些因素和实施例的具体应用，可改变得到的蚀刻速率、蚀刻开口的深度和轮廓、选择比和蚀刻停止等等。例如，所完成的形成的开口的具体尺寸(例如深度)和形状可取决于各种因素，例如光刻胶间隙的尺寸和位置、抗反射涂层和电介质的类型、源功率的电平、偏压功率电平、气体混合物、蚀刻时间等。
在上述基础工艺中描述了弧开口和主蚀刻的CF4、N2和Ar的流速和流速范围。蚀刻材料的蚀刻期间，可以改变使用的氢气的量，氢气的具体量的使用取决于发明的具体实施例。弧开口蚀刻的氢气的范围可从0sccm到200sccm，主蚀刻的从0sccm到200sccm。在某些实施例中，弧开口蚀刻在0sccm或约为0sccm施加氢气，主蚀刻为或约为20sccm施加。
蚀刻材料的蚀刻期间，使用的八氟化四碳的量可以取决于方法的实施例而变化。弧开口蚀刻的八氟化四碳的范围可从0sccm到10sccm，主蚀刻的从0sccm到35sccm。在某些实施例中，弧开口蚀刻在0sccm或约为0sccm施加八氟化四碳，主蚀刻在或约为10sccm施加。
可以施加预先混合气体成分，如一种成分以上的部分混合物的气体，或者在腔体中混合单个的成分。预混合使得通过例如喷头的方式来施加的气体。
除了基础工艺中所述的范围外，在使用CF4/N2/Ar//H2/C4F8气体混合物的某些实施例中，可把弧开口蚀刻的压力设置为或约为300mT，把主蚀刻的压力设置为或约为30mT。而且，在某些实施例中，可把弧开口蚀刻期间的源功率设置为或约为0瓦，把主蚀刻期间的设置为或约为1500瓦，把弧开口蚀刻期间的偏压设置为或约为2000瓦，把主蚀刻期间的设置为或约为2800瓦。
以该工艺得到的蚀刻速率，可取决于实施例而改变。如所示，通过本发明的实施例使用CF4/N2/Ar/H2/C4F8气体混合物，测得的蚀刻速率为大于
Figure C20051013739800291
在某些实施例中，弧开口蚀刻的蚀刻时间约35秒，且主蚀刻的蚀刻时间为20秒。而且，某些实施例中，光刻胶的选择比约为2.7。通过蚀刻终止而引起低的蚀刻速率和选择比。添加N2将减小蚀刻终止并增加蚀刻速率。
在本发明的分立实施例中，可使用碳氟化合物用来替代八氟化四碳(C4F8)，例如C4F6和C5F8。
示例6：
本发明的实施例的一个附加示例是如下的蚀刻工艺：通过使用高源和低偏压以及包括四氟化甲烷(CF4)、氮气(N2)、氩(Ar)、氢气(H2)和八氟化四碳(C4F8)的气体混合物，得到测得的大于
Figure C20051013739800293
的蚀刻速率。本示例使用300mm直径的晶片。图10A和B的截面图示出了由本示例的方法形成的结构。
本示例的方法的第一步骤是提供将在下面步骤中进行蚀刻的结构。本例中使用的结构的层的布置于图4所示的上述示例1中的相同。
使用Applied Centura Enabler蚀刻工具来蚀刻结构。本例进行两部分的蚀刻工艺，包括弧蚀刻和接着主蚀刻。这两部分蚀刻工艺使得蚀刻可以制作到具体材料或被蚀刻的材料。在弧蚀刻期间，通过光刻胶层450中限定的开口来蚀刻BARC层440和DARC层430的每一层。接着，在主蚀刻期间，蚀刻ILD层420。由于阻挡层410位于ILD层420的下面，主蚀刻将在阻挡层410终止。
在弧蚀刻和主蚀刻的开始，第一步骤是施加以各种浓度和类型的气体的气体混合物。对于弧蚀刻，气体混合物包括在300mT压力下的150sccm的CF4和30sccm的CHF3。对于主蚀刻，混合物包括在30mT压力下的65sccm的CF4和170sccm的N2、500sccm的Ar、20sccm的H2和10sccm的C4F8。
随着气体的施加，等离子体形成。用于弧蚀刻形成的等离子体的偏压为2000瓦和源为0瓦。Applied Centura Enabler蚀刻工具将NSTU设置在1.35，CSTUi/o设置在4/0，He in-out压力为10T-10T。对主蚀刻，偏压为2800瓦，源为1500瓦，反应器将NSTU设置在4，CSTU i/o设置为0/7，He in-out压力设置在15T-15T。
当用于每一个蚀刻步骤的等离子体的形成，用不同的时间蚀刻结构。本例中，对于列出的每个条件，弧蚀刻进行35秒，主蚀刻进行20秒。
图10A和B示出了本例中的弧蚀刻和主蚀刻后的蚀刻结构的截面图。如图10A所示，蚀刻结构1000以限定通孔1060和沟槽1070。结构1000包括阻挡层1010、ILD层1020、DARC层1030、BARC层1040和PR层1050。
测得的BD蚀刻速率大于
Figure C20051013739800301
主蚀刻期间测得的光刻胶蚀刻速率约为
Figure C20051013739800302
得到的光刻胶选择比约为2.7。
如图10A和B所示，形成的通孔和沟槽的轮廓倾向于具有锥形的侧壁，由于它们的截面和宽度将降低它们的深度。而且，在到达蚀刻停止层之前蚀刻终止。在图10A中，通孔1060具有锥形的侧壁1062，且沟槽1070具有锥度的侧壁1072。在PR层1050处或附近，通孔1060具有些条纹1066。在阻挡层1010上，通孔1060具有底部或终点1064。同样，沟槽1070示出在阻挡层1010上具有底部或终点1074。
因此，发现本发明的实施例中，添加氢气(H2)和八氟化四碳(C4F8)到CF4/N2/Ar气体混合物中，以高源/相对低偏压的蚀刻工艺，导致更低的蚀刻速率、更低的光刻胶选择比，倾斜侧壁和锥形轮廓。而且，发现由于产生大量的聚合物，在到达阻挡层之前，通孔和沟槽的蚀刻终止。
但是，约为的主蚀刻期间的光刻胶蚀刻速率比示例5中使用的CF4/N2/Ar/CH2F2气体混合物的约为
Figure C20051013739800312
的主蚀刻光刻胶蚀刻速率更低。更低的光刻胶蚀刻速率不仅用作帮助保存光刻胶，而且能够应用更薄的光刻胶。此外，申请人发现，通过进一步提高C4F8的流速，可进一步减小主蚀刻光刻胶的蚀刻速率和增加光刻胶的选择比，某种条件下测得的值约为10。而且，发现添加更多的H2进一步改进了工艺，示例8和9所示。
以CF4/N2/Ar/NH3气体混合物蚀刻：
本申请人的发明的某些实施例通过使用设置有上述基础工艺的添加了氨气(NH3)的气体混合物，以高源和低偏压设置以得到高的蚀刻速率。具体的，在方法200中，在蚀刻材料220上施加气体混合物的步骤使用包含四氟化甲烷、氮气、氩和氨气的气体混合物。如图2B所示。
添加氨气到基础工艺能够控制蚀刻开口的轮廓的锥度。氨气以对阻挡层的低选择比提供轮廓锥度的减小。即，可得到蚀刻开口中更垂直的侧壁。氨气还帮助除去残余物。但是，氨气的添加还可以产生具有弓形通过侧壁形状或弓形的轮廓。通过使用的氨气的量来控制弓形的角度。示例7描述了添加氨气到基础工艺中的例子。
如上述基础工艺的说明书中提到的，可以用CF4/N2/Ar/NH3气体混合物来蚀刻各种不同的材料和层。图3A示出了一个该可用结构。
基础工艺中可包括上述详细描述的因素，例如气体的类型、流速、源功率和偏压设置、腔体压力、腔体类型、腔体设置、冷却、晶片尺寸、蚀刻的材料和层、蚀刻类型、蚀刻时间等。当然，取决于这些因素和实施例的具体应用，可改变得到的蚀刻速率、蚀刻开口的深度和轮廓、选择比和蚀刻停止等等。例如，所完成的形成的开口的具体尺寸(例如深度)和形状可取决于各种因素，例如光刻胶间隙的尺寸和位置、抗反射涂层和电介质的类型、源功率的电平、偏压功率电平、气体混合物、蚀刻时间等。
在上述基础工艺中描述了弧开口和主蚀刻的CF4、N2和Ar的流速和流速范围。氨气的流速取决于发明的具体实施例而变化。弧开口蚀刻的氨气的范围可从0到100sccm，主蚀刻的从0sccm到100sccm。在某些实施例中，弧开口蚀刻在0sccm或约为0sccm施加氨气，主蚀刻在约20sccm施加氨气，如所述。
可以施加预先混合气体成分，如一种成分以上的部分混合物的气体，或者在腔体中混合单个的成分。预混合使得通过例如喷头的方式来施加的气体。
除了基础工艺中所述的范围外，在使用CF4/N2/Ar/NH3气体混合物的某些实施例中，可把弧开口蚀刻的压力设置为或约为300mT，把主蚀刻的压力设置为或约为30mT。而且，在某些实施例中，可把弧开口蚀刻期间的源功率设置为或约为0瓦，把主蚀刻期间的设置为或约为1500瓦，把弧开口蚀刻期间的偏压设置为或约为2000瓦，把主蚀刻期间的设置为或约为2800瓦。
以该工艺得到的蚀刻速率，可取决于实施例而改变。如所示，通过本发明的实施例使用CF4/N2/Ar/NH3气体混合物，测得的蚀刻速率约为
Figure C20051013739800321
在某些实施例中，弧开口蚀刻的蚀刻时间约35秒，且主蚀刻的蚀刻时间为20秒。而且，某些实施例中，光刻胶的选择比约为6。
示例7：
本申请人的发明的一个实施例的示例是如下的蚀刻工艺：通过使用高源和低偏压以及包括四氟化甲烷(CF4)、氮气(N2)、氩(Ar)和氨气(NH3)的气体混合物，得到测得的约为的蚀刻速率。本示例使用300mm直径的晶片。图11A和B示出了由本示例的方法形成的结构的截面图。
本示例的方法的第一步骤是提供将在下面步骤中进行蚀刻的结构。本例中使用的结构的层的布置于图4所示的上述示例1中的相同。
使用Applied Centura Enabler蚀刻工具来蚀刻结构。本例进行两部分的蚀刻工艺，包括弧蚀刻并进行主蚀刻。在弧蚀刻期间，蚀刻BARC层440和DARC层430的每一层，在主蚀刻期间，蚀刻ILD层420，主蚀刻将在阻挡层410终止。
在弧蚀刻和主蚀刻的开始，施加各种浓度和类型的气体的气体混合物。对于弧蚀刻，气体混合物包括在300mT压力下的150sccm的CF4和30sccm的CHF3。对于主蚀刻，混合物包括在30mT压力下的65sccm的CF4和170sccm的N2、500sccm的Ar、20sccm的NH3。
为了形成等离子体，弧蚀刻的偏压为2000瓦和源为0瓦。Applied CenturaEnabler蚀刻工具将NSTU设置在1.35，CSTU i/o设置在4/0，He in-out压力为10T-10T。对主蚀刻，偏压为2800瓦，源为1500瓦，反应器将NSTU设置在4，CSTU i/o设置为0/7，He in-out压力设置在15T-15T。
当形成等离子体，对每一个蚀刻步骤用不同的时间来蚀刻结构。本例中，对于列出的每个条件，弧蚀刻进行35秒，主蚀刻进行20秒。
图1 1A和B示出了本例中的弧蚀刻和主蚀刻后的蚀刻结构的截面图。如图11A所示，蚀刻结构1100以限定通孔1160和沟槽1170。结构1100包括阻挡层1110、ILD层1120、DARC层1130、BARC层1140和PR层1150。
测得的BD蚀刻速率为
Figure C20051013739800331
主蚀刻期间测得的光刻胶蚀刻速率约为
Figure C20051013739800332
得到的光刻胶选择比约为6。
如图11A和B所示，形成的通孔和沟槽的轮廓倾向于具有通常垂直的侧壁，由于它们的截面和宽度将保持不变或轻微的穿过其深度而增加。在图11A中，通孔1160通常具有向外弓形的垂直的侧壁1162，且沟槽1170通常具有靠近其顶部具有一定锥度的垂直的侧壁1172。在PR层1150处或附近，通孔1160具有条纹1166。在阻挡层1110上，通孔1160具有底部或终点1164。沟槽1170示出在阻挡层1110上具有底部或终点1174。
结果，发现本发明的实施例中，添加氨气(NH3)到CF4/N2/Ar气体混合物，以高源/相对低偏压的蚀刻工艺，导致非常高的蚀刻速率、高的光刻胶选择比，具有一定向外弓形的一般垂直的侧壁。
以CF4/N2/Ar/CH2F2/NH3气体混合物蚀刻：
本发明的另一实施例通过使用将二氟化甲烷和氨气(NH3)添加到气体混合物中的基础工艺得到高的蚀刻速率。在某些实施例中添加的碳氟氢化合物是二氟化甲烷(CH2F2)。具体的，在如图2A所示的方法200的蚀刻材料220上施加气体混合物的步骤包含四氟化甲烷、氮气、氩、二氟化甲烷和氨气的气体混合物，如图2B所示。图2D示出了该方法的实施例的流程图，如所述。
添加二氟化甲烷的作用包括：在蚀刻期间可得到更高的蚀刻速率和改变开口的轮廓。这是由于二氟化甲烷倾向于使蚀刻以更快的速度发生。结果，通过添加二氟化甲烷进行蚀刻得开口的轮廓倾向于具有更小的锥度。即，侧壁具有较少内在锥度而更加垂直。而且，二氟化甲烷使得蚀刻在沟槽等构件上终止。添加氨气的作用包括减小轮廓的锥度和对阻挡层的低选择比。氨气添加物还帮助除去残余物。但是，氨气会引起轮廓弓形，特别是在通孔等构件中。通过使用二氟化甲烷和氨气，可以制造具有垂直轮廓即垂直壁的构件。示例8描述了以添加二氟化甲烷和氨气来蚀刻的例子。
如上述基础工艺的说明书中提到的，可以用CF4/N2/Ar/CH2F2/NH3气体混合物来蚀刻各种不同的材料和层。图3A示出了一个该可用结构。
基础工艺中可包括上述详细描述的因素，例如气体的类型、流速、源功率和偏压设置、腔体压力、腔体类型、腔体设置、冷却、晶片尺寸、蚀刻的材料和层、蚀刻类型、蚀刻时间等。当然，取决于这些因素和实施例的具体应用，可改变得到的蚀刻速率、蚀刻开口的深度和轮廓、选择比和蚀刻停止等等。例如，所完成的形成的开口的具体尺寸(例如深度)和形状可取决于各种因素，例如光刻胶间隙的尺寸和位置、抗反射涂层和电介质的类型、源功率的电平、偏压功率电平、气体混合物、蚀刻时间等。
在上述基础工艺中描述了弧开口和主蚀刻的CF4、N2、Ar的流速和流速范围。二氟化甲烷的流速取决于具体实施例而变化。在弧开口蚀刻期间，二氟化甲烷的范围可从0sccm到40sccm，主蚀刻的从0sccm到60sccm。在某些实施例中，弧开口蚀刻在0sccm或约为0sccm施加二氟化甲烷，主蚀刻在或约为10sccm施加二氟化甲烷，如所述。
氨气的流速取决于实施例而变化。弧开口蚀刻的氨气的范围可从0sccm到100sccm，主蚀刻的从0sccm到100sccm。在某些实施例中，弧开口蚀刻在0sccm或约为0sccm施加氨气，主蚀刻在或约为20sccm施加氨气，如所述。
可以施加预先混合气体成分，如一种成分以上的部分混合物的气体，或者在腔体中混合单个的成分。在至少一个实施例中，二氟化甲烷和氨气以分立或双流施加到腔体中。通过喷头或类似的出口将混合的气体施加到腔体中。
除了基础工艺中所述的范围外，在使用CF4/N2/Ar/CH2F2/NH3气体混合物的某些实施例中，可把弧开口蚀刻的压力设置为约或约为300mT，把主蚀刻的压力设置为或约为30mT。而且，在某些实施例中，可把弧开口蚀刻期间的源功率设置为或约为0瓦，把主蚀刻期间的设置为或约为1500瓦，把弧开口蚀刻期间的偏压设置为或约为2000瓦，把主蚀刻期间的设置为或约为2800瓦。
以该工艺得到的蚀刻速率，可取决于实施例而改变。如所示，通过本发明的实施例使用CF4/N2/Ar/CH2F2/NH3气体混合物，测得的蚀刻速率为大约为
Figure C20051013739800351
在某些实施例中，弧开口蚀刻的蚀刻时间约35秒，且主蚀刻的蚀刻时间为20秒。而且，某些实施例中，光刻胶的选择比约为5.1。
在本发明的分立实施例中，除了二氟化甲烷(CH2F2)外，可使用碳氟氢化合物。这些可能替代的碳氟氢化合物包括CH3F和CHF3，用来替代二氟化甲烷(CH2F2)。
而且，发明的可选实施例包括对本发明的上述实施例的方法施加注入六氟化四碳(C4F6)或八氟化四碳(C4F8)的更聚合的碳氟化合物气体。下述示例9描述了该实施例的示例。
图2D示出本发明的至少一个方法实施例的流程图。方法250包括步骤：在腔体中提供晶片，其中晶片包括OSG电介质260；施加气体混合物到腔体中270；形成等离子体280；和蚀刻OSG电介质290。此外，施加气体混合物到腔体270中的步骤可使气体混合物包括约65sccm的CF4、约170sccm的N2、约500sccm的Ar、约10sccm的CH2F2、约20sccm的NH3，且气体混合物处于约30mT的压力下272。而且，形成等离子体280的步骤可具有约1500瓦的员工率和约2000瓦的偏压功率282。
示例8：
本申请人的发明的一个实施例的示例是如下的蚀刻工艺：通过使用高源和低偏压以及包括四氟化甲烷(CF4)、氮气(N2)、氩(Ar)、二氟化甲烷(CH2F2)、氨气(NH3)的气体混合物，得到测得的
Figure C20051013739800352
的蚀刻选择比。本示例使用300mm直径的晶片。图12A和B示出了由本示例的方法形成的结构的截面图。
本示例的方法的第一步骤是提供将在下面步骤中进行蚀刻的结构。本例中使用的结构的层的布置于图4所示的上述示例1中的相同。
使用Applied Centura Enabler蚀刻工具来蚀刻结构。本例进行两部分的蚀刻工艺，包括弧蚀刻和接着主蚀刻。在弧蚀刻期间，蚀刻BARC层440和DARC层430的每一层并在主蚀刻期间，蚀刻ILD层420，主蚀刻将在阻挡层410终止。
在弧蚀刻和主蚀刻的开始，施加具有各种浓度和类型的气体的气体混合物。对于弧蚀刻，气体混合物包括在300mT压力下的150sccm的CF4和30sccm的CHF3。对于主蚀刻，混合物包括在30mT压力下的65sccm的CF4和170sccm的N2、500sccm的Ar、10sccm的CH2F2、20sccm的NH3。
每一蚀刻的下一步是形成等离子体。弧蚀刻形成的等离子体的偏压为2000瓦和源为0瓦。Applied Centura Enabler蚀刻工具将NSTU设置在1.35，CSTUi/o设置在4/0，He in-out压力为10T-10T。对主蚀刻，偏压为2800瓦，源为1500瓦，反应器将NSTU设置在4，CSTU i/o设置为0/7，He in-out压力设置在15T-15T。
随着用于每一个蚀刻步骤地等离子体的形成，用不同的时间蚀刻结构。本例中，对于列出的每个条件，弧蚀刻进行35秒，主蚀刻进行20秒。
图12A和B示出了本例中的弧蚀刻和主蚀刻后的蚀刻结构的截面图。如图12A所示，蚀刻结构1200以限定通孔1260和沟槽1270。结构1200包括阻挡层1210、ILD层1220、DARC层1230、BARC层1240和PR层1250。
测得的BD蚀刻速率约为
Figure C20051013739800361
主蚀刻期间测得的光刻胶蚀刻速率约为
Figure C20051013739800362
得到的光刻胶选择比约为5.1。
如图12A和B所示，形成的通孔的轮廓倾向于具有基本直线和垂直的侧壁，且沟槽倾向于具有锥形的侧壁。在图12A中，通孔1260具有基本直线和垂直的侧壁1262，且沟槽1270具有一定锥形的侧壁1272。在PR层1250处或附近，通孔1260具有些条纹1266。仅在阻挡层1210上，通孔1260具有底部或终点1264。沟槽1270示出在阻挡层1210处具有底部或终点1274。结果，发现本发明的实施例中，添加二氟化甲烷(CH2F2)和氨气(NH3)到CF4/N2/Ar气体混合物中，以高源/相对低偏压的蚀刻工艺，导致非常高的蚀刻速率、高的光刻胶选择比，和具有基本直线和垂直的侧壁。
下面的例子9详述，用与例8相同的方法施加碳氟化合物气体，如C4F6或C4F8。
以CF4/N2/Ar/NH3/C4F8/CH2F2气体混合物蚀刻：
本发明的另一实施例通过使用将氨气(NH3)、碳氟化合物和碳氟氢化合物添加到气体混合物中的基础工艺得到高的蚀刻速率。在某些实施例中添加的碳氢化合物是八氟化四碳(C4F8)，且添加的碳氟氢化合物是二氟化甲烷(CH2F2)。具体的，在方法200的蚀刻材料220上施加气体混合物的步骤如图2A所示。气体混合物包含四氟化甲烷、氮气、氩、氨气、八氟化四碳和二氟化甲烷，如图2B所示。图2D示出了该方法的实施例的流程图，如所述。
添加氨气的作用包括减小轮廓的锥度和对阻挡层的低选择比。氨气添加物还帮助除去残余物。但是，氨气会引起轮廓弓形，特别是在通孔等构件中。通过使用二氟化甲烷和氨气，可以制造具有垂直轮廓即垂直壁的构件。八氟化四碳是更加聚合的气体，因为高级的聚合体倾向于蚀刻早终止。添加二氟化甲烷的作用包括：可得到更高的蚀刻速率和在蚀刻期间改变开口的轮廓。这是由于二氟化甲烷倾向于使蚀刻以更快的速度发生。结果，通过添加二氟化甲烷进行蚀刻得开口的轮廓倾向于具有更小的锥度。即，侧壁具有较少内在锥度而更加垂直。而且，二氟化甲烷使得蚀刻在沟槽等构件上终止。示例9描述了以添加氨气、八氟化四碳和二氟化甲烷来蚀刻的例子。
如上述基础工艺的说明书中提到的，可以用CF4/N2/Ar/NH3/C4F8/CH2F2气体混合物来蚀刻各种不同的材料和层。图3A示出了一个该可用结构。
基础工艺中可包括上述详细描述的因素，例如气体的类型、流速、源功率和偏压设置、腔体压力、腔体类型、腔体设置、冷却、晶片尺寸、蚀刻的材料和层、蚀刻类型、蚀刻时间等。当然，取决于这些因素和实施例的具体应用，可改变得到的蚀刻速率、蚀刻开口的深度和轮廓、选择比和蚀刻停止等等。例如，所完成的形成的开口的具体尺寸(例如深度)和形状可取决于各种因素，例如光刻胶间隙的尺寸和位置、抗反射涂层和电介质的类型、源功率的电平、偏压功率电平、气体混合物、蚀刻时间等。
在上述基础工艺中描述了弧开口和主蚀刻的CF4、N2和Ar的流速和流速范围。氨气的流速取决于实施例而变化。弧开口蚀刻的氨气的范围可从0sccm到100sccm，主蚀刻的从0sccm到100sccm。在某些实施例中，弧开口蚀刻在0或约为0sccm施加氨气，主蚀刻在或约为70sccm施加氨气，如所述。
蚀刻材料的蚀刻期间所使用的八氟化四碳的量可根据方法实施例而变化。弧开口蚀刻期间八氟化四碳的范围可从0sccm到10sccm，主蚀刻的从0sccm到35sccm。在某些实施例中，弧开口蚀刻在0或约为0sccm施加八氟化四碳，主蚀刻在约或约为25sccm施加。
二氟化甲烷的流速取决于具体实施例而变化。在弧开口蚀刻期间，二氟化甲烷的范围可从0sccm到40sccm，主蚀刻的从0sccm到40sccm。在某些实施例中，弧开口蚀刻在0或约为0sccm施加二氟化甲烷，主蚀刻在约或约为20sccm施加二氟化甲烷，如所述。
可以施加预先混合气体成分，如一种成分以上的部分混合物的气体，或者在腔体中混合单个的成分。在至少一个实施例中，二氟化甲烷和氨气以分立或双流施加到腔体中。通过喷头或类似的出口将混合的气体施加到腔体中。
除了基础工艺中所述的范围外，在使用CF4/N2/Ar/NH3/C4F8/CH2F2气体混合物的某些实施例中，可把200mm晶片的弧开口蚀刻的压力设置为或约为300mT，把主蚀刻的压力设置为或约为40mT。而且，在某些实施例中，可把200mm晶片和300mm晶片的弧开口蚀刻期间的源功率设置为或约为0瓦，把200mm晶片和300mm晶片的主蚀刻期间的源功率设置为或约为1300瓦，把200mm晶片的弧开口蚀刻期间的偏压设置为约或约为1000瓦，把300mm晶片的设置为或约为2000瓦，把200mm晶片的主蚀刻期间的偏压设置为或约为1000瓦，把300mm晶片的设置为或约为2000瓦。
以该工艺得到的蚀刻速率，可取决于实施例而不同。如所示，通过使用CF4/N2/Ar/NH3/C4F8/CH2F2气体混合物的实施例得到测得的蚀刻速率为大约为在某些实施例中，弧开口蚀刻的蚀刻时间约30秒，且主蚀刻的蚀刻时间为13秒。而且，某些实施例中，光刻胶的选择比约为9∶1。
在本发明的分立实施例中，除了二氟化甲烷(CH2F2)外，可使用碳氟氢化合物。这些可能替代的碳氟氢化合物包括CH3F和CHF3，用来替代二氟化甲烷(CH2F2)。除了八氟化四碳(C4F8)，可使用碳氟化合物，例如C4F6和C5F8。
而且，如果以CF4/N2/Ar/NH3/C4F8/CH2F2气体混合物蚀刻之后，构件的轮廓仍然具有一定锥度，可添加过蚀刻步骤。可以对底部阻挡层选择该过蚀刻步骤，并包括C4F6/N2/Ar气体，以得到直线的构件轮廓。
图2D示出本发明的一个方法实施例的流程图。方法250包括步骤：在腔体中提供晶片，其中晶片包括OSG电介质260；施加气体混合物到腔体中270；形成等离子体280；和蚀刻OSG电介质290。此外，施加气体混合物到腔体中的步骤270可使气体混合物包括约70sccm的NH3、约20sccm的C4F8、约25sccm的CH2F2，且气体混合物处于约40mT的压力下274。而且，形成等离子体280的步骤可具有约1300瓦的源工率和约1000瓦的偏压功率284。
示例9：
本申请人的发明的一个实施例的另一个示例是添加氨气(NH3)到八氟化四碳(C4F8)和二氟化甲烷(CH2F2)混合物中的蚀刻工艺。通过应用高源功率等离子体，该第一气体混合物得到将近的OSG蚀刻速率。图13A和B的截面图示出了该工艺的结果。
本例中，使用200mm晶片的Enabler系统。在主蚀刻期间，源功率设置为1300瓦，偏压功率为1000瓦。气体混合物具有在40mT压力下的70sccm的NH3、20sccm的CH2F2、和25sccm的C4F8气体流。Applied Centura Enabler蚀刻工具将NSTU设置在4，CSTU i/o设置在0/7，He in-out压力设置在15T-15T。主蚀刻时间为13秒。
这使得测得的OSG的蚀刻速率为具有约9∶1的光刻胶选择比。如从图13A和B中看到的，从本例的蚀刻所完成的轮廓具有少量的锥度。
如图13A所示，蚀刻结构1300以限定通孔1360和沟槽1370。结构1300包括ILD层1320、DARC层1330、BARC层1340和PR层1350。通孔1360在其侧壁1362具有少量的锥度，且沟槽1370具有一定锥度的侧壁1372。示出通孔1360具有一定圆形的底部或终点1364。示出沟槽1370具有底部或终点1374。
但是，如图14A和B所示，随着使用C4F6/N2/Ar的第二气体混合物的过蚀刻步骤的添加，对底部阻挡层选择该步骤，得到直线的最终轮廓。
如图14A所示，蚀刻结构1400来限定通孔1460和沟槽1470。结构1400包括ILD层1420、DARC层1430、BARC层1440和PR层1450。通孔1460具有垂直的侧壁1462，且沟槽1470具有垂直的侧壁1472。示出通孔1460具有一般平坦的底部或终点1464。示出沟槽1470具有一般平坦的底部或终点1474。
除了使用六氟化四碳(C4F6)替代C4F8之外，其它示例与示例9描述的相同。
虽然本发明的实施例进行了具体说明，但是不脱离本发明的原理范围和教导可以对这些实施例进行多种改变。因此，本发明仅由其下述权利要求和其等效物限定。

Claims (72)

1. 一种等离子体蚀刻方法，包括：
a)施加包含CF4、N2和Ar的气体混合物；和
b)形成具有5×1010电子/cm3或更大的电子密度的高密度和低轰击能量的等离子体。
2. 如权利要求1的等离子体蚀刻方法，其中通过高源功率和低偏压功率来形成高密度和低轰击能量等离子体。
3. 如权利要求2的等离子体蚀刻方法，其中高源功率为0瓦到2000瓦之间，且其中低偏压功率为1000瓦到3000瓦之间。
4. 如权利要求1的等离子体蚀刻方法，其中高密度和低轰击能量等离子体具有大于1×1011电子/cm3的电子密度。
5. 如权利要求1的等离子体蚀刻方法，其中气体混合物还包括H2。
6. 如权利要求5的等离子体蚀刻方法，其中气体混合物还包括碳氟化合物气体。
7. 如权利要求6的等离子体蚀刻方法，其中碳氟化合物气体包括(1)C4F8、(2)C4F6、或(3)C5F8中的至少一种。
8. 如权利要求1的等离子体蚀刻方法，其中气体混合物还包括碳氟氢化合物气体。
9. 如权利要求8的等离子体蚀刻方法，其中碳氟氢化合物气体包括(1)CH2F2、(2)CH3F、或(3)CHF3中的至少一种。
10. 如权利要求1的等离子体蚀刻方法，其中气体混合物还包括NH3。
11. 如权利要求10的等离子体蚀刻方法，其中气体混合物还包括碳氟氢化合物气体。
12. 如权利要求11的等离子体蚀刻方法，其中碳氟氢化合物气体包括(1)CH2F2、(2)CH3F、(3)CHF3中的至少一种。
13. 如权利要求11的等离子体蚀刻方法，其中气体混合物还包括碳氟化合物气体。
14. 如权利要求13的等离子体蚀刻方法，其中碳氟化合物气体包括(1)C4F8、(2)C4F6、或(3)C5F8中的至少一种。
15. 如权利要求1的等离子体蚀刻方法，还包括蚀刻半导体晶片。
16. 如权利要求15的等离子体蚀刻方法，其中半导体晶片包含电介质材料，且其中蚀刻半导体晶片包括蚀刻电介质材料。
17. 如权利要求16的等离子体蚀刻方法，其中蚀刻电介质材料是在大于7000
Figure C2005101373980003C1
/min的蚀刻速率进行。
18. 一种在等离子体反应器中蚀刻构件的方法，该方法包括：
a)提供半导体晶片；
b)在半导体晶片上施加包含CF4、N2和Ar的气体混合物；
c)形成具有5×1010电子/cm3或更大的电子密度的高密度和低轰击能量等离子体；和
d)蚀刻半导体晶片以在半导体晶片中形成构件。
19. 如权利要求18的方法，其中高密度和低轰击能量等离子体具有大于1×1011电子/cm3的电子密度。
20. 如权利要求18的方法，其中通过高源功率和低偏压功率来形成高密度和低轰击能量等离子体。
21. 如权利要求20的方法，其中半导体晶片的直径为300mm。
22. 如权利要求21的方法，其中高源功率为0瓦到2000瓦之间，且其中低偏压功率为1000瓦到3000瓦之间。
23. 如权利要求22的方法，其中高源功率为500瓦到2000瓦之间。
24. 如权利要求22的方法，其中高源功率为1000瓦，且其中低偏压功率为2800瓦。
25. 如权利要求22的方法，其中高源功率为1500瓦，且其中低偏压功率为2800瓦。
26. 如权利要求20的方法，其中半导体晶片的直径为200mm。
27. 如权利要求26的方法，其中高源功率为0瓦到2000瓦之间，且其中低偏压功率为500瓦到1500瓦之间。
28. 如权利要求27的方法，其中高源功率为500瓦到2000瓦之间。
29. 如权利要求27的方法，其中高源功率为1500瓦，且其中低偏压功率为1400瓦。
30. 如权利要求18的方法，其中半导体晶片包含电介质材料，且其中蚀刻半导体晶片包括蚀刻电介质以在电介质材料中形成构件。
31. 如权利要求30的方法，其中电介质材料是低k电介质材料。
32. 如权利要求30的方法，其中电介质材料具有介电常数，其中介电常数在2和3.7之间。
33. 如权利要求32的方法，其中在半导体晶片上施加气体混合物包括施加流速为65sccm的CF4、施加流速为170sccm的N2和施加流速为500sccm的Ar。
34. 如权利要求30的方法，其中蚀刻电介质材料是在大于7000
Figure C2005101373980004C1
/min的蚀刻速率进行。
35. 如权利要求30的方法，其中蚀刻电介质材料是在大于9000
Figure C2005101373980004C2
/min的蚀刻速率进行。
36. 如权利要求30的方法，其中蚀刻电介质材料是在介于9000
Figure C2005101373980004C3
/min和20000
Figure C2005101373980004C4
/min之间的蚀刻速率进行。
37. 如权利要求34的方法，其中构件包括侧壁，其中侧壁是垂直的。
38. 如权利要求34的方法，其中蚀刻电介质基本沿着第一方向，其中构件包括侧壁，且其中侧壁与蚀刻电介质的第一方向对准。
39. 如权利要求18的方法，其中气体混合物还包括H2。
40. 如权利要求39的方法，其中以20sccm的流速施加H2。
41. 如权利要求39的方法，其中气体混合物还包括(1)C4F8、(2)C4F6、或(3)C5F8中的至少一种。
42. 如权利要求39的方法，其中气体混合物还包括以10sccm的流速施加C4F8。
43. 如权利要求18的方法，其中气体混合物还包括(1)CH2F2、(2)CH3F或(3)CHF3中的至少一种。
44. 如权利要求18的方法，其中气体混合物还包括以10sccm的流速施加CH2F2。
45. 如权利要求18的方法，其中气体混合物还包括NH3。
46. 如权利要求18的方法，其中气体混合物还包括以20sccm的流速施加NH3。
47. 如权利要求45的等离子体蚀刻方法，其中气体混合物还包括(1)CH2F2、(2)CH3F、或(3)CHF3中的至少一种。
48. 如权利要求46的方法，其中气体混合物还包括以10sccm的流速施加CH2F2。
49. 如权利要求47的方法，其中气体混合物还包括(1)C4F8、(2)C4F6、或(3)C5F8中的至少一种。
50. 如权利要求26的方法，其中气体混合物还包括NH3、C4F8和CH2F2。
51. 如权利要求26的方法，其中气体混合物还包括NH3、C4F6和CH2F2。
52. 如权利要求50的方法，其中在半导体晶片上施加气体混合物包括施加流速为0sccm的CF4、施加流速为0sccm的N2和施加流速为0sccm的Ar，施加流速为70sccm的NH3、施加流速为25sccm的C4F8和施加流速为20sccm的CH2F2。
53. 如权利要求52的方法，其中在半导体晶片上施加气体混合物包括在40mT的压力下施加气体混合物。
54. 如权利要求53的方法，其中该方法还包括施加过蚀刻气体混合物。
55. 如权利要求54的方法，其中施加过蚀刻气体混合物包括施加包含C4F6、N2和Ar的气体混合物。
56. 如权利要求18的方法，其中构件还包括(1)通孔或(2)沟槽中的至少一个。
57. 一种蚀刻方法包括：
a)在腔体中提供晶片，其中晶片包含OSG电介质；
b)施加第一气体混合物到腔体中，其中第一气体混合物包括流速为65sccm的CF4、流速为170sccm的N2、流速为500sccm的Ar，流速为10sccm的CH2F2、流速为20sccm的NH3，且其中第一气体混合物的压力为30mT；。
c)以1500瓦的源功率和2800瓦的偏压功率形成等离子体；和
d)蚀刻OSG电介质。
58. 如权利要求57的方法，其中蚀刻OSG电介质还包括蚀刻OSG电介质以形成(1)通孔或(2)沟槽中的至少一个。
59. 如权利要求57的方法，其中OSG电介质具有介电常数，其中介电常数在2和3.7之间。
60. 如权利要求57的方法，其中蚀刻OSG电介质包括蚀刻20秒。
61. 如权利要求57的方法，其中蚀刻OSG电介质是在11,000
Figure C2005101373980006C1
/min的蚀刻速率进行。
62. 一种蚀刻方法包括：
a)在腔体中提供晶片，其中晶片包含OSG电介质；
b)施加第一气体混合物到腔体中，其中第一气体混合物包括流速为70sccm的NH3、流速为20sccm的C4F8、流速为25sccm的CH2F2，且其中第一气体混合物的压力为40mT；
c)以1300瓦的源功率和1000瓦的偏压功率形成等离子体；和
d)蚀刻OSG电介质。
63. 如权利要求62的方法，还包括施加包含C4F6、N2和Ar的第二气体混合物到腔体中以蚀刻OSG电介质。
64. 如权利要求62的方法，其中OSG电介质具有介电常数，其中介电常数在2和3.7之间。
65. 如权利要求62的方法，其中蚀刻OSG电介质包括蚀刻13秒。
66. 如权利要求62的方法，其中蚀刻OSG电介质是在18,900
Figure C2005101373980006C2
/min的蚀刻速率进行。
67. 一种等离子体蚀刻工具，包括：能够容纳晶片的腔体，其中腔体具有包含CF4、N2和Ar的气体混合物，且其中腔体中形成具有5×1010电子/cm3或更大的电子密度的高密度和低轰击能量等离子体。
68. 如权利要求67的等离子体蚀刻工具，其中通过高源功率和低偏压功率来形成高密度和低轰击能量等离子体，其中高源功率在0瓦到2000瓦之间，且其中偏压功率在1000瓦到3000瓦之间。
69. 如权利要求67的等离子体蚀刻方法，其中气体混合物还包括H2。
70. 如权利要求67的等离子体蚀刻方法，其中气体混合物还包括碳氟化合物气体。
71. 如权利要求67的等离子体蚀刻方法，其中气体混合物还包括碳氟氢化合物气体。
72. 如权利要求67的等离子体蚀刻方法，其中气体混合物还包括NH3。
CNB2005101373984A 2004-12-03 2005-12-05 等离子体蚀刻方法和蚀刻工具以及蚀刻构件的方法 Expired - Fee Related CN100423208C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/003,227 2004-12-03
US11/003,227 US20060118519A1 (en) 2004-12-03 2004-12-03 Dielectric etch method with high source and low bombardment plasma providing high etch rates

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNA200810146284XA Division CN101350303A (zh) 2004-12-03 2005-12-05 以高源和低轰击等离子体提供高蚀刻速率的电介质蚀刻方法

Publications (2)

Publication Number Publication Date
CN1828843A CN1828843A (zh) 2006-09-06
CN100423208C true CN100423208C (zh) 2008-10-01

Family

ID=36051594

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA200810146284XA Pending CN101350303A (zh) 2004-12-03 2005-12-05 以高源和低轰击等离子体提供高蚀刻速率的电介质蚀刻方法
CNB2005101373984A Expired - Fee Related CN100423208C (zh) 2004-12-03 2005-12-05 等离子体蚀刻方法和蚀刻工具以及蚀刻构件的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNA200810146284XA Pending CN101350303A (zh) 2004-12-03 2005-12-05 以高源和低轰击等离子体提供高蚀刻速率的电介质蚀刻方法

Country Status (7)

Country Link
US (2) US20060118519A1 (zh)
EP (1) EP1667216A3 (zh)
JP (1) JP2006165558A (zh)
KR (1) KR20060063714A (zh)
CN (2) CN101350303A (zh)
SG (1) SG122943A1 (zh)
TW (1) TW200633048A (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698103B1 (ko) * 2005-10-11 2007-03-23 동부일렉트로닉스 주식회사 듀얼 다마센 형성방법
US20070163995A1 (en) * 2006-01-17 2007-07-19 Tokyo Electron Limited Plasma processing method, apparatus and storage medium
US20090156012A1 (en) * 2007-12-12 2009-06-18 Applied Materials, Inc. Method for fabricating low k dielectric dual damascene structures
CN103258729B (zh) * 2007-12-21 2016-07-06 朗姆研究公司 硅结构的制造和带有形貌控制的深硅蚀刻
US20090278347A1 (en) * 2008-05-08 2009-11-12 Jim Kerin Quick connector, release tool, and method therefor
US20100216310A1 (en) * 2009-02-20 2010-08-26 Tokyo Electron Limited Process for etching anti-reflective coating to improve roughness, selectivity and CD shrink
JP5434970B2 (ja) * 2010-07-12 2014-03-05 セントラル硝子株式会社 ドライエッチング剤
US9129795B2 (en) * 2011-04-11 2015-09-08 Quadrant Epp Ag Process for plasma treatment employing ceramic-filled polyamideimide composite parts
US20120305525A1 (en) * 2011-05-31 2012-12-06 Hsiu-Chun Lee Method of reducing striation on a sidewall of a recess
KR102333443B1 (ko) 2014-10-24 2021-12-02 삼성전자주식회사 반도체 소자의 제조 방법
JP6385915B2 (ja) * 2015-12-22 2018-09-05 東京エレクトロン株式会社 エッチング方法
CN110649152A (zh) * 2019-09-27 2020-01-03 江苏鲁汶仪器有限公司 一种铌基超导器件刻蚀方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030022513A1 (en) * 2001-07-24 2003-01-30 Yann-Pyng Wu Polymer debris pre-cleaning method
CN1411040A (zh) * 2001-09-21 2003-04-16 旺宏电子股份有限公司 一种用于制造半导体组件的干式蚀刻方法
US20040161930A1 (en) * 2003-02-13 2004-08-19 Taiwan Semiconductor Manufacturing Company In-situ discharge to avoid arcing during plasma etch processes

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5286344A (en) * 1992-06-15 1994-02-15 Micron Technology, Inc. Process for selectively etching a layer of silicon dioxide on an underlying stop layer of silicon nitride
US5965035A (en) * 1997-10-23 1999-10-12 Applied Materials, Inc. Self aligned contact etch using difluoromethane and trifluoromethane
TW505984B (en) * 1997-12-12 2002-10-11 Applied Materials Inc Method of etching patterned layers useful as masking during subsequent etching or for damascene structures
WO1999052135A1 (en) * 1998-04-02 1999-10-14 Applied Materials, Inc. Method for etching low k dielectrics
US6123862A (en) * 1998-04-24 2000-09-26 Micron Technology, Inc. Method of forming high aspect ratio apertures
US6168726B1 (en) * 1998-11-25 2001-01-02 Applied Materials, Inc. Etching an oxidized organo-silane film
JP3485504B2 (ja) * 1999-09-09 2004-01-13 沖電気工業株式会社 半導体装置のドライエッチング方法
JP4381526B2 (ja) * 1999-10-26 2009-12-09 東京エレクトロン株式会社 プラズマエッチング方法
US6534809B2 (en) * 1999-12-22 2003-03-18 Agilent Technologies, Inc. Hardmask designs for dry etching FeRAM capacitor stacks
US6949203B2 (en) * 1999-12-28 2005-09-27 Applied Materials, Inc. System level in-situ integrated dielectric etch process particularly useful for copper dual damascene
US20010024769A1 (en) * 2000-02-08 2001-09-27 Kevin Donoghue Method for removing photoresist and residues from semiconductor device surfaces
US6853141B2 (en) * 2002-05-22 2005-02-08 Daniel J. Hoffman Capacitively coupled plasma reactor with magnetic plasma control
KR20010109610A (ko) * 2000-05-31 2001-12-12 박종섭 반도체 소자의 강유전체 캐패시터 형성방법
US20020121500A1 (en) * 2000-12-22 2002-09-05 Rao Annapragada Method of etching with NH3 and fluorine chemistries
US6893969B2 (en) * 2001-02-12 2005-05-17 Lam Research Corporation Use of ammonia for etching organic low-k dielectrics
US6841483B2 (en) * 2001-02-12 2005-01-11 Lam Research Corporation Unique process chemistry for etching organic low-k materials
US6777344B2 (en) * 2001-02-12 2004-08-17 Lam Research Corporation Post-etch photoresist strip with O2 and NH3 for organosilicate glass low-K dielectric etch applications
US7311852B2 (en) * 2001-03-30 2007-12-25 Lam Research Corporation Method of plasma etching low-k dielectric materials
US20020177321A1 (en) * 2001-03-30 2002-11-28 Li Si Yi Plasma etching of silicon carbide
US6746961B2 (en) * 2001-06-19 2004-06-08 Lam Research Corporation Plasma etching of dielectric layer with etch profile control
US20030181034A1 (en) * 2002-03-19 2003-09-25 Ping Jiang Methods for forming vias and trenches with controlled SiC etch rate and selectivity
US7547635B2 (en) * 2002-06-14 2009-06-16 Lam Research Corporation Process for etching dielectric films with improved resist and/or etch profile characteristics
US6897154B2 (en) * 2002-06-14 2005-05-24 Applied Materials Inc Selective etching of low-k dielectrics
US7001833B2 (en) * 2002-09-27 2006-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming openings in low-k dielectric layers
US20040063308A1 (en) * 2002-09-27 2004-04-01 Taiwan Semiconductor Manufacturing Company Method for forming openings in low-k dielectric layers
US20040084411A1 (en) * 2002-10-31 2004-05-06 Applied Materials, Inc. Method of etching a silicon-containing dielectric material
US6780782B1 (en) * 2003-02-04 2004-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bi-level resist structure and fabrication method for contact holes on semiconductor substrates
US6921727B2 (en) * 2003-03-11 2005-07-26 Applied Materials, Inc. Method for modifying dielectric characteristics of dielectric layers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030022513A1 (en) * 2001-07-24 2003-01-30 Yann-Pyng Wu Polymer debris pre-cleaning method
CN1411040A (zh) * 2001-09-21 2003-04-16 旺宏电子股份有限公司 一种用于制造半导体组件的干式蚀刻方法
US20040161930A1 (en) * 2003-02-13 2004-08-19 Taiwan Semiconductor Manufacturing Company In-situ discharge to avoid arcing during plasma etch processes

Also Published As

Publication number Publication date
US20060118519A1 (en) 2006-06-08
US20080023144A1 (en) 2008-01-31
CN101350303A (zh) 2009-01-21
EP1667216A3 (en) 2008-12-31
CN1828843A (zh) 2006-09-06
JP2006165558A (ja) 2006-06-22
SG122943A1 (en) 2006-06-29
EP1667216A2 (en) 2006-06-07
KR20060063714A (ko) 2006-06-12
TW200633048A (en) 2006-09-16

Similar Documents

Publication Publication Date Title
CN100423208C (zh) 等离子体蚀刻方法和蚀刻工具以及蚀刻构件的方法
CN101124661A (zh) 碳氟化合物蚀刻化学剂中使用氢气添加剂的掺碳的硅氧化物蚀刻
US7125792B2 (en) Dual damascene structure and method
US6380096B2 (en) In-situ integrated oxide etch process particularly useful for copper dual damascene
US7265056B2 (en) Method for forming novel BARC open for precision critical dimension control
US6602434B1 (en) Process for etching oxide using hexafluorobutadiene or related fluorocarbons and manifesting a wide process window
EP0469401B1 (en) Method of producing a semiconductor device by dry etching two superposed SiO2 layers
US6174451B1 (en) Oxide etch process using hexafluorobutadiene and related unsaturated hydrofluorocarbons
US6613689B2 (en) Magnetically enhanced plasma oxide etch using hexafluorobutadiene
US8337950B2 (en) Method for depositing boron-rich films for lithographic mask applications
US10643854B2 (en) Silicon dioxide-polysilicon multi-layered stack etching with plasma etch chamber employing non-corrosive etchants
WO2000030168A1 (en) Process for etching oxide using hexafluorobutadiene or related hydroflourocarbons and manifesting a wide process window
US6849193B2 (en) Highly selective process for etching oxide over nitride using hexafluorobutadiene
JP2006013190A (ja) 半導体装置の製造方法
US5639345A (en) Two step etch back process having a convex and concave etch profile for improved etch uniformity across a substrate
CN103633014B (zh) 半导体器件制造方法
US6235653B1 (en) Ar-based si-rich oxynitride film for dual damascene and/or contact etch stop layer
US7091612B2 (en) Dual damascene structure and method
US6743725B1 (en) High selectivity SiC etch in integrated circuit fabrication
US20050161640A1 (en) Etching gas composition for silicon oxide and method of etching silicon oxide using the same
US10937659B2 (en) Method of anisotropically etching adjacent lines with multi-color selectivity
US6828250B1 (en) Process for etching vias in organosilicate glass materials without causing RIE lag
JPH10177992A (ja) 微細コンタクトホールのテーパエッチング方法
JPH01261828A (ja) 半導体デバイスの製造方法
JPH10125654A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081001

Termination date: 20100105