CN1411040A - 一种用于制造半导体组件的干式蚀刻方法 - Google Patents
一种用于制造半导体组件的干式蚀刻方法 Download PDFInfo
- Publication number
- CN1411040A CN1411040A CN 01141914 CN01141914A CN1411040A CN 1411040 A CN1411040 A CN 1411040A CN 01141914 CN01141914 CN 01141914 CN 01141914 A CN01141914 A CN 01141914A CN 1411040 A CN1411040 A CN 1411040A
- Authority
- CN
- China
- Prior art keywords
- etching
- reacting gas
- silicon
- fluomethane
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
一种能提高在多晶硅蚀刻机(Polysilicon Etcher)中介电材料对硅的蚀刻选择比(Selectivity)的蚀刻方法。本发明的蚀刻方法为一种干式蚀刻(Dry Etching)法，是由调整多晶硅等离子体蚀刻机的气体配方，即使得蚀刻反应室内的反应气体为四氟化碳(Carbon Tetrafluoride；CF4)/氟代甲烷(CHxFy；x＝2，y＝2或x＝1，y＝3)/氧气(Oxygen；O2)，不但可在多晶硅等离子体蚀刻机中蚀刻介电材料层及多晶硅层，且可大幅提高介电材料对硅的蚀刻选择比，并且可获得笔直的蚀刻外形，和稳定的反应室环境。
Description
技术领域
本发明是关于一种蚀刻方法，特别是关于利用四氟化碳(CarbonTetrafluoride；CF4)/氟代甲烷(CHxFy；x＝2，y＝2或x＝1，y＝3)/氧气(Oxygen；O2)为反应气体的干式蚀刻(Dry Etching)方法。
背景技术
一般，所谓的集成电路(Integrated Circuits)，是将硅或砷化镓(Galium Arsenide；GaAs)等半导体材料制作成电子装置的组成组件，例如电容、电阻或开关等，并利用沉积、蚀刻、光刻(Photolithography)等技术，将电子装置的体积及重量缩减的电子科技。
电子组件的制作，是经一连串的沉积后，在基材上形成多层不同材料的薄膜。接着，利用光刻工艺将含有电路或组件特征的图案复制至光阻上，再通过蚀刻工艺将图案转移到薄膜上，以在薄膜上形成所需的电路或组件特征。随着超大规模集成电路(Ultra Large ScaleIntegration；ULSI)时代的来临，蚀刻工艺在亚半微米的组件特征制造中所扮演的角色也益显重要。
蚀刻工艺主要有湿式蚀刻(Wet Etching)及干式蚀刻(Dry Etching)两种方法。由于，半导体组件的设计与制造日益精密，各向同性(Isotropic)的湿式蚀刻法渐渐无法满足工艺精密度需求，因此各向异性(Anisotropic)的干式蚀刻法渐渐成为制造方法的主流。干式蚀刻法包括等离子体蚀刻法、反应性离子蚀刻(Reactive Ion Etching；RIE)法、溅射蚀刻(Sputtering Etching)法、离子束蚀刻法、以及反应性离子束蚀刻法等，其中等离子体蚀刻法与反应性离子蚀刻法为目前的半导体工业中最常使用的蚀刻方法。
等离子体蚀刻法是利用等离子体，而将反应气体的分子分解，反应气体的分子分解后所产生的离子、原子团(Radicals)、及原子与暴露在等离子体下的薄膜分子起化学反应，而生成具挥发性(Volatile)的生成物，接着利用真空系统将挥发性的生成物抽离反应室，薄膜便因此而移除。由于等离子体蚀刻法主要是由等离子体激发反应气体所产生的离子、原子团、及原子与薄膜分子间的化学反应，来进行薄膜的蚀刻，因此等离子体蚀刻法的蚀刻选择比较一般的干式蚀刻法佳。
反应性离子蚀刻法与等离子体蚀刻法的技术非常类似，皆为利用等离子体将反应气体的分子分解，反应气体的分子经分解所产生的离子、原子团、及原子与暴露在等离子体下的薄膜分子作用，以蚀刻薄膜。但两者仍有差异，其差异在于反应性离子蚀刻法所遭受的离子轰击(Ion Bombardment)的强度大于等离子体蚀刻法，因此以反应性离子蚀刻法进行蚀刻时，除了反应气体所分解的离子与薄膜分子间的化学反应外，尚有离子对薄膜的离子轰击，所以反应性离子蚀刻法的蚀刻速率大于等离子体蚀刻法。
目前，干式蚀刻法的优劣主要可从蚀刻选择比、蚀刻速率、以及蚀刻均匀度等方面来判断。蚀刻选择比愈高，即表示蚀刻工艺大都在所欲蚀刻的材料层上进行，而蚀刻速率愈大，则表示蚀刻工艺时间的缩减，另外蚀刻均匀度愈高，便表示芯片品质的提高，亦即制造良率的提升。
鉴于上述的发明背景中，较佳的蚀刻方法具有高蚀刻速率、高蚀刻选择比、高蚀刻均匀度等特征，且蚀刻工艺的优劣对芯片品质有相当程度的影响，因此如何改善蚀刻工艺的品质以提升半导体制造良率，为重要的研究方向。
发明内容
为了克服现有技术的不足，本发明的主要目的是提供一种用于制造半导体组件的干式蚀刻方法，本发明的干式蚀刻方法是以四氟化碳/氟代甲烷(CHxFy；x＝2，y＝2或x＝1，y＝3)/氧气或惰性气体(Inert Gas)，例如氩气(Ar)或氦气(He)，当作多晶硅等离子体蚀刻机的反应气体。由于氟代甲烷(CHxFy；x＝2，y＝2或x＝1，y＝3)蚀刻介电材料对硅或多晶硅具有高蚀刻选择比，因此可提高四氟化碳蚀刻介电材料对硅或多晶硅的蚀刻选择比。而氧具有降低高分子(Polymer)沉积的特性，进而可获得笔直的蚀刻外形，且能兼顾反应室环境的稳定性。
本发明的再一目的为提供一种用于制造半导体组件的干式蚀刻方法，本发明的干式蚀刻方法的反应气体为四氟化碳/氟代甲烷(CHxFy；x＝2，y＝2或x＝1，y＝3)/氧气或惰性气体，因此不但可在多晶硅等离子体蚀刻机中蚀刻多晶硅层，亦可在多晶硅等离子体蚀刻机中蚀刻介电材料层，省却更换反应室的步骤，因而节省了工艺时间，并降低因转换反应室所导致的微粒污染反应室与基材，进而提升制造良率。
为了达到上述目的，本发明提供了一种用于制造半导体组件的干式蚀刻方法，至少包括：提供一晶片，且此晶片上设有一介电材料层与一硅材料层，并提供多个加速电子。提供一反应气体，其包括四氟化碳(CH4)、氟代甲烷(CHxFy；x＝2，y＝2或x＝1，y＝3)、氧气(O2)，且此反应气体与这些加速电子碰撞，而生成多个离子、多个原子团、以及多个原子。再以这些离子、这些原子团、以及这些原子蚀刻介电材料层与硅材料层。由于，在多晶硅等离子体蚀刻机中以氟代甲烷(CHxFy；x＝2，y＝2或x＝1，y＝3)为反应气体进行蚀刻时，氟代甲烷(CHxFy；x＝2，y＝2或x＝1，y＝3)对介电材料，例如氮化硅(Silicon Nitride；Si3N4)、氮氧化硅(Silicon-Oxy-Nitride；SiON)、以及二氧化硅(Silicon Dioxide；SiO2)等，具有高蚀刻率，而对硅有低蚀刻率。因此，可提高四氟化碳蚀刻介电材料对硅或多晶硅的蚀刻选择比至约大于3。虽然，氟代甲烷(CHxFy；x＝2，y＝2或x＝1，y＝3)在反应室中容易产生高分子化学生成物，且高分子易沉积在反应室器壁，造成反应室环境的不稳定。但经添加适当比例的氧气后，即可降低高分子沉积的现象。因此，运用本发明不仅可以提高多晶硅等离子体蚀刻机的介电材料对硅或多晶硅的蚀刻选择比，而获得所需的蚀刻外观，更可在多晶硅等离子体蚀刻机蚀刻介电材料层与多晶硅层，节省工艺时间，并能维持反应室环境的稳定，进而获得稳定的蚀刻速率。
本发明的优点是：本发明提供了一种用于制造半导体组件的干式蚀刻方法，本发明的干式蚀刻方法是应用在多晶硅蚀刻机上，且所采用的反应气体包括四氟化碳、氟代甲烷(CHxFy；x＝2，y＝2或x＝1，y＝3)、氧气、或额外添加的惰性气体。由于，氟代甲烷(CHxFy；x＝2，y＝2或x＝1，y＝3)在多晶硅蚀刻机上具有对介电材料层的高蚀刻率且对硅或多晶硅低蚀刻率的特性，且氧气可降低氟代甲烷(CHxFy；x＝2，y＝2或x＝1，y＝3)所造成的高分子沉积现象。因此，运用本发明不但可提高四氟化碳蚀刻介电材料层对硅或多晶硅的蚀刻选择比至约3以上，而获得笔直的蚀刻外观，更可稳定反应室的环境，而获得稳定的蚀刻速率，并且可在多晶硅蚀刻机上蚀刻多晶硅及介电材料层，而省却更换反应室所花费的时间及人力，并避免因转换反应室所引发的微粒污染。
附图说明
下面结合附图及实施例对本发明进行详细说明：
图1为绘示本发明一较佳实施例的等离子体蚀刻机的装置示意图；
图2为绘示本发明一较佳实施例的反应性离子蚀刻机的装置示意图；以及
图3为绘示本发明一较佳实施例的高密度等离子体(High DensityPlasma；HDP)蚀刻机的装置示意图。
图中符号说明：
10 等离子体蚀刻机 12 1上电极板
14 下电极板 16 晶片
18 射频电源(Radio Frequency Power；RF Power)
20 气体入口 22 排气口
24 反应气体 26 废气
28 反应室 30 接地
50 反应性离子蚀刻机 52 上电极板
54 下电极板 56 晶片
58 射频电源 60 气体入口
62 排气口 64 反应气体
66 废气 68 反应室
70 接地 90 高密度等离子体蚀刻机
92 上电极板 94 下电极板
96 晶片
98 变压器偶合等离子体电源(Transformer Coupled Plasma；TCP)
100 气体入口 102 排气口
104 反应气体 106 废气
108 反应室 110 射频偏压电源
具体实施方式
请参照图1，其所绘示为本发明一较佳实施例的等离子体蚀刻机的装置示意图。等离子体蚀刻机10为平板式的干式蚀刻机，其反应室28中包含一组相对应的平行电极板，即上电极板12与下电极板14，其中上电极板12与射频(RF)电源18连接且其余部分接地30，而所欲蚀刻的晶片16则放在下电极板14上。此外，晶片16上已形成有介电材料层与硅材料层，其中介电材料层的成分可例如为氮化硅(Si3N4)、氮氧化硅(SiON)、以及二氧化硅(SiO2)等，且并不限定为单一材料层，而硅材料层的成分可例如为单晶硅(Single Crystal Silicon)、多晶硅(Poly-CrystalSilicon)、以及非晶硅(Amophous Silicon)等。且介电材料层与硅材料层可例如以二氧化硅/氮化硅/二氧化硅(Oxide/Nitride/Oxide；ONO)/多晶硅、氮氧化硅/氮化硅/二氧化硅/硅基材、氮氧化硅/氮化硅/多晶硅等方式堆栈。
以等离子体蚀刻机10进行蚀刻步骤时，首先反应气体24由反应室28上端的气体入口20进入，其中反应气体24是由四氟化碳/氟代甲烷(CHxFy；x＝2，y＝2或x＝1，y＝3)/氧气或额外添加的惰性气体所组成，且氟代甲烷(CHxFy；x＝2，y＝2或x＝1，y＝3)对四氟化碳的气体流量的比值约大于0.2，而氧气对氟代甲烷(CHxFy；x＝2，y＝2或x＝1，y＝3)的气体流量的比值约大于0.04。由射频电源18所供应的射频电场对电子加速，这些具有动能的电子与反应气体24碰撞，而分解生成离子、原子团、或原子等。分解所生成的离子、原子团、或原子的化性相当活泼，很容易便会与晶片16的分子反应，而蚀刻晶片16且形成易挥发的废气26，由排气口22排出。另外，当等离子体产生后，由于等离子体与上电极板12之间的电位差，等离子体中带正电荷的粒子朝上电极板12移动，因此下电极板14上的晶片16所遭受的离子轰击强度较轻微。
请参照图2，其所绘示为本发明一较佳实施例的反应性离子蚀刻机的装置示意图。反应性离子蚀刻机50同样为平板式的干式蚀刻机，其反应室68中包含平行且相对应的上电极板52与下电极板54，其中下电极板54与射频电源58连接且其上放置所欲蚀刻的晶片56，而其余部分接地70。
以反应性离子蚀刻机50进行蚀刻步骤时，首先反应气体64由上端的气体入口60进入反应室68，其中反应气体64包括四氟化碳/氟代甲烷(CHxFy；x＝2，y＝2或x＝1，y＝3)/氧气或额外添加的惰性气体，且氟代甲烷(CHxFy；x＝2，y＝2或x＝1，y＝3)与四氟化碳的气体流量的比值约大于0.2，而氧气与氟代甲烷(CHxFy；x＝2，y＝2或x＝1，y＝3)的气体流量的比值约大于0.04。接着，利用射频电源58所产生的射频电场对电子加速，以产生具有动能的电子。当这些带有能量的电子与反应气体64碰撞，而使得反应气体64的分子分解成离子、原子团、或原子等。这些离子、原子团、或原子的化性相当活泼，极为容易便会与晶片56的分子产生化学反应，由此化学反应蚀刻晶片56，并生成易挥发的废气66，由排气口62排出。由于反应性离子蚀刻机50的射频电源58与下电极板54连接，因此当等离子体产生后，等离子体与下电极板54之间的电位差会使等离子体中带正电荷的粒子朝下电极板54的方向移动。因此，除了以上所述的蚀刻反应外，尚包括具有高能量的离子对晶片56所进行的离子轰击，利用离子轰击所产生的动量移转而将晶片56所欲蚀刻的部分移除。相较之下，反应性离子蚀刻法的蚀刻速率较等离子体蚀刻法大。
反应性离子蚀刻法与等离子体蚀刻法的蚀刻机制极为相似，除了由于射频电源所连接的电极板上下不同，而导致晶片所受的等离子体离子轰击的强度有所差异，进而使得反应性离子蚀刻法的蚀刻速率大于等离子体蚀刻法，且反应性离子蚀刻法的各向异性亦大于等离子体蚀刻法。
请参照图3，其所绘示为本发明的一较佳实施例的高密度等离子体蚀刻机的装置示意图。高密度等离子体蚀刻机90亦为平板式的干式蚀刻机，其反应室108中包含一组相对应的平行电极板，即上电极板92与下电极板94。上电极板92与变压器偶合等离子体(TCP)电源98连接，而下电极板94则与射频偏压(RF Bias)电源110连接，且所欲蚀刻的晶片96放在下电极板94上，其中变压器偶合等离子体电源98可以射频电源取代。
以高密度等离子体蚀刻机90进行蚀刻步骤时，首先反应气体104由反应室108上端的气体入口100进入，其中反应气体104是由四氟化碳/氟代甲烷(CHxFy；x＝2，y＝2或x＝1，y＝3)/氧气或额外添加的惰性气体所组成，且氟代甲烷(CHxFy；x＝2，y＝2或x＝1，y＝3)对四氟化碳的气体流量的比值约大于0.2，而氧气对氟代甲烷(CHxFy；x＝2，y＝2或x＝1，y＝3)的气体流量的比值约大于0.04。由变压器偶合等离子体电源98所供应的加速电场对带电粒子加速，这些具有动能的带电粒子与反应气体104碰撞，而分解生成离子、原子团、或原子等。分解所生成的离子、原子团、或原子的化性相当活泼，很容易便会与晶片96的分子反应，而蚀刻晶片96且形成易挥发的废气106，由排气口102排出。由于，变压器偶合等离子体电源98的加速电场方向为圆形封闭曲线，使得带电粒子的加速方向平行于晶片表面的切线方向，因此不会对晶片96造成伤害。
本发明的蚀刻方法可应用在以等离子体进行蚀刻且等离子体会直接与晶片接触的多晶硅蚀刻机上。本发明的特征是利用四氟化碳/氟代甲烷(CHxFy；x＝2，y＝2或x＝1，y＝3)/氧气或额外添加的惰性气体当作反应气体，进行晶片上例如氮化硅、二氧化硅、以及氮氧化硅等介电材料层与例如单晶硅、多晶硅、及非晶硅等硅材料层的蚀刻，且氟代甲烷(CHxFy；x＝2，y＝2或x＝1，y＝3)与四氟化碳的气体流量的比值约大于0.2，而氧气与氟代甲烷(CHxFy；x＝2，y＝2或x＝1，y＝3)的气体流量的比值约大于0.04。其中，氟代甲烷(CHxFy；x＝2，y＝2或x＝1，y＝3)于多晶硅蚀刻机上具有介电材料对硅或多晶硅的高蚀刻选择比，可提高四氟化碳蚀刻介电材料对硅或多晶硅的蚀刻选择比至约大于3，相较于现有以四氟化碳/氩气或四氟化碳/氦气为反应气体的蚀刻介电材料对硅或多晶硅的蚀刻选择比约小于1.5，本发明的蚀刻介电材料对硅或多晶硅的蚀刻选择比优于现有的。另外，氧气的作用则是用以减少使用氟代甲烷(CHxFy；x＝2，y＝2或x＝1，y＝3)所引起的高分子沉积，以维持反应室环境的稳定度。且通过使用四氟化碳/氟代甲烷(CHxFy；x＝2，y＝2或x＝1，y＝3)/氧气所组成的反应气体，不仅可在多晶硅等离子体蚀刻机中蚀刻多晶硅材料层，亦可蚀刻介电材料层。
如本领域技术人员所了解的，以上所述仅为本发明的较佳实施例而已，并非用以限定本发明专利范围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在本发明的保护范围之内。
Claims (13)
1.一种用于制造半导体组件的干式蚀刻方法，至少包括：
提供一晶片，且该晶片上设有一介电材料层与一硅材料层；
提供多个加速电子；
提供一反应气体，该反应气体至少包括四氟化碳、氟代甲烷、氧气，且该反应气体与该加速电子碰撞，而生成多个离子、多个原子团、以及多个原子；以及
以该离子、该原子团、以及该原子蚀刻该介电材料层与该硅材料层。
2.根据权利要求1所述的方法，其特征在于：该介电材料层选自氮化硅、氮氧化硅、以及二氧化硅所组成的一族群。
3.根据权利要求1所述的方法，其特征在于：该硅材料层选自单晶硅、多晶硅、以及非晶硅所组成的一族群。
4.根据权利要求1所述的方法，其特征在于：该反应气体中的该氟代甲烷对该四氟化碳的流量比值大于0.2。
5.根据权利要求1所述的方法，其特征在于：该反应气体中的该氧气对该氟代甲烷的流量比值大于0.04。
6.根据权利要求1所述的方法，其特征在于：蚀刻该介电材料层与该硅材料层的步骤的一蚀刻选择比大于3。
7.根据权利要求1所述的方法，其特征在于：该反应气体还包括惰性气体。
8.一种用于制造半导体组件的干式蚀刻方法，包括：在一多晶硅蚀刻机中提供反应气体，以对一晶片进行蚀刻步骤，而该反应气体至少包括四氟化碳、氟代甲烷、氧气、惰性气体，且该晶片上形成有至少一介电材料层与一硅材料层。
9.根据权利要求8所述的方法，其特征在于：该反应气体中的该氟代甲烷对该四氟化碳的流量比值大于0.2。
10.根据权利要求8所述的方法，其特征在于：该反应气体中的氧气对该氟代甲烷的流量比值大于0.04。
11.根据权利要求8所述的方法，其特征在于：该硅材料层选自单晶硅、多晶硅、以及非晶硅所组成的一族群。
12.根据权利要求8所述的方法，其特征在于：该蚀刻步骤的对该至少一介电材料层与该硅材料层的一蚀刻选择比大于3。
13.一种用于制造半导体组件的干式蚀刻方法，至少包括：
提供多晶硅蚀刻机具有反应室，其中该多晶硅蚀刻机与一电源连接，且该多晶硅蚀刻机用以蚀刻该反应室中的至少一晶片，而该至少一晶片上形成有至少一介电材料层与一硅材料层；
开启该电源，以产生多个加速电子；
提供一反应气体，该反应气体至少包括四氟化碳、氟代甲烷、氧气，且该反应气体中的该氟代甲烷对该四氟化碳的流量比值约大于0.2，该反应气体中的该氧气对该氟代甲烷的流量比值大于0.04，该反应气体与该加速电子碰撞而生成多个离子、多个原子团、以及多个原子；以及
以该离子、该原子团、以及该原子蚀刻该至少一介电材料层与该硅材料层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01141914 CN1411040A (zh) | 2001-09-21 | 2001-09-21 | 一种用于制造半导体组件的干式蚀刻方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01141914 CN1411040A (zh) | 2001-09-21 | 2001-09-21 | 一种用于制造半导体组件的干式蚀刻方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1411040A true CN1411040A (zh) | 2003-04-16 |
Family
ID=4676483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 01141914 Pending CN1411040A (zh) | 2001-09-21 | 2001-09-21 | 一种用于制造半导体组件的干式蚀刻方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1411040A (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100353505C (zh) * | 2003-08-01 | 2007-12-05 | 应用材料有限公司 | 选择性蚀刻掺杂碳的低介电常数材料的方法 |
| CN100423208C (zh) * | 2004-12-03 | 2008-10-01 | 应用材料公司 | 等离子体蚀刻方法和蚀刻工具以及蚀刻构件的方法 |
| CN100428416C (zh) * | 2006-04-03 | 2008-10-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN102330057A (zh) * | 2011-06-14 | 2012-01-25 | 星弧涂层科技(苏州工业园区)有限公司 | 硬质材质半导体元器件的金属钌薄膜的制备方法 |
| US8247322B2 (en) | 2007-03-01 | 2012-08-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Via/contact and damascene structures and manufacturing methods thereof |
| CN102024696B (zh) * | 2009-09-11 | 2012-08-22 | 中芯国际集成电路制造(上海)有限公司 | 开口及其形成方法 |
| CN102797011A (zh) * | 2011-05-26 | 2012-11-28 | 南亚科技股份有限公司 | 半导体装置的脉冲式蚀刻方法及系统 |
| CN107112223A (zh) * | 2014-10-10 | 2017-08-29 | 关东电化工业株式会社 | 硅化合物用蚀刻气体组合物及蚀刻方法 |
-
2001
- 2001-09-21 CN CN 01141914 patent/CN1411040A/zh active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100353505C (zh) * | 2003-08-01 | 2007-12-05 | 应用材料有限公司 | 选择性蚀刻掺杂碳的低介电常数材料的方法 |
| CN100423208C (zh) * | 2004-12-03 | 2008-10-01 | 应用材料公司 | 等离子体蚀刻方法和蚀刻工具以及蚀刻构件的方法 |
| CN100428416C (zh) * | 2006-04-03 | 2008-10-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| US8247322B2 (en) | 2007-03-01 | 2012-08-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Via/contact and damascene structures and manufacturing methods thereof |
| US8531036B2 (en) | 2007-03-01 | 2013-09-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Via/contact and damascene structures |
| CN102024696B (zh) * | 2009-09-11 | 2012-08-22 | 中芯国际集成电路制造(上海)有限公司 | 开口及其形成方法 |
| CN102797011A (zh) * | 2011-05-26 | 2012-11-28 | 南亚科技股份有限公司 | 半导体装置的脉冲式蚀刻方法及系统 |
| CN102330057A (zh) * | 2011-06-14 | 2012-01-25 | 星弧涂层科技(苏州工业园区)有限公司 | 硬质材质半导体元器件的金属钌薄膜的制备方法 |
| CN102330057B (zh) * | 2011-06-14 | 2013-05-01 | 星弧涂层科技(苏州工业园区)有限公司 | 硬质材质半导体元器件的金属钌薄膜的制备方法 |
| CN107112223A (zh) * | 2014-10-10 | 2017-08-29 | 关东电化工业株式会社 | 硅化合物用蚀刻气体组合物及蚀刻方法 |
| CN107112223B (zh) * | 2014-10-10 | 2021-05-07 | 关东电化工业株式会社 | 硅化合物用蚀刻气体组合物及蚀刻方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11410860B2 (en) | Process chamber for etching low k and other dielectric films | |
| US5314575A (en) | Etching method and apparatus | |
| US5310454A (en) | Dry etching method | |
| US20020182871A1 (en) | Method for removing polysilane from a semiconductor without stripping | |
| US6846730B2 (en) | Two stage etching of silicon nitride to form a nitride spacer | |
| CN1592954A (zh) | 蚀刻高长径比零件的方法 | |
| US5880033A (en) | Method for etching metal silicide with high selectivity to polysilicon | |
| CN1816773A (zh) | 从基底上去除光致抗蚀剂的方法 | |
| CN1411040A (zh) | 一种用于制造半导体组件的干式蚀刻方法 | |
| WO1999019903A1 (en) | Oxide etch process using a mixture of a fluorine-substituted hydrocarbon and acetylene that provides high selectivity to nitride | |
| US6838387B1 (en) | Fast etching system and process | |
| US20030068898A1 (en) | Dry etching method for manufacturing processes of semiconductor devices | |
| US6986851B2 (en) | Dry developing method | |
| KR101207447B1 (ko) | 저진공 축전 결합형 플라즈마를 이용한 건식 식각 공정 | |
| CN1533597A (zh) | 用于控制掺碳氧化物薄膜的蚀刻偏差的方法 | |
| CA1148895A (en) | Reactive sputter etching of silicon | |
| US11404263B2 (en) | Deposition of low-stress carbon-containing layers | |
| JP3038984B2 (ja) | ドライエッチング方法 | |
| US20220044927A1 (en) | Deposition of low-stress boron-containing layers | |
| JP2639402B2 (ja) | 酸化物層のテーパーエッチング方法 | |
| CN1852630A (zh) | 一种等离子体激励方法 | |
| Kang et al. | Effects of the polysilicon etching on the gate oxide damages in an electron cyclotron resonance (ecr) halide-containing plasma | |
| CN1851880A (zh) | 一种能够防止器件等离子体损伤的多晶硅刻蚀工艺 | |
| JPH0794473A (ja) | 導電層成膜の前処理方法 | |
| KR20060118768A (ko) | 반도체 디바이스 제조를 위한 식각장비 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |