CN102797011A - 半导体装置的脉冲式蚀刻方法及系统 - Google Patents

半导体装置的脉冲式蚀刻方法及系统 Download PDF

Info

Publication number
CN102797011A
CN102797011A CN201110196667XA CN201110196667A CN102797011A CN 102797011 A CN102797011 A CN 102797011A CN 201110196667X A CN201110196667X A CN 201110196667XA CN 201110196667 A CN201110196667 A CN 201110196667A CN 102797011 A CN102797011 A CN 102797011A
Authority
CN
China
Prior art keywords
gas
etching
pulsed
etching gas
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201110196667XA
Other languages
English (en)
Inventor
林智清
陈逸男
刘献文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN102797011A publication Critical patent/CN102797011A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开一种半导体装置的脉冲式蚀刻方法及系统，方法包括：提供一半导体基板，其中一金属层设置于该半导体基板上，且一硬式掩模涂敷于该金属层之上；将该半导体基板插入一处理腔内；导引多种蚀刻气体进入该处理腔内，包括选自碳、氢及氟三种元素的至少两种元素的一沉积气体添加入该些蚀刻气体中，而该些蚀刻气体选自氯气、三氯化硼气体、溴化氢气体及其混合的气体；施加一脉冲调变的高频电压于一对电极之间，该对电极设于处理腔中，并相互地相对设置以固持该半导体基板，使得高频电压经由开启及关闭来建立占空比；产生介于该对电极之间的一等离子体；利用该等离子体来蚀刻该半导体基板，以减少侧向蚀刻、沟壁内凹及反应性离子蚀刻延迟。

Description

半导体装置的脉冲式蚀刻方法及系统
技术领域
本发明涉及一种脉冲式蚀刻方法及系统，且特别涉及一种应用于半导体装置的脉冲式蚀刻方法及系统。
背景技术
在半导体集成电路的制造程序中，金属线通常是用来当成该集成电路上介于该些装置之间的导电通路。为了形成金属线，一般的方式是将金属层沉积于晶片表面上。并通过适当的光阻遮罩，使部分的金属层经由蚀刻去除而留下金属线。
随着集成电路的密度增加，以及金属线宽度的减小，已有许多技术被发展来蚀刻出集成电路上线宽缩小的金属线。这些技术其中之一包括一种等离子体辅助蚀刻，其为一种干性蚀刻。当金属层被蚀刻时，光阻遮罩可保护位于光阻下的部分金属层，因此所形成的金属线图案包括至少一通孔结构。
当蚀刻步骤根据等离子体辅助工艺(如反应性离子蚀刻(RIE))，经溅镀的光阻的聚合物材料可保护通孔结构的侧壁而避免侧向蚀刻或沟壁内凹(bowing trench)的现象发生。
在一些半导体工艺中，除了一般常用的光阻外，硬式掩模被使用实现图案化。光阻是在由起始步骤中进行图案化，接着硬式掩模在光阻之下被蚀刻而形成相对应的线路图案。因为硬式掩模的材料通常是由二氧化硅所构成，因此光阻聚合物的材质可用来保护而避免侧向蚀刻的结果无法被观察到，进而造成沟壁内凹现象更严重。
此外，反应性离子蚀刻延迟(reactive ion etching lag)现象是在半导体工艺中常见的缺陷之一，尤其是当在硅或氧化硅中蚀刻形成线路时。反应性离子蚀刻延迟将会影响蚀刻尺寸的均匀一致性而减损半导体装置的质量。一般而言，反应性离子蚀刻延迟现象较常见于干性蚀刻工艺或是反应性离子蚀刻工艺中。而随着线宽的缩小，反应性离子蚀刻延迟现象会变得越来越严重。
相应地，对于利用硬式掩模的半导体装置在干性蚀刻工艺中，解决上述缺陷所需求的方法与系统依然存在。
发明内容
本发明的目的在于为了解决上述先前技术的难题，而提供一种应用于半导体装置的脉冲式蚀刻方法及系统。
为实现上述目的，本发明提供了一种应用于半导体装置的脉冲式蚀刻方法，该脉冲式蚀刻方法包括下列步骤：提供一半导体基板，其中一金属层设置于该半导体基板上，且一硬式掩模涂敷于该金属层之上；将该半导体基板插入一处理腔内；导引多种蚀刻气体进入该处理腔内，其中包括选自碳、氢及氟三种元素的至少两种元素的沉积气体添加入该些蚀刻气体中，而该些蚀刻气体选自氯气、三氯化硼气体、溴化氢气体及其混合的气体；施加一脉冲调变的高频电压于一对电极之间，该对电极设于处理腔中，并相互地相对设置以固持该半导体基板，使得高频电压经由开启及关闭来建立占空比；产生介于该对电极之间的一等离子体；以及利用该等离子体来蚀刻该半导体基板。
此外，本发明还提供了一种应用于半导体装置的脉冲式蚀刻系统，包括一处理腔、至少一气流控制器以及一高频电源模块。该处理腔包括一顶壁、一底壁、一排气孔、一真空设定阀、一对相对应的电极及多个进气孔。该顶壁是相对于该底壁设置，而该排气孔则设置于该底壁之下。该真空设定阀可控制该排气孔来维持该处理腔中的真空气压。该对相对应的电极是分别设置于该顶壁及该底壁。多个进气孔设置于位于该顶壁的该电极内并导引该些蚀刻气体进入介于该顶壁及该底壁之间的一空间。该气流控制器可用于控制该蚀刻气体的流动速率，而高频电源模块可施加一高频电压于该些电极之间，使得该高频电压经由开启及关闭而产生一占空比。
上文已相当广泛地概述本发明的技术特征及优点，以使下文的本发明详细描述得以获得较佳了解。构成本发明的权利要求主题的其它技术特征及优点将描述于下文。本发明所属技术领域中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本发明相同的目的。本发明所属技术领域中具有通常知识者也应了解，这类等效建构无法脱离后附的权利要求所界定的本发明的精神和范围。
附图说明
图1显示本发明一实施例的施加一脉冲波电压的一蚀刻系统的架构图；
图2显示本发明一实施例的施加一脉冲波偏压于一蚀刻样品的波形图；
图3显示本发明一具体实施例的施加一脉冲调变的脉冲波电压的波形图；
图4显示现有的蚀刻系统所蚀刻的样品的示意图；
图5显示本发明的图1的蚀刻系统利用脉冲波电压及沉积气体所蚀刻的样品的示意图；
图6显示根据本发明一实施例的用于半导体装置的脉冲式蚀刻方法的流程图。
其中，附图标记说明如下：
Figure BSA00000537673000031
具体实施方式
在下文中本发明的实施例配合所附图式以阐述细节。此外，相似的元件符号则对应相同或相对应的元件部分。
图1显示根据本发明一实施例的脉冲式蚀刻系统1的架构图。脉冲式蚀刻系统1被施加一具有脉冲波的电压。如图1所示，脉冲式蚀刻系统1包括一处理腔10、至少一气流控制器20以及一高频电源模块30。处理腔10包括由一顶壁101及一底壁102所界定的一反应处理空间。该底壁102是相对应于该顶壁101所设置。此外，处理腔10进一步包括一排气孔11、一真空设定阀12、一对相对应的电极13以及多个进气孔14。排气孔11设置于该底壁102之下，而使蚀刻后所产生的颗粒经由所维持的真空气压而被吸除。此外，真空设定阀12控制排气孔11而使真空气压维持在一预定值。可导引蚀刻气体进入在顶壁101及底壁102之间的反应处理空间的进气孔14设置于位于顶壁101的电极13内。一设置于电极13上的样品6被蚀刻。此外顶部及底部电极13可产生一等离子体。该对相对应设置的电极13是分别设置于顶壁101及底壁102上并被施加脉冲调变电压而产生上述等离子体。高频电源模块30在该组电极13之间施加一高频电压。如图1所示的实施例中，气流控制器20控制蚀刻气体导引入反应处理空间的流速。虽然在此实施例中呈现三组气流控制器20，然而在其他实施例(未图示)中，单一气流控制器20仍可具有相似的功效。此外，该高频电源模块30进一步包括一控制信号产生器31，其可控制脉冲调变电压的电压值及放电时间。
如图1所示，蚀刻气体A及蚀刻气体B的流速可通过相应的气流控制器20所设定，而经由该些进气孔14被导引进入处理腔10中。在此实施例中，蚀刻气体A及蚀刻气体B分别为氯气及氯化硼气体。然而，在其他实施例(未图示)中，蚀刻气体可选自氯气、氯化硼气体、溴化氢气体及其混合的气体。
自高频电源模块30所供应的电压，在顶部及底部电极13之间形成一通过样品6的电容而使样品6被蚀刻。高频电源模块30的控制信号产生器31供应射频电源(RF power)，其可施加于顶部及底部电极13，使得高频电压经由开启及关闭而产生一占空比(duty ratio)。高频电压施加于该对电极13之间，而使电极13在一调变频率范围介于1赫兹至50赫兹之间重复地开启及关闭。
在上述脉冲式蚀刻系统1中，等离子体是在顶部及底部电极13之间通过高频电源模块30所施加的脉冲调变高频电压所产生。等离子体的离子接着被导入至样品6的表面以供蚀刻样品6，在此实施例的样品6可为半导体基板，且样品6是经由化学反应及溅射所蚀刻。
图2显示一偏压通过一脉冲波电压的施加所产生于一蚀刻样品6上。因为放电开启及放电关闭状态是重复且交替地产生，因此当在放电关闭状态时，正电离子的能量下降，所以蚀刻主要是由氯离子所进行。而当在放电开启状态时，负电离子如氯离子的能量则会下降。
如图3所示，具体而言，显示脉冲调变在利用脉冲波电压的蚀刻方法中的具体例子。占空比是指放电时间相对于整段时间的比率，其中整段时间包括放电时间(施加电压开启)及中止时间(施加电压关闭)。因此占空比即为放电时间/放电时间加上中止时间。如图3所示的实施例中，脉冲放电状态为脉冲频率1赫兹、占空比为75％，放电时间及中止时间分别为0.75微秒及00.25微秒且一直重复。
在一些半导体工艺中，因为硬式掩模比起光阻较常用，因此可被光阻覆盖的面积几乎没有，进而造成由蚀刻光阻所产生的反应产物及离子(如氯离子)几乎没有，所以无法利用上述反应产物而进行保护，因而使侧蚀、侧壁毛边等现象发生于如图4所示的个别通孔50结构的侧壁部分，特别是当以图1所示的蚀刻系统1所蚀刻时，半导体基板51是由一金属层52所覆盖，该金属层52之上则有硬式掩模53所涂敷，此时硬式掩模53无法产生任何反应产物来避免侧蚀、侧壁毛边等现象。
如图4所示，蚀刻去除量的差异(如反应性离子蚀刻延迟)是由稀疏区55与密集区54的蚀刻量差异所定义。当反应性离子蚀刻延迟为
Figure BSA00000537673000051
时，其代表稀疏区55与密集区54之间并无蚀刻速率上的差异。
当氯气及氯化硼气体进行蚀刻时，由氯离子所造成的侧向蚀刻或是侧壁毛边等现象无法由不具有高频电源模块30的现有蚀刻系统所改善。因此本发明可利用沉积气体(如三氟甲烷)而溅镀于硬式掩模上，以通过如氯仿或四氯化碳的脉冲波偏压反应所形成的侧壁保护膜，即可改善侧向蚀刻或是侧壁毛边等现象。
参照图1所示，沉积气体C经由气流控制器20导引入处理腔10中，且沉积气体是以蚀刻气体的流速的1％至50％之间的范围的流速添加。如图1所示的脉冲式蚀刻系统1所使用的沉积气体包括选自碳、氢及氟三种元素的至少两种元素(例如三氟甲烷气体或四氟化碳气体)。在其他实施例(未图示)中，当蚀刻气体为溴化氢气体，而沉积气体为四氟化碳气体时，四氟化碳气体可用溴化氢气体流速的1％至45％之间的范围的流速来导引入处理腔10内。
该脉冲式蚀刻系统1与传统的反应性离子蚀刻系统相较起来不只提供较佳的功效，也通过导引包括选自碳、氢及氟三种元素的至少两种元素的沉积气体C于气流控制器20(如图1所示)进入处理腔10而提供较佳的蚀刻特性。
在一实施例中，如图1所示的脉冲式蚀刻系统1中，根据本发明的一具有脉冲波的电压施加于上述脉冲式蚀刻系统1中，且氯气、三氯化硼气体及三氟甲烷气体同时被导引入处理腔10内。被蚀刻的样品6可为一晶片，此晶片可用来制造生产半导体装置如存储器(DRAMs)或晶片(ASIC)，在这些装置中有一层由铝-铜所构成的薄膜被蚀刻，且在该晶片表面上硬式掩模所覆盖的区域相当小。此外，深宽比(aspect ratio)也就是(蚀刻深度/互联孔径的宽度)在金属互联区域的最密集的范围介于0.5至25之间。蚀刻气体如氯气及三氯化硼气体的流速分别设定为每分钟80标准立方公分(sccm)及每分钟20标准立方公分。处理腔10内的气压则设定为1.33至13.3帕(相当于10至100mTorr)。脉冲调变的频率则设定介于1赫兹至50千赫兹之间的范围，且占空比设定介于20％至75％之间。
如图5所示，侧壁保护层60于通孔结构50相对应地增加，且反应性离子蚀刻延迟现象则显著的减少。这是由于由沉积气体(如三氟甲烷)与氯离子所产生的反应产物当脉冲调变电压在电源开启时，在稀疏区55大量产生，因此可使稀疏区55与密集区54之间的蚀刻速率差异减少，而改善反应性离子蚀刻延迟现象。
综上所述，如图6所示，本发明提供一种用于半导体装置的脉冲式蚀刻方法，以下结合图1至图6进行说明。该脉冲式蚀刻方法包括下列步骤：步骤601提供一半导体基板51，在此半导体基板51上设置有一金属层52，且一硬式掩模53则涂敷于该金属层52上，接着进行步骤602。在步骤602中，半导体基板51插入处理腔10而进行步骤603。在步骤603中，数种蚀刻气体导引入该处理腔10内，其中一沉积气体包括选自碳、氢及氟三种元素的至少两种元素与蚀刻气体如氯气、三氯化硼气体及溴化氢气体混合，而进行步骤604。在步骤604中，脉冲调变高频电压施加于位于处理腔10的一对电极13之间，该对电极13相互地相对设置已固持该半导体基板(51)，使得高频电压经由开启及关闭来建立占空比，而进行步骤605。在步骤605中，将产生介于该对电极13之间的一等离子体，而进行步骤606。在步骤606中，半导体基板51经由等离子体蚀刻，而进行步骤607。在步骤607中，占空比被控制而减少侧向蚀刻、沟壁内凹及反应性离子蚀刻延迟等现象。在其他实施例中，步骤607也可省略，而同时可达成减少侧向蚀刻、沟壁内凹及反应性离子蚀刻延迟等现象。此外上述方法的实施例中，各步骤之间的顺序不必然依照步骤的号码，也可根据不同的实施目的调换实施顺序。
本发明的技术内容及技术特点已揭示如上，然而本发明所属技术领域中具有通常知识者应了解，在不背离后附权利要求所界定的本发明精神和范围内，本发明的教示及揭示可作种种的替换及修饰。例如，上文揭示的许多装置或结构或方法步骤可以不同的方法实施或以其它结构予以取代，或者采用上述二种方式的组合。
此外，本发明的权利范围并不局限于上文揭示的特定实施例的工艺、机台、制造、物质的成份、装置、方法或步骤。本发明所属技术领域中具有通常知识者应了解，基于本发明教示及揭示工艺、机台、制造、物质的成份、装置、方法或步骤，无论现在已存在或日后开发者，其与本案实施例揭示者以实质相同的方式执行实质相同的功能，而达到实质相同的结果，也可使用于本发明。因此，以下的权利要求用以涵盖用以此类工艺、机台、制造、物质的成份、装置、方法或步骤。

Claims (12)

1.一种半导体装置的脉冲式蚀刻系统(1)，其特征在于，包括：
一处理腔(10)，包括：
一顶壁(101)及相对应该顶壁(101)设置的一底壁(102)；
一排气孔(11)，设置于该底壁(102)之下；
一真空设定阀(12)，控制该排气孔(11)来维持一真空气压；
一对相对应的电极(13)，分别设置于该顶壁(101)及该底壁(102)；及
多个进气孔(14)，设置于位于该顶壁(101)的该电极(13)内，其中该些进气孔(14)导引一蚀刻气体进入介于该顶壁(101)及该底壁(102)之间的一空间；
至少一气流控制器(20)，经配置以控制该蚀刻气体的流动速率；以及
一高频电源模块(30)，经配置以施加一高频电压于该些电极(13)之间，使得该高频电压经由开启及关闭而产生一占空比。
2.根据权利要求1所述的脉冲式蚀刻系统(1)，其特征在于，一沉积气体以该蚀刻气体的流速的1％至50％之间的范围的流速添加入该蚀刻气体。
3.根据权利要求1所述的脉冲式蚀刻系统(1)，其特征在于，该高频电压施加于该对电极(13)之间，且其开启及关闭的调变频率的范围介于1赫兹至50赫兹之间。
4.根据权利要求1所述的脉冲式蚀刻系统(1)，其特征在于，添加入该蚀刻气体的一沉积气体选自三氟甲烷及四氟化碳。
5.根据权利要求1所述的脉冲式蚀刻系统(1)，其特征在于，添加入该蚀刻气体的一沉积气体以该蚀刻气体的流速的1％至45％之间的范围的流速添加入该蚀刻气体，该蚀刻气体包括溴化氢气体。
6.根据权利要求1所述的脉冲式蚀刻系统(1)，其特征在于，施加于该对电极(13)之间的该高频电压开启及关闭所产生的该占空比的范围介于20％至75％之间。
7.一种半导体装置的脉冲式蚀刻方法，其特征在于，包括下列步骤：
提供一半导体基板(51)，其中一金属层(52)设置于该半导体基板(51)上，且一硬式掩模(53)涂敷于该金属层(52)之上；
将该半导体基板(51)插入一处理腔(10)内；
导引多种蚀刻气体进入该处理腔(10)内，其中包括选自碳、氢及氟三种元素的至少两种元素的一沉积气体添加入该些蚀刻气体中，而该些蚀刻气体是选自氯气、三氯化硼气体、溴化氢气体及其混合的气体；
施加一脉冲调变的高频电压于一对电极(13)之间，该对电极(13)设于处理腔(10)中，并相互地相对设置以固持该半导体基板(51)，使得高频电压经由开启及关闭来建立占空比；
产生介于该对电极(13)之间的一等离子体；以及
利用该等离子体来蚀刻该半导体基板(51)。
8.根据权利要求7所述的脉冲式蚀刻方法，其特征在于，该沉积气体以该蚀刻气体的流速的1％至50％之间的范围的流速添加入该蚀刻气体。
9.根据权利要求7所述的脉冲式蚀刻方法，其特征在于，该高频电压施加于该对电极(13)之间，且其开启及关闭的调变频率的范围介于1赫兹至50赫兹之间。
10.根据权利要求7所述的脉冲式蚀刻方法，其特征在于，添加入该蚀刻气体的该沉积气体选自三氟甲烷气体及四氟化碳气体。
11.根据权利要求7所述的脉冲式蚀刻方法，其特征在于，添加入该蚀刻气体的该沉积气体是以溴化氢气体的流速的1％至45％之间的范围的流速添加入溴化氢气体。
12.根据权利要求7所述的脉冲式蚀刻方法，其特征在于，施加于该对电极(13)之间的该高频电压开启及关闭所产生的该占空比的范围介于20％至75％之间。
CN201110196667XA 2011-05-26 2011-07-14 半导体装置的脉冲式蚀刻方法及系统 Pending CN102797011A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/116,209 2011-05-26
US13/116,209 US20120302070A1 (en) 2011-05-26 2011-05-26 Method and system for performing pulse-etching in a semiconductor device

Publications (1)

Publication Number Publication Date
CN102797011A true CN102797011A (zh) 2012-11-28

Family

ID=47196301

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110196667XA Pending CN102797011A (zh) 2011-05-26 2011-07-14 半导体装置的脉冲式蚀刻方法及系统

Country Status (3)

Country Link
US (1) US20120302070A1 (zh)
CN (1) CN102797011A (zh)
TW (1) TW201248730A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014082545A1 (zh) * 2012-11-30 2014-06-05 北京北方微电子基地设备工艺研究中心有限责任公司 基片刻蚀方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831471B2 (en) * 2013-12-04 2017-11-28 Sharp Kabushiki Kaisha Method for producing organic electroluminescent display panel

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1411040A (zh) * 2001-09-21 2003-04-16 旺宏电子股份有限公司 一种用于制造半导体组件的干式蚀刻方法
CN1624881A (zh) * 2003-08-01 2005-06-08 应用材料有限公司 选择性蚀刻掺杂碳的低介电常数材料的方法
CN101046634A (zh) * 2006-03-27 2007-10-03 应用材料公司 用于石英光掩模等离子体蚀刻的方法
CN101054673A (zh) * 2006-04-14 2007-10-17 应用材料股份有限公司 利用保护性罩幕的光罩等离子体蚀刻法
CN101631897A (zh) * 2007-02-21 2010-01-20 应用材料股份有限公司 用于蚀刻半导体结构的具有脉冲样品偏压的脉冲等离子体系统
CN101978095A (zh) * 2008-03-18 2011-02-16 应用材料股份有限公司 同轴型微波辅助沉积与蚀刻系统
CN102024669A (zh) * 2009-09-09 2011-04-20 中芯国际集成电路制造(上海)有限公司 减小等离子体刻蚀中的反射功率的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218196B1 (en) * 1998-05-06 2001-04-17 Mitsubishi Denki Kabushiki Kaisha Etching apparatus, etching method, manufacturing method of a semiconductor device, and semiconductor device
US7368392B2 (en) * 2003-07-10 2008-05-06 Applied Materials, Inc. Method of fabricating a gate structure of a field effect transistor having a metal-containing gate electrode

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1411040A (zh) * 2001-09-21 2003-04-16 旺宏电子股份有限公司 一种用于制造半导体组件的干式蚀刻方法
CN1624881A (zh) * 2003-08-01 2005-06-08 应用材料有限公司 选择性蚀刻掺杂碳的低介电常数材料的方法
CN101046634A (zh) * 2006-03-27 2007-10-03 应用材料公司 用于石英光掩模等离子体蚀刻的方法
CN101054673A (zh) * 2006-04-14 2007-10-17 应用材料股份有限公司 利用保护性罩幕的光罩等离子体蚀刻法
CN101631897A (zh) * 2007-02-21 2010-01-20 应用材料股份有限公司 用于蚀刻半导体结构的具有脉冲样品偏压的脉冲等离子体系统
CN101636822A (zh) * 2007-02-21 2010-01-27 应用材料股份有限公司 用于蚀刻半导体结构的具有脉冲反应气体补充的脉冲等离子体系统
CN101978095A (zh) * 2008-03-18 2011-02-16 应用材料股份有限公司 同轴型微波辅助沉积与蚀刻系统
CN102024669A (zh) * 2009-09-09 2011-04-20 中芯国际集成电路制造(上海)有限公司 减小等离子体刻蚀中的反射功率的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014082545A1 (zh) * 2012-11-30 2014-06-05 北京北方微电子基地设备工艺研究中心有限责任公司 基片刻蚀方法

Also Published As

Publication number Publication date
US20120302070A1 (en) 2012-11-29
TW201248730A (en) 2012-12-01

Similar Documents

Publication Publication Date Title
CN104364886B (zh) 等离子体处理方法
KR102460164B1 (ko) 에칭 방법
CN102738074B (zh) 半导体结构的形成方法
CN104508804B (zh) 用以改良控制的利用直流电辅助射频功率的半导体处理
CN105706216B (zh) 用于利用气体脉冲进行深硅蚀刻的方法
US20160064245A1 (en) Etching method
CN102737983A (zh) 半导体结构的形成方法
KR101679371B1 (ko) 드라이 에칭 방법
KR20160127891A (ko) 싸이클 공정을 이용한 수직 패턴의 형성방법
KR20170054280A (ko) 플라즈마 전력 레벨에 반응하는 2-모드 프로세스 가스 조성을 사용하는 플라즈마 에칭을 위한 방법들 및 시스템들
TW200818289A (en) Methods for minimizing mask undercuts and notches for plasma processing system
TW439142B (en) Etching apparatus, etching method and manufacturing method of a semiconductor device
KR20210037318A (ko) 기판 처리 장치와 방법, 그 처리 방법을 이용한 반도체 소자 제조방법
CN105914144A (zh) 蚀刻方法
JPH06151385A (ja) ＳｉＯｘ材料をプラズマエッチングするための方法および集積回路内の層間の金属接続部を生成するための方法
CN102797011A (zh) 半导体装置的脉冲式蚀刻方法及系统
CN105810582A (zh) 蚀刻方法
CN102737984B (zh) 半导体结构的形成方法
Watanabe et al. Reduction of microtrenching and island formation in oxide plasma etching by employing electron beam charge neutralization
US20140011363A1 (en) Etching method
CN106158619A (zh) 被处理体的处理方法
JP2010021196A (ja) テクスチャーの形成方法
JP4098225B2 (ja) プラズマエッチング方法
CN105810581A (zh) 蚀刻方法
CN104637808B (zh) 一种解决底切问题的刻蚀方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121128