JPS60502179A - 金属層を相互接続する方法 - Google Patents
金属層を相互接続する方法Info
- Publication number
- JPS60502179A JPS60502179A JP59503436A JP50343684A JPS60502179A JP S60502179 A JPS60502179 A JP S60502179A JP 59503436 A JP59503436 A JP 59503436A JP 50343684 A JP50343684 A JP 50343684A JP S60502179 A JPS60502179 A JP S60502179A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- forming
- multilayer
- smoothing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
金属層をin互接続する方法
■L石1
] 発明の分野
この発明は一般に半導体装置の製)告(二関し、特に、絶縁層によ−) T %
直方向(ニア3.いに分離される導電性′!fL麿層の間(こ相旬接続を形成す
る方法に関づる。
2 先行技術の説明
従来の゛1′導体ブL1廿スにおいては、駅置上の様々な位置の間(二相q接続
4−現定ηるために、す1]型的にはアルミニウムj、たはアルミニウムシリ1
]ンである金属導電層の形6 f3」、びバターニングを必要としている。しば
しば、垂直プラ向に離れて配置され、かつ典型的に(j−二酸化シリ」ンから形
成される介在絶縁物層にに一)で分離される2つ4、た(−Lそれ以上のり電層
を形成する)z−要がある。このこと(↓特(J、甲のアルミニウム層によって
は必要な相互接続が設(づられないような高密度装置においては真実Cある。
多層導電層の形成(よ多くの田難を与える。まず第1に、絶縁層か第1の導電層
上にわたって設(Xlられている場合、1′色1?、廠の入面は下11jJ ’
i7)相互接続パターンの平坦でない形状に起因1−る割れ目亡露出部、突起部
なとの不規則性をしはしば示す。この」、うな不規則性はその上に形成される導
電層において破壊や開孔を生ずることが見出されている。その結果生ずる不完全
な金属の被覆性が、半導体装置の製造にA3いて金属化の欠陥の主要原因どなる
ことが見出されている。
第2の問題(1,l、)Jラス絶縁物質における欠陥、このような絶縁物質の不
適切な適用、絶縁層内に垂直に泪q接続するための開孔く穴)を形成するI−め
に用いられるマスクにおりる欠陥などにより結果する絶縁層内におf」る開孔上
たは他の異常性により生じる。このようイヱ異7仝1竹【↓、導電層間の知略や
装置にA3ける池の誤動作の原因となる13最後の問題は、層の電気内接、yL
を可能にする介在絶iイ、層内の空孔である穴の形成の際に生じる。非常に狭い
相互接続を接続する場合には、)つ!めで小さい所面積を右Jる穴を設(Iるこ
とか度々望1、れる。従来の)A1−リソグラソイ法では、このような小さい穴
を設(Jる能力に限ワ一かdうった。
したかつて、介在する絶縁層における不JJi !i1.1刊によって生しる欠
陥や、マスク内の不規則+’+ヤ)絶籾1層の不適切な適用により生じる絶縁層
にA51フる空孔また(、1他の胃1信性のイ呆い多層の導電層を形成する方法
を提供りるのが望まれる。
特に、異<’rる導電層を相互接続するための狭い穴を形成するのか可能となる
方法を提91.することが望」、れる。
Ad+Lam5 antl Capio(1981) J 、 E lectr
ochemSoc、128: 423−429において、滑かな表面を規定する
ために二酸化シリコンの−1にわたってフ4トレジスト層を設け、次にこの結合
層をフ7tt−レシス1〜と二酸化シリコンとを同じ速度でエツチングする条1
′F下でスバソタエ・ンチングづろことにJミリ、リン1〜−フ゛しlニー丁邪
化シリニ]ン絶縁層を平滑化づろ方法が述べられている。このようにして、二酸
化シリコン層は、一般に犠牲的なフ−5i−L・シス1一層の滑かな形状に合致
り−る形状を1りることがてきる。アグムス(A ddams )どカピオ(C
apio)の方法(よ、多fS品シリコン基板の上に存在する二酸化シリコン層
に適用される。アタムスとカピオは、多層の導゛電性相互接続層を形成すること
に関連する問題については考察していない。
発明の概要
この発明は、多層の導電金属層を半導体装置−[−に形成する方法お、J:びこ
れらの層に介在する絶縁層を介して相互接続7I−る方法を提供する3、この発
明の方法は、金属化の欠陥(、伴、<1.jう欠陥の発生を最小にし、かつ1個
の反応炉で多層の形成を01能にし、必要とする製造時間を低減しかつ反応炉間
の移送に関連するIQ傷の可能性を少なくづる。
このI〕法は、予め菫択されl、:相互接続パターンを何する第′Iの金属導電
層を半導体装置上に規定Jる■稈を含・む。
第1の絶縁層は従来の方法て第1の金属層−L(、:ゆだって設(づられる。第
1の絶縁層(よ、しかしながら、第1の金属層の1〜ボク2)−フイに対応ザく
)不規則な形状を有1Vる。絶縁「jの表面を滑かにするために、平滑作用の層
か次(こ設(士ら?する6、甲、1゛l化用の層は低い粘度を右し、かつ比較的
低温で流11 r滑が44形状を形成する。次に平滑1ヒ用の層と1色i家層と
を共に一■ニツヂンノノ゛ツることにより、平滑化用の191の泪かへ形状が絶
縁層(ごりえられる。第1の絶縁層’、Z +ii t、する不連続性のような
欠陥をなくすためpz第1の絶縁層の滑かな表向上にわ1〔って第2のv!2縁
層か次に設(」られる。穴(相互接続用孔)が次に第1おJ−ひ第2の絶縁層を
介してエツチングされ次に、従来の方法で規定される望ましい)[]互接続パタ
ーンを有する第2の金属層がδりけらt)る6好Jニジい実施例においては、第
2の今hy”−化のステップに先立って、第2の絶縁層上にわたって第3の絶縁
層か設けられろ。第3の絶縁層はさらに、第1の2つの絶縁層にA5けるどのよ
うな欠陥も補正されることをli(「実にする。ざら(こ重要なことは、第3の
絶縁層が階段型の穴の形成を可能にする。第23の絶縁層は、穴かj、づ゛第1
の2つの絶縁層を介して形1成さねた後に設(」らf)ろう人きり)の−Iツチ
シグパターンをりえること(二より、穴(i第33の絶縁層を介して形成され、
第2の層へと所望のl’F5段型の配置を′ヲえる7、このJ、)む階段型の配
置(」、穴の下側の部分か5゛ユζくしだニーV j−+りしくこのことは、第
1の金属層(こA3(」る2つの5火いt’[] T′Lif?続線を接続Jる
際の利点である)、 プj、第2の金j風層からの金属が適切に穴を形、哉し信
頼(二足る1コ1続をtjえることを1市実(、ニする。
吐血の簡単な説明
第1図ないし第12図(工ごの発明の製造−I稈をう1.1ろ半導{本装置の部
分の断面図である。
好ましい実施例の説明
第1図]−「いし第12図を参照して、この発明(こ11t)!t′導体装置を
作成するための特定的な方法が説′明さhる。半導体装置はシリコンウェハ基板
10上に製造される(第1図ないし第12図においてその一部が例示される)。
パッシベーション層12が装置上にわたって設けられ、かつコンタクト孔16が
その内部に形成されてパッシベーション層を介した電気的接続を可能にする。第
1の金属層14がパッシベーション層12上にわたって堆積される。好j、シい
実施例においては、第1の金属層14は約2000オングストロームのクンゲス
7ン(95%)−チタニウム(5%)からなる合金ベースと、約8000オング
ストロームの厚さのアルミニウムまたはアルミニウム(98%)−銅(2%)合
金層とを含むサンドイッチ層である。タングステンーヂタンベースは、アルミニ
ウムまたはアルミニウムー銅順を設置づるのに先立って空中(〔露出されてパツ
シベー1−される。便宜−ヒ、第1の金属層14は図面に83いて甲一層として
例示される。
次に、特に第1図を参照して、第1の金属層14が従来の方法により)Aトリソ
グラフイ法によってバターニングされる。フオトレジス1〜層18力(NQけら
れ、マスクを介して輻射源に露出され、焼付けされる。第1の金属層14がエツ
チングされフォトレジスト18が除去される。好J、シくけ1層14のアルミニ
ウムまたはアルミニウム合金が従来のリン酸−ffifl!−酢酸混合液を用い
てエツチングされ、次に7481921〜層18が容易に手に入る除去液を用い
符表昭GO−502179(4)
で除去される。次に従来の脚型のプラズマ反応炉を用いて、露出した表面が酸素
プラズマ中で約10〜30分間洗浄され、かつフレオン(92%)−酸素(8%
)プラズマ中で約20分間、層14の部分が洗浄される。−14は次に過酸化水
素を用いて約20分間エツチングされる。バターニングされた金属層14は第2
図において例示される。
次に第3図を参照して、第1の絶縁層22が設けられる。
典型的には、絶縁層は大気圧下で高温でシランを熱分解することにより堆積され
る二酸化シリ−]ンである。もし必要ならば、熱分解混合ガス中に小スフィ二/
ガス(典型的には5%)を含ませることによって二酸化シリコンにリンをドープ
することができる。層22は典型的には約1ミクロンの厚さを有する。
絶縁層22を金属層14の上にわたって設けることにより、金属相互接続線上に
わたって形成さflる丘状部分2,3を有する極めて不規則な表面が形成される
。丘状部分23それ自身は、突起領域24と、その端部に沿った露出部分25と
、マウツドと下地の絶縁層22の交差部分における割れ目?6とを含む不規則な
ものである。このような表面の不規則性は、前述のように、後続の導電層が設け
られる場合の金属化の欠陥の主要原因となる。
第1の絶縁層22の不規則な表面を滑かにするために、平滑化用の層27(第4
図〉が設けられる。平滑化用の物質は、従来の方法が適用された場合、第1の絶
縁層22の表面上の低い部分へと流れ込むことができるように比較的低い粘度(
典型的には室温で25 CI)S未満)を有するへきである。便宜上、平滑化用
層27は約3500オングストロームの厚さにされたフォトレジストスピンであ
る。フォトレジスト層27はさらに約145℃またはそれ以上の温度で約30分
間ベーキングすることによりさらに滑かにすることができる。平滑化用の層27
は第4図において滑かになった後が示される。
平滑化は次に平滑化用の層27と第1の絶縁層22との両方をエツチングするこ
とにより実現される。このエツチングは平滑化用の層27と絶縁層22とを同一
の速度でエツチングすることができるエッチャントを用いて実行さtしる。この
ようにして、平滑化用の層27の滑かな形状が絶縁N22に実質的な変動を与え
ることな(分は与えられる3、しかしながら、好ましくは、平滑化用のエツチン
グには、絶縁層22を平滑化用の層27よりも早く工・ンチングするエッチャン
トを用いる。このことは、平滑化用のエツチングに要する時間を低減させ、かつ
以下に述べられるよう(こ、同一のエッチ11ントを穴のエツチングに対し用い
ることが可能となる。したがって、平滑化および穴の形成を同一の反応炉内で行
なうことができる。このことは、工程を簡略化させ、かつ素子が不適切なエツチ
ングにより損傷を受iする可能性を減少さけるので利点となる。
平滑化と穴のエツチングとの両方を実行するための適当なエッチャントは、二酸
化シリコンとフォト1ノジス1〜層とを1.6:、1の割合でエツチングするよ
うにされたフルオリンイオンプラズマ(92%CF、、8%02,1’、75T
orr 、 l W/Cm2)である。これは、平滑化層27を滑かな形状から
幾分か変動させるが、このようなごくわずかな変動は金属化欠陥を導かない。
次に第5八図ないし第5D図を参照して、フルオリンプラズマエッチがまず第1
に平滑化用のくフォトレジスト)!27だけに作用する。このエツチングは、第
5B図に示されるとおり、初期形状を保持する表面に沿って絶縁層2−2の一番
外側の点に達するまで移動する。破線28は初期形状を表わす。
エツチングが進むにつれて、絶縁層22はフォトレジスト層27よりも早くエツ
チングされる。このことにより、第5C図に例示されるように、形状に変動が生
じる。線29は絶縁層2の第1の部分が露出される直前の形状を表わす。絶縁層
22が速やかに減少し、谷間が位置30に形成される。線31は絶縁層22と平
滑化用の層27との最初の界面を表わし、この界面は減少している。
通常、フォトレジスト層22のすべてと絶縁層22のかなりの部分とはエツチン
グが停止する前に除去される。しかしながら、絶縁層22の初期の膜厚に応して
、フォトレジストの少しの面積を適当な位置に残寸のが望ましい。フォトレジス
トは次に従来の酸素プラズマエツチングにより除去することかできる。
第6図を参照して、第1の絶縁層22は滑かにされ、次の金属層を形成するのに
十分4茎形状を有する。しかしながら、金属化に先立って、第2の絶縁層36が
設けられる。
2つの絶縁層の合計の膜厚は金属層の間に必要とされる誘電体の最終目標の膜厚
の約0.75に等しくすべきである。
最終的に目標とする膜厚は通常約1ミクロンである。第2の絶縁層36を設ける
代わりに、第1のv!!縁層22をより厚くして、平滑化後の膜厚が最終回、標
膜厚の0.75に等しくなるようにすることができる。このような厚い層は、し
かしながら、光学的な測定や製造工程の制御にとって不便であり、絶縁物質を2
つの層にして設けるのが好:1ニジい。
第2の絶縁層36は第1の絶縁層22に対し上で述へられたと同様の方法で設け
ることができる。
第2の絶縁層36を設()た後、第1の金U1層1 liとその次の金属層とを
相!7接続するのに必要な穴J、たは援続用聞孔が形成されなければならない。
このことは従来のフォトリソグラフィ法を用いて行なわれる。741〜レジスト
層38(第7図)が第2の絶縁層36上に設けられ、マスクを介して感光され、
従来の方法で焼付(プされる。穴は、便宜上、平滑化工程で用いられたと同一の
エラチャン1−を用いて次にエツチングされる。このようにして、素子は同一の
プラズマ反応炉内で処理される。フォトレジストが次に典型的にはフェノール系
の除去液を用いて、除去され、次に素子の表面が典型的には申付の酸;6プラズ
マを用いて洗浄される。
特別な利点は、異方性または部分的に異方性の丁ツヂトント(すなわち、横方向
のエツチング速度が垂直方向のエツチング速度より小さいもの)を穴の形成に用
いることにより実現される。層22の膜厚は平滑1ヒに従って変化する。
方性エツチングを用いることにより、絶縁層22および36の最も厚い部分にお
いてさえも穴が遣正に形成されることを確実にするための十分なオーバーエツチ
ングが可能になる。好ましくは、水平方向のエツチング速度は少なくとも垂直方
向のエツチング速度の2倍である、1この状態は、第8図において例示される。
穴4oのような穴は絶縁層22.36を介して形成され、かつ第2の金属層が表
面上にわたって設けられる。そうする前に、しかしながら、第3の絶縁層を設け
、階段型の穴を形成するのが好ましい。第3の絶縁層は絶縁層22および36に
a月ノるマスクの欠陥、フAトレジス1−の欠陥、フォトレジストへ侵入する誘
電体のヒロック等により生じる通常ボールである欠陥を改善するために必要であ
る。第3の層は、また、゛穴側壁の改良された金属被覆性と隣接する金属層間の
より良い垂直方向の相互接続とを与える階段型の穴を可能にづる。
第9図を参照して、第3の絶縁層44が、第1の絶縁hη22に対して上述され
たと同様にして、第2の絶縁層36上に堆積される。絶縁層44は、層22およ
び36の泄かな輪郭に従い、かつ部分的に穴40を満す。層44は絶縁層22.
36および44の最終目標の膜厚の約0.25である。
階段型の穴を規定するために、フォトレジス1へ層46が設(プられ、大きめの
開孔47が露出するようにされる。次に開孔47を介してエツチングすることに
より、穴40の頂部が開孔47の大きさに対応する断面積に達するまで大きくさ
れる。絶縁層22.36および44の結合膜厚の途中の深さまでエツチングする
ことにより、階段型の穴が第10図に示されるように形成される。名目上、結合
膜厚の2分の1エツチングすることにより、2分の1の階段が形成される。典型
的には、穴の下側の部分の大きさはコないし5ミクロンであり、一方、穴のに測
の拡大された部分は4ないし8ミクロン大きい。このような配置により、金属層
14に[13I′Jる比較的狭い相互接続線への嵌続が可能になる。 第11図
を参照して、第2の金属層50が従来の方法で設りjうれる。好ましくは、チタ
ン−タングステン層が膜厚約800オンゲス1〜ロームにされ、次にアルミニウ
ムー銅層が約1500オンゲストI]−ムの深さまで1「積される。チタンは金
属層14および50におけるアルミニウム間の接続を強化する。これらの層はス
パッタエツチング法により設けられる。
第2の金属Iη50が次に従来の方法を用いてバターニングされる。741〜1
221層52が設けられバターニングされる。エツチング後、フォトレジストは
除去され、第12図に示されるように、最後の金属層が形成される。このとき、
第3(および引続いての)金属層をf1加するのが望ましい場合は、この方法の
各ステップが繰返される。
前述の発明は理解を明確にするために図示および例を用いてかなり詳細に説明さ
れてきているが、成る変化d−3よび変更はこの添付の請求の範囲の範囲内−C
実現することができることは明白であろう。
へ
艮6 )2 町G、5A
”’ FIG、 5 B
和
把IG。9
/タロ
国際調査報告
Claims (1)
- 1. 半導体装置上に多層の導電層を形成する方法であって、 <a ) 予め選択された相互接続パターンを有する第1の導゛躍層を前記装置 上に規定するステップと、(1)) 前記第1の導電層上にわたって第1の絶縁 層を設りるステップとを1稍え、前記第1の絶縁層は前記第1の導電層に対応す る不規則な形状を有しており、(C) 前記第1の絶縁層にわたって平滑化用の 層を設()るステップを協え、前記平滑化用の層は前記第1絶縁層のそれに対し て滑か<2形状を有しており、(d) 前記平滑化用の層と前記絶縁層との両方 を]−ツチングしで実質的に平滑化層を除去し、かつ前記第1の絶縁層にir? かな形状を分()tノえるスーツツノと、(e) 予め選択された位置に前記第 1の絶縁層を介して穴を形成ザるステップと、 (f) 第2の絶縁層l−にわた9て第2の金属層を設け、前記第2の金属層を 穴を介して第1金属層と接続さけるステップと、 (す〉 第2の層に予め選択された相互接続パターンを規定づるステップとを備 える多層導電層形成方法。 ?、 ステップ(d)以後ステップ(e)以前に第2の絶縁層が第1の絶縁図ト にわたって設けられる、請求の範囲第1項記載の多層導電層形成方法。。 3、 ステップ<8>後に、第2の絶縁層上にわたって第3の絶縁層が設けられ 、かつ穴はさらにエツチングされて階段型の配置を特徴する請求の範囲第1項記 載の多層導電層形成方法。 4、 第2の絶縁層内に階段が形成される、請求の範囲第3項記載の多層導電層 形成方法。 5、 ステップ(b)ないしくg)が繰返されてさらに金属層が装置上に付加え られる、請求の範囲第1項記載の多層導電層形成方法。 6、 金属層はアルミニウム、アルミニウムー銅、アルミニウムーシリコンまた はアルミニウムー銅−シリコンである、請求の範囲第1項記載の多層導電層形成 方法。 7、 絶縁層は二酸化シリコンまたはリンを含む二酸化シリコンである、請求の 範囲第1項記載の多層導電層形成り法。 8 絶縁層は、シランまたは小スフィン含イ1のシランの熱分解により形成され る、請求の範囲第7項記載の多層導電層形成方法。 9、 穴はステップ(e)にd3いてプラズマエツチングにより形成される、請 求の範囲第1項記載の多層導電層形成方法。 10、 平滑化用の層および第1の絶縁層はステップ<(1)においてプラズマ [ツチングされる、請求の範囲第1項記載の多層導電層形成方法。 11、ステップ(d >および(e)において同一のエッチャントが用いられる 、請求の範囲第9項記載の多層導電層形成方法。 12、 エラチャン1〜は実質的に異方性であり、かつ1゜6:1.0(絶縁層 :平滑化用の層)のエツチング速麻を有するように選ばれる、請求の範囲第11 項記載の多層導電層形成方法。 13、 平滑化用の層はフォトレジストである、請求の範囲第1項記載の多層導 電層形成方法。 14、 半導体装置上に多層の相互接続層を形成するための改良された方法であ って、 (a ) 予め選択された相U接続パターンを有Mる第1の金属層を装置上に規 定するステップ牛、(b) 第1の金属層上に第1の絶縁層を設(づるステップ と、 (C) 第1の絶縁層を介して穴を形成するステップと、(d ) 予め選択さ れた相互遥続パターンを有する第2の金属層を第1の絶縁層上にわたって規定す るステップとを備え、さらに 第1の絶縁層上にわたって平滑化用の層を設け、平滑化用の層と第1の絶縁層と を共にエツチングして第1の絶縁層に滑かな形状を分は与えることによって第1 の絶R層を平滑化するステップと、 滑かになった第1の絶縁層−ヒにわたって第2の絶縁層を設りるステップと、 予め選択された位置に第1および第2の絶縁層の両方を介して穴を形成するステ ップと、 第2の絶縁層上にわたって第3の絶縁層を設けるステップと、 第2の金属層を設けるに先立って穴の一1側部分を人さくして階段型の配置を規 定するステップとを備える、多層相互接続層形成の改良方法。 15、 穴の大きくされた部分は3個の絶縁層の結合された膜厚の2分の1Pi !度にまで延ひる、請求の範囲第14項記載の多層相互接続層形成の改良方法。 16、 穴の大きくされた部分は第2の絶縁層において終端となる、請求の範囲 第15項記載の多層相互接続層形成の改良方法。 17、 前記釜属層はアルミニウム、アルミニラ1\−n+。 アルミニウムーシリコンまたはアルミニウムーシリコン−銅である、請求の範囲 第14項記載の多層相互接続層形成の改良方法、。 18、 前記絶縁層は二酸化シリコンまたはリン含有の二酸化シリコンである\ 請求の範囲第14項記載の多層相互接続層形成の改良方法。 19、 前記絶縁層は、シランまたは小スフィンの存在下のシランの熱分解によ り形成される、請求の範囲第18項記載の多層相互接続層形成の改良方法。 20、前記穴はプラズマエツチングにより形成されかつ大きくされる、請求の範 囲第14項記載の多層相互接続層形成の改良方法。 21、ffJ記平滑化用の層はフォトレジストである、請求の範囲第14項記載 の多層相互接続層形成の改良方法。 22、 前記平滑化用の層および第1の絶縁層はプラズマエツチングにより平滑 化される、請求の範囲第14項記載の多層相互接続層形成の改良方法。 23、 前記穴のエツチングおよび前記平滑化用のエツチングは同一のエッチ1 !ントを用いて実行される、請求の範囲第14項記載の多層相互接続層形成の改 良方法。 24、*記エッチャントはエツチング速度的1.6:’1゜0(絶縁R=平滑化 用の層)を有するように選択される、請求の範囲第23項記載の多層相互接続層 形成の改良方法。 25、 前記第1の金属層はチタン−タングステン層が下に形成される、請求の 範囲第17項記載の多層相互接続層形成のための改良方法。 26、 曲記第2の金属層はチタンを含む層が下に設けられる、請求の範囲第1 7項記載の多層相互接続層形成の改良方法。 27、 すべての金属層はタングスデンーブタン層およびアルミニウムまたはア ルミニウムー銅層を有するリーントイッチ層である、請求の範囲第17項記載の 多層相互接続層形成の改良方法、1 28、 前記エッチャントは1:2以上(水平方向のエツチング:垂直方向のエ ツチング)の異方性のエツチング速度を有する、請求の範囲第2.71項記載の 多層相互接続層の形成の改良方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/529,920 US4451326A (en) | 1983-09-07 | 1983-09-07 | Method for interconnecting metallic layers |
US529920 | 1983-09-07 | ||
PCT/US1984/001432 WO1985001020A1 (en) | 1983-09-07 | 1984-09-06 | Method for interconnecting metallic layers |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60502179A true JPS60502179A (ja) | 1985-12-12 |
JPH0732153B2 JPH0732153B2 (ja) | 1995-04-10 |
Family
ID=24111749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59503436A Expired - Lifetime JPH0732153B2 (ja) | 1983-09-07 | 1984-09-06 | 金属層を相互接続する方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4451326A (ja) |
EP (1) | EP0154650B1 (ja) |
JP (1) | JPH0732153B2 (ja) |
DE (1) | DE3481103D1 (ja) |
WO (1) | WO1985001020A1 (ja) |
Families Citing this family (53)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4576900A (en) * | 1981-10-09 | 1986-03-18 | Amdahl Corporation | Integrated circuit multilevel interconnect system and method |
GB2116363B (en) * | 1982-03-03 | 1985-10-16 | Philips Electronic Associated | Multi-level infra-red detectors and their manufacture |
US4617193A (en) * | 1983-06-16 | 1986-10-14 | Digital Equipment Corporation | Planar interconnect for integrated circuits |
US4600624A (en) * | 1983-09-20 | 1986-07-15 | International Business Machines Corporation | Composite insulator structure |
US4601939A (en) * | 1983-09-20 | 1986-07-22 | International Business Machines Corporation | Composite insulator structure |
JPS60116167A (ja) * | 1983-11-29 | 1985-06-22 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
US4654113A (en) * | 1984-02-10 | 1987-03-31 | Fujitsu Limited | Process for fabricating a semiconductor device |
US4481070A (en) * | 1984-04-04 | 1984-11-06 | Advanced Micro Devices, Inc. | Double planarization process for multilayer metallization of integrated circuit structures |
JPS6185844A (ja) * | 1984-09-28 | 1986-05-01 | シーメンス、アクチエンゲゼルヤフト | 集積回路とその製法 |
US4708767A (en) * | 1984-10-05 | 1987-11-24 | Signetics Corporation | Method for providing a semiconductor device with planarized contacts |
US4920071A (en) * | 1985-03-15 | 1990-04-24 | Fairchild Camera And Instrument Corporation | High temperature interconnect system for an integrated circuit |
US4605470A (en) * | 1985-06-10 | 1986-08-12 | Advanced Micro Devices, Inc. | Method for interconnecting conducting layers of an integrated circuit device |
US4655874A (en) * | 1985-07-26 | 1987-04-07 | Advanced Micro Devices, Inc. | Process for smoothing a non-planar surface |
US4662064A (en) * | 1985-08-05 | 1987-05-05 | Rca Corporation | Method of forming multi-level metallization |
US4666553A (en) * | 1985-08-28 | 1987-05-19 | Rca Corporation | Method for planarizing multilayer semiconductor devices |
FR2588417B1 (fr) * | 1985-10-03 | 1988-07-29 | Bull Sa | Procede de formation d'un reseau metallique multicouche d'interconnexion des composants d'un circuit integre de haute densite et circuit integre en resultant |
US4898838A (en) * | 1985-10-16 | 1990-02-06 | Texas Instruments Incorporated | Method for fabricating a poly emitter logic array |
US5114530A (en) * | 1985-10-31 | 1992-05-19 | Texas Instruments Incorporated | Interlevel dielectric process |
US4799992A (en) * | 1985-10-31 | 1989-01-24 | Texas Instruments Incorporated | Interlevel dielectric fabrication process |
WO1987002828A1 (en) * | 1985-11-04 | 1987-05-07 | Motorola, Inc. | Glass intermetal dielectric |
US4642162A (en) * | 1986-01-02 | 1987-02-10 | Honeywell Inc. | Planarization of dielectric layers in integrated circuits |
US4708770A (en) * | 1986-06-19 | 1987-11-24 | Lsi Logic Corporation | Planarized process for forming vias in silicon wafers |
JPS6318697A (ja) * | 1986-07-11 | 1988-01-26 | 日本電気株式会社 | 多層配線基板 |
US4740485A (en) * | 1986-07-22 | 1988-04-26 | Monolithic Memories, Inc. | Method for forming a fuse |
US4721689A (en) * | 1986-08-28 | 1988-01-26 | International Business Machines Corporation | Method for simultaneously forming an interconnection level and via studs |
USRE33622E (en) * | 1986-09-04 | 1991-06-25 | At&T Bell Laboratories | Integrated circuits having stepped dielectric regions |
US4999318A (en) * | 1986-11-12 | 1991-03-12 | Hitachi, Ltd. | Method for forming metal layer interconnects using stepped via walls |
US4824521A (en) * | 1987-04-01 | 1989-04-25 | Fairchild Semiconductor Corporation | Planarization of metal pillars on uneven substrates |
JPH01138734A (ja) * | 1987-11-25 | 1989-05-31 | Mitsubishi Electric Corp | 複導電体層を有する半導体装置およびその製造方法 |
US4833096A (en) * | 1988-01-19 | 1989-05-23 | Atmel Corporation | EEPROM fabrication process |
US5023701A (en) * | 1988-03-31 | 1991-06-11 | Advanced Micro Devices, Inc. | Gate array structure and process to allow optioning at second metal mask only |
US5084404A (en) * | 1988-03-31 | 1992-01-28 | Advanced Micro Devices | Gate array structure and process to allow optioning at second metal mask only |
JPH0797602B2 (ja) * | 1988-05-06 | 1995-10-18 | 日本電気株式会社 | 半導体集積回路装置 |
US5136344A (en) * | 1988-11-02 | 1992-08-04 | Universal Energy Systems, Inc. | High energy ion implanted silicon on insulator structure |
US5354386A (en) * | 1989-03-24 | 1994-10-11 | National Semiconductor Corporation | Method for plasma etching tapered and stepped vias |
US5000818A (en) * | 1989-08-14 | 1991-03-19 | Fairchild Semiconductor Corporation | Method of fabricating a high performance interconnect system for an integrated circuit |
US5055426A (en) * | 1990-09-10 | 1991-10-08 | Micron Technology, Inc. | Method for forming a multilevel interconnect structure on a semiconductor wafer |
US5266446A (en) * | 1990-11-15 | 1993-11-30 | International Business Machines Corporation | Method of making a multilayer thin film structure |
US5453401A (en) * | 1991-05-01 | 1995-09-26 | Motorola, Inc. | Method for reducing corrosion of a metal surface containing at least aluminum and copper |
US5641703A (en) * | 1991-07-25 | 1997-06-24 | Massachusetts Institute Of Technology | Voltage programmable links for integrated circuits |
US5252382A (en) * | 1991-09-03 | 1993-10-12 | Cornell Research Foundation, Inc. | Interconnect structures having patterned interfaces to minimize stress migration and related electromigration damages |
JPH0574958A (ja) * | 1991-09-13 | 1993-03-26 | Nec Corp | 半導体装置およびその製造方法 |
US5739579A (en) * | 1992-06-29 | 1998-04-14 | Intel Corporation | Method for forming interconnections for semiconductor fabrication and semiconductor device having such interconnections |
US5371047A (en) * | 1992-10-30 | 1994-12-06 | International Business Machines Corporation | Chip interconnection having a breathable etch stop layer |
US5702870A (en) * | 1993-08-27 | 1997-12-30 | Vlsi Technology, Inc. | Integrated-circuit via formation using gradient photolithography |
US5593927A (en) * | 1993-10-14 | 1997-01-14 | Micron Technology, Inc. | Method for packaging semiconductor dice |
US5420063A (en) * | 1994-04-11 | 1995-05-30 | National Semiconductor Corporation | Method of producing a resistor in an integrated circuit |
JP3123450B2 (ja) * | 1996-11-26 | 2001-01-09 | 日本電気株式会社 | 半導体装置およびその製造方法 |
US5883006A (en) * | 1997-12-12 | 1999-03-16 | Kabushiki Kaisha Toshiba | Method for making a semiconductor device using a flowable oxide film |
US7012811B1 (en) | 2000-05-10 | 2006-03-14 | Micron Technology, Inc. | Method of tuning a multi-path circuit |
US20040018733A1 (en) * | 2002-07-23 | 2004-01-29 | Hak Baek Jae | Method of planarizing a surface of a semiconductor wafer |
TWI302349B (en) * | 2006-01-04 | 2008-10-21 | Promos Technologies Inc | Metal etching process and rework method thereof |
CN102315087A (zh) * | 2010-06-30 | 2012-01-11 | 财团法人工业技术研究院 | 表面处理装置及其方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4076575A (en) * | 1976-06-30 | 1978-02-28 | International Business Machines Corporation | Integrated fabrication method of forming connectors through insulative layers |
DE2638799C3 (de) * | 1976-08-27 | 1981-12-03 | Ibm Deutschland Gmbh, 7000 Stuttgart | Verfahren zur Verbesserung der Haftung von metallischen Leiterzügen auf Polyimidschichten in integrierten Schaltungen |
US4164461A (en) * | 1977-01-03 | 1979-08-14 | Raytheon Company | Semiconductor integrated circuit structures and manufacturing methods |
US4172004A (en) * | 1977-10-20 | 1979-10-23 | International Business Machines Corporation | Method for forming dense dry etched multi-level metallurgy with non-overlapped vias |
US4184909A (en) * | 1978-08-21 | 1980-01-22 | International Business Machines Corporation | Method of forming thin film interconnection systems |
EP0019391B1 (en) * | 1979-05-12 | 1982-10-06 | Fujitsu Limited | Improvement in method of manufacturing electronic device having multilayer wiring structure |
DE3072040D1 (en) * | 1979-07-23 | 1987-11-05 | Fujitsu Ltd | Method of manufacturing a semiconductor device wherein first and second layers are formed |
EP0049400B1 (en) * | 1980-09-22 | 1984-07-11 | Kabushiki Kaisha Toshiba | Method of smoothing an insulating layer formed on a semiconductor body |
US4357203A (en) * | 1981-12-30 | 1982-11-02 | Rca Corporation | Plasma etching of polyimide |
US4415606A (en) * | 1983-01-10 | 1983-11-15 | Ncr Corporation | Method of reworking upper metal in multilayer metal integrated circuits |
-
1983
- 1983-09-07 US US06/529,920 patent/US4451326A/en not_active Expired - Lifetime
-
1984
- 1984-09-06 DE DE8484903413T patent/DE3481103D1/de not_active Expired - Lifetime
- 1984-09-06 WO PCT/US1984/001432 patent/WO1985001020A1/en active IP Right Grant
- 1984-09-06 JP JP59503436A patent/JPH0732153B2/ja not_active Expired - Lifetime
- 1984-09-06 EP EP84903413A patent/EP0154650B1/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
EP0154650A1 (en) | 1985-09-18 |
EP0154650A4 (en) | 1986-09-15 |
JPH0732153B2 (ja) | 1995-04-10 |
US4451326A (en) | 1984-05-29 |
WO1985001020A1 (en) | 1985-03-14 |
EP0154650B1 (en) | 1990-01-17 |
DE3481103D1 (de) | 1990-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60502179A (ja) | 金属層を相互接続する方法 | |
US4035276A (en) | Making coplanar layers of thin films | |
JPH0583183B2 (ja) | ||
JPH0546983B2 (ja) | ||
JPH05206064A (ja) | 半導体装置の製造方法 | |
KR100267106B1 (ko) | 반도체 소자의 다층 배선 형성방법 | |
JPH0682759B2 (ja) | 導電性スタツドの形成方法 | |
JPH0563940B2 (ja) | ||
JPH063804B2 (ja) | 半導体装置製造方法 | |
JPH06124948A (ja) | 配線形成方法 | |
JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
JP2000077396A (ja) | 半導体装置及びその製造方法 | |
JPH10209276A (ja) | 配線形成方法 | |
JPS62137853A (ja) | 多層配線の形成方法 | |
JP3099813B2 (ja) | 半導体装置の製造方法 | |
JP2637726B2 (ja) | 半導体集積回路装置の製造方法 | |
JPS62245650A (ja) | 多層配線構造体の製造法 | |
JPS61222235A (ja) | 半導体装置の製造方法 | |
JP3378693B2 (ja) | 半導体装置の製造方法 | |
JPH04168723A (ja) | 半導体装置のコンタクトホール形成方法 | |
JPS60226141A (ja) | 半導体装置の製造方法 | |
JPH0645453A (ja) | 半導体装置の製造方法 | |
JPH06236931A (ja) | 配線構造及びその製造方法 | |
JPS6134956A (ja) | 配線層の形成方法 | |
JPS63293859A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |