JPH0732153B2 - 金属層を相互接続する方法 - Google Patents

金属層を相互接続する方法

Info

Publication number
JPH0732153B2
JPH0732153B2 JP59503436A JP50343684A JPH0732153B2 JP H0732153 B2 JPH0732153 B2 JP H0732153B2 JP 59503436 A JP59503436 A JP 59503436A JP 50343684 A JP50343684 A JP 50343684A JP H0732153 B2 JPH0732153 B2 JP H0732153B2
Authority
JP
Japan
Prior art keywords
layer
silicon
based insulating
insulating layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59503436A
Other languages
English (en)
Other versions
JPS60502179A (ja
Inventor
グウオジユ，ピーター・エス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JPS60502179A publication Critical patent/JPS60502179A/ja
Publication of JPH0732153B2 publication Critical patent/JPH0732153B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 発明の背景 1.発明の分野 この発明は一般に半導体装置の製造に関し、特に、絶縁
層によって垂直方向に互いに分離される導電性金属層の
間に相互接続を形成する方法に関する。
2.先行技術の説明 従来の半導体プロセスにおいては、装置上の様々な位置
の間に相互接続を規定するために、典型的にはアルミニ
ウムまたはアルミニウムシリコンである金属導電層の形
成およびパターニングを必要としている。しばしば、垂
直方向に離れて配置され、かつ典型的には二酸化シリコ
ンから形成される介在絶縁物層によって分離される２つ
またはそれ以上の導電層を形成する必要がある。このこ
とは特に、単一のアルミニウム層によっては必要な相互
接続が設けられないような高密度装置においては真実で
ある。
多層導電層の形成は多くの困難を考える。まず第１に、
絶縁層が第１の導電層上にわたって設けられている場
合、絶縁層の表面は下地の相互接続パターンの平坦でな
い形状に起因する割れ目や露出部，突起部などの不規則
性をしばしば示す。このような不規則性はその上に形成
される導電層において破壊や開孔を生ずることが見出さ
れている。その結果生ずる不完全な金属の被覆性が、半
導体装置の製造において金属化の欠陥の主要原因となる
ことが見出されている。
第２の問題は、ガラス絶縁物質における欠陥，このよう
な絶縁物質の不適切な適用，絶縁層内に垂直に相互接続
するための開孔（穴）を形成するために用いられるマス
クにおける欠陥などにより結果する絶縁層内における開
孔または他の異常性により生じる。このような異常性
は、導電層間の短絡や装置における他の誤動作の原因と
なる。
最後の問題は、層の電気的接続を可能にする介在絶縁層
内の空孔である穴の形成の際に生じる。非常に狭い相互
接続を接続する場合には、極めて小さい断面積を有する
穴を設けることが度々望まれる。従来のフォトリソグラ
フィ法では、このような小さい穴を設ける能力に限界が
あった。
したがって、介在する絶縁層における不規則性によって
生じる欠陥や、マスク内の不規則性や絶縁層の不適切な
適用により生じる絶縁層における空孔または他の異常性
のない多層の導電層を形成する方法を提供するのが望ま
れる。特に，異なる導電層を相互接続するための狭い穴
を形成するのが可能となる方法を提供することが望まれ
る。
Addams and Capio（1981）J.Electrochem.Soc.128:423-
429において、滑らかな表面を規定するために二酸化シ
リコンの上にわたってフォトレジスト層を設け、次にこ
の結合層をフォトレジストと二酸化シリコンとを同じ速
度でエッチングする条件下でスパッタエッチングするこ
とにより、リンドープした二酸化シリコン絶縁層を平滑
化する方法が述べられている。このようにして、二酸化
シリコン層は、一般に犠牲的なフォトレジスト層の滑か
な形状に合致する形状を得ることができる。アダムス
（Addams）とカピオ（Capio）の方法は、多結晶シリコ
ン基板の上に存在する二酸化シリコン層に適用される。
アダムスとカピオは、多層の導電性相互接続層を形成す
ることに関連する問題については考察していない。
発明の概要 この発明は、多層の導電金属層を半導体装置上に形成す
る方法およびこれらの層に介在する絶縁層を介して相互
接続する方法を提供する。この発明の方法は、金属化の
欠陥に伴なう欠陥の発生を最小にし、かつ１個の反応炉
で多層の形成を可能にし、必要とする製造時間を低減し
かつ反応炉間の移送に関連する損傷の可能性を少なくす
る。
この方法は、予め選択された相互接続パターンを有する
第１の金属導電層を半導体装置上に規定する工程を含
む。第１の絶縁層は従来の方法で第１の金属層上にわた
って設けられる。第１の絶縁層は、しかしながら、第１
の金属層のトポグラフィに対応する不規則な形状を有す
る。絶縁層の表面を滑かにするために、平滑作用の層が
次に設けられる。平滑化用の層は低い粘度を有し、かつ
比較的低温で流れて滑かな形状を形成する。次に平滑化
用の層と絶縁層とを共にエッチングすることにより、平
滑化用の層の滑かな形状が絶縁層に与えられる。第１の
絶縁層における不連続性のような欠陥をなくすために第
１の絶縁層の滑かな表面上にわたって第２の絶縁層が次
に設けられる。穴（相互接続用孔）が次に第１および第
２の絶縁層を介してエッチングされ次に、従来の方法で
規定される望ましい相互接続パターンを有する第２の金
属層が設けられる。
好ましい実施例においては、第１の金属化のステップに
先立って、第２の絶縁層上にわたって第３の絶縁層が設
けられる。第３の絶縁層はさらに、第１の２つの絶縁層
におけるどのような欠陥も補正されることを確実にす
る。さらに重要なことは、第３の絶縁層が階段型の穴の
形成を可能にする。第３の絶縁層は、穴がまず第１の２
つの絶縁層を介して形成された後に設けられる。大きめ
のエッチングパターンを与えることにより、穴は第３の
絶縁層を介して形成され、第２の層へと所望の階段型の
配置を与える。このような階段型の配置は、穴の下側の
部分が狭くしたまま残し（このことは、第１の金属層に
おける２つの狭い相互接続線を接続する際の利点であ
る）、一方、第２の金属層からの金属が適切に穴を形成
し信頼に足る接続を与えることを確実にする。
図面の簡単な説明 第１図ないし第12図はこの発明の製造工程をうける半導
体装置の部分の断面図である。
好ましい実施例の説明 第１図ないし第12図を参照して、この発明に従う半導体
装置を作成するための特定的な方法が説明される。半導
体装置はシリコンウエハ基板10上に製造される（第１図
ないし第12図においてその一部が例示される）。パッシ
ベーション層12が装置上にわたって設けられ、かつコン
タクト孔16がその内部に形成されてパッシベーション層
を介した電気的接続を可能にする。第１の金属層14がパ
ッシベーション層12上にわたって堆積される。好ましい
実施例においては、第１の金属層14は約2000オングスト
ロームのタングステン（95％）−チタニウム（５％）か
らなる合金ベースと、約8000オングストロームの厚さの
アルミニウムまたはアルミニウム（98％）−銅（２％）
合金層とを含むサンドイッチ層である。タングステン−
チタンベースは、アルミニウムまたはアルミニウム−銅
層を設けるのに先立って空中に露出されてパッシュベー
トされる。便宜上、第１の金属層14は図面において単一
層として例示される。
次に、特に第１図を参照して、第１の金属層14が従来の
方法によりフォトリソグラフィ法によってパターニング
される。フォトレジスト層18が設けられ、マスクを介し
て輻射源に露出され、焼付けされる。第１の金属層14が
エッチングされフォトレジスト18が除去される。好まし
くは、層14のアルミニウムまたはアルミニウム合金が従
来のリン酸−硝酸−酢酸混合液を用いてエッチングさ
れ、次にフォトレジスト層18が容易に手に入る除去液を
用いて除去される。次に従来の樽型のプラズマ反応炉を
用いて、露出した表面が酸素プラズマ中で約10〜30分間
洗浄され、かつフレオン（92％）−酸素（８％）プラズ
マ中で約20分間、層14の部分が洗浄される。層14は次に
過酸化水素を用いて約20分間エッチングされる。パター
ニングされた金属層14は第２図において例示される。
次に第３図を参照して、第１の絶縁層22が設けられる。
典型的には、絶縁層は大気圧下で高温でシランを熱分解
することにより堆積される二酸化シリコンである。もし
必要ならば、熱分解混合ガス中にホスフィンガス（典型
的には５％）を含ませることによって二酸化シリコンに
リンをドープすることができる。層22は典型的には約１
ミクロンの厚さを有する。
絶縁層22を金属層14の上にわたって設けることにより、
金属相互接続線上にわたって形成される丘状部分23を有
する極めて不規則な表面が形成される。丘状部分23それ
自身は、突起領域24と、その端部に沿った露出部分25
と、マウンドと下地の絶縁層22の交差部分における割れ
目26とを含む不規則なものである。このような表面の不
規則性は、前述のように、後続の導電層が設けられる場
合の金属化の欠陥の主要原因となる。
第１の絶縁層22の不規則な表面を滑らかにするために、
平滑化用の層27（第４図）が設けられる。平滑化用の物
質は、従来の方法が適用された場合、第１の絶縁層22の
表面上の低い部分へと流れ込むことができるように比較
的低い粘度（典型的には室温で25cps未満）を有するべ
きである。便宜上、平滑化用層27は約3500オングストロ
ームの厚さにされたフォトレジストスピンである。フォ
トレジスト層27はさらに約145℃またはそれ以上の温度
で約30分間ベーキングすることによりさらに滑かにする
ことができる。平滑化用の層27は第４図において滑かに
なった後が示される。
平滑化は次に平滑化用の層27と第１の絶縁層22との両方
をエッチングすることにより実現される。このエッチン
グは平滑化用の層27と絶縁層22とを同一の速度でエッチ
ングすることができるエッチャントを用いて実行され
る。このようにして、平滑化用の層27の滑かな形状が絶
縁層22に実質的な変動を与えることなく分け与えられ
る。しかしながら、好ましくは、平滑化用のエッチング
には、絶縁層22を平滑化用の層27よりも早くエッチング
するエッチャントを用いる。このことは、平滑化用のエ
ッチングに要する時間を低減させ、かつ以下に述べられ
るように、同一のエッチャントを穴のエッチングに対し
用いることが可能となる。したがって、平滑化および穴
の形成を同一の反応炉内で行なうことができる。このこ
とは、工程を簡略化させ、かつ素子が不適切なエッチン
グにより損傷を受ける可能性を減少させるので利点とな
る。
平滑化と穴のエッチングとの両方を実行するための適当
なエッチャントは、二酸化シリコンとフォトレジスト層
とを1.6:1の割合でエッチングするようにされたフルオ
リンイオンプラズマ（92％CF4,8％O2,1.75Torr,1W/c
m2）である。これは、平滑化層27を滑かな形状から幾分
か変動させるが、このようなごくわずかな変動は金属化
欠陥を導かない。
次に第5A図ないし第5D図を参照して、フルオリンプラズ
マエッチがまず第１に平滑化用の（フォトレジスト）層
27だけに作用する。このエッチングは、第5B図に示され
るとおり、初期形状を保持する表面に沿って絶縁層22の
一番外側の点に達するまで移動する。破線28は初期形状
を表わす。
エッチングが進むにつれて、絶縁層22はフォトレジスト
層27よりも早くエッチングされる。このことにより、第
5C図に例示されるように、形状に変動が生じる。線29は
絶縁層２の第１の部分が露出される直前の形状を表わ
す。絶縁層22が速やかに減少し、谷間が位置30に形成さ
れる。線31は絶縁層22と平滑化用の層27との最初の界面
を表わし、この界面は減少している。
通常、フォトレジスト層22のすべてと絶縁層22のかなり
の部分とはエッチングが停止する前に除去される。しか
しながら、絶縁層22の初期の膜厚に応じて、フォトレジ
ストの少しの面積を適当な位置に残すが望ましい。フォ
トレジストは次に従来の酸素プラズマエッチングにより
除去することができる。
第６図を参照して、第１の絶縁層22は滑かにされ、次の
金属層を形成するのに十分な形状を有する。しかしなが
ら、金属化に先立って、第２の絶縁層36が設けられる。
２つの絶縁層の合計の膜厚は金属層の間に必要とされる
誘電体の最終目標の膜厚の約0.75に等しくすべきであ
る。最終的に目標とする膜厚は通常約１ミクロンであ
る。第２の絶縁層36を設ける代わりに、第１の絶縁層22
をより厚くして、平滑化後の膜厚が最終目標膜厚の0.75
に等しくなるようにすることができる。このような厚い
層は、しかしながら、光学的な測定や製造工程の制御に
とって不便であり、絶縁物質を２つの層にして設けるの
が好ましい。第２の絶縁層36は第１の絶縁層22に対し上
で述べられたと同様の方法で設けられることができる。
第２の絶縁層36を設けた後、第１の金属層14とその次の
金属層とを相互接続するのに必要な穴または接続用開孔
が形成されなければならない。このことは従来のフォト
リソグラフィ法を用いて行なわれる。フォトレジスト層
38（第７図）が第２の絶縁層36上に設けられ、マスクを
介して感光され、従来の方法で焼付けされる。穴は、便
宜上、平滑化工程で用いられたと同一のエッチャントを
用いて次にエッチングされる。このようにして、素子は
同一のプラズマ反応炉内で処理される。フォトレジスト
が次に典型的にはフェノール系の除去液を用いて、除去
され、次に素子の表面が典型的には中性の酸素プラズマ
を用いて洗浄される。
特別な利点は、異方性または部分的に異方性のエッチチ
ャント（すなわち、横方向のエッチング速度が垂直方向
のエッチング速度より小さいもの）を穴の形成に用いる
ことにより実現される。層22の膜厚は平滑化に従って変
化する。したがって穴のいくつかはより長くエッチング
される。異方性エッチングを用いることにより、絶縁層
22および36の最も厚い部分においてさえも穴が適正に形
成されることを確実にするための十分なオーバーエッチ
ングが可能になる。好ましくは、水平方向のエッチング
速度は少なくとも垂直方向のエッチング速度の２倍であ
る。
この状態は、第８図において例示される。穴40のような
穴は絶縁層22,36を介して形成され、かつ第２の金属層
が表面上にわたって設けられる。そうする前に、しかし
ながら、第３の絶縁層を設け、階段型の穴を形成するの
が好ましい。第３の絶縁層は絶縁層22および36における
マスクの欠陥，フォトレジストの欠陥、フォトレジスト
へ侵入する誘電体のヒロック等により生じる通常ホール
である欠陥を改善するために必要である。第３の層は、
また、穴側壁の改良された金属被覆性と隣接する金属層
間のより良い垂直方向の相互接続とを与える階段型の穴
を可能にする。
第９図を参照して、第３の絶縁層44が、第１の絶縁層22
に大して上述されたと同様にして、第２の絶縁層36上に
堆積される。絶縁層44は、層22および36の滑かな輪郭に
従い、かつ部分的に穴40を満す。層44は絶縁層22,36お
よび44の最終目標の膜厚の約0.25である。
階段型の穴を規定するために、フォトレジスト層46が設
けられ、大きめの開孔47が露出するようにされる。次に
開孔47を介してエッチングすることにより、穴40の頂部
が開孔47の大きさに対応する断面積に達するまで大きく
される。絶縁層22,36および44の結合膜厚の途中の深さ
までエッチングすることにより、階段型の穴が第10図に
示されるように形成される。名目上、結合膜厚の２分の
１エッチングすることにより、２分の１の階段が形成さ
れる。典型的には、穴の下側の部分の大きさは１ないし
５ミクロンであり、一方、穴の上側の拡大された部分は
４ないし８ミクロン大きい。このような配置により、金
属層14における比較的狭い相互接続線への接続が可能に
なる。第11図を参照して、第２の金属層50が従来の方法
で設けられる。好ましくは、チタン−タングステン層が
膜厚約800オングストロームにされ、次にアルミニウム
−銅層が約1500オングストロームの深さまで堆積され
る。チタンは金属層14および50におけるアルミニウム間
の接続を強化する。これらの層はスパッタエッチング法
により設けられる。
第２の金属層50が次に従来の方法を用いてパターニング
される。フォトレジスト層52が設けられパターニングさ
れる。エッチング後、フォトレジストは除去され、第12
図に示されるように、最後の金属層が形成される。この
とき、第３（および引続いての）金属層を付加するのが
望ましい場合は、この方法の各ステップが繰返される。
前述の発明は理解を明確にするために図示および例を用
いてかなり詳細に説明されてきているが、或る変化およ
び変更はこの添付の請求の範囲の範囲内で実現すること
ができることは明白であろう。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−131752（ＪＰ，Ａ) 特開 昭57−88735（ＪＰ，Ａ) 特開 昭55−75219（ＪＰ，Ａ) 特開 昭52−61980（ＪＰ，Ａ) 特開 昭58−93328（ＪＰ，Ａ)

Claims (24)

    【特許請求の範囲】
  1. 【請求項１】半導体装置上に多層の導電層を形成する方
    法であって、 （ａ） 予め選択された相互接続パターンを有する第１
    の導電層を前記半導体装置上に規定するステップと、 （ｂ） 前記第１の導電層上にわたって前記第１の導電
    層に対応する不規則な形状を有する第１のシリコン系絶
    縁層を設けるステップと、 （ｃ） 前記第１のシリコン系絶縁層上にわたってフォ
    トレジストのスピンコーティングにより前記第１のシリ
    コン系絶縁層の表面形状と比べて滑らかな形状を有する
    平滑化用の層を設けるステップと、 （ｄ） 前記平滑化用の層と前記第１のシリコン系絶縁
    層との両方を、予め定められたエッチャントを用いて、
    前記平滑化用の層を第１の速度でエッチングし、かつ前
    記第１のシリコン系絶縁層を前記第１の速度以上の第２
    の速度でエッチングして実質的に前記平滑化用の層を除
    去し、かつ前記第１のシリコン系絶縁層表面に滑らかな
    形状を分け与えるステップと、 （ｅ） 前記平滑化用の層と同じ材料からなるレジスト
    層をマスクとして用い、かつ前記予め定められたエッチ
    ャントを用いて、予め選択された位置に前記第１のシリ
    コン系絶縁層を介して孔を形成するステップと、 （ｆ） 前記第１のシリコン系絶縁層の上にわたって第
    ２の導電層を設け、前記第２の導電層を前記孔を介して
    前記第１の導電層と接続させるステップと、 （ｇ） 前記第２の導電層に予め選択された相互接続パ
    ターンを規定するステップとを備える、多層導電層形成
    方法。
  2. 【請求項２】前記ステップ（ｄ）以後かつ前記ステップ
    （ｅ）以前に、前記第１のシリコン系絶縁層上にわたっ
    て第２のシリコン系絶縁層を設けるステップをさらに備
    える、特許請求の範囲第１項記載の多層導電層形成方
    法。
  3. 【請求項３】前記ステップ（ｅ）の後に、前記第２のシ
    リコン系絶縁層上にわたって第３のシリコン系絶縁層が
    設けられ、かつ前記孔はさらに、前記第２ないし第３の
    シリコン系絶縁層を介して形成されかつ階段型の形状を
    有するようにエッチングされる、特許請求の範囲第２項
    記載の多層導電層形成方法。
  4. 【請求項４】前記第２のシリコン系絶縁層内に階段が形
    成される、特許請求の範囲第３項記載の多層導電層形成
    方法。
  5. 【請求項５】前記ステップ（ｂ）ないし前記ステップ
    （ｇ）の各ステップが繰返されてさらに導電層が前記半
    導体装置上に付け加えられる、特許請求の範囲第１項記
    載の多層導電層形成方法。
  6. 【請求項６】前記第１および第２の導電層は、アルミニ
    ウム、アルミニウム−銅、アルミニウム−シリコンまた
    はアルミニウム−銅−シリコンの層を含む、特許請求の
    範囲第１項記載の多層導電層形成方法。
  7. 【請求項７】前記第１のシリコン系絶縁層は二酸化シリ
    コンまたはリンを含む二酸化シリコンで構成される、特
    許請求の範囲第１項記載の多層導電層形成方法。
  8. 【請求項８】前記第１のシリコン系絶縁層は、シランま
    たはホスフィン含有シランの熱分解により形成される、
    特許請求の範囲第７項記載の多層導電層形成方法。
  9. 【請求項９】前記孔は前記ステップ（ｅ）においてプラ
    ズマエッチング法により形成される、特許請求の範囲第
    １項記載の多層導電層形成方法。
  10. 【請求項１０】前記平滑化用の層および前記第１のシリ
    コン系絶縁層は前記ステップ（ｄ）においてプラズマエ
    ッチングされる、特許請求の範囲第１項記載の多層導電
    層形成方法。
  11. 【請求項１１】前記予め定められたエッチャントは実質
    的に異方性であり、かつ前記第１のシリコン系絶縁層と
    前記平滑化用の層のエッチング速度の比が1.6対1.0とな
    るように選ばれる、特許請求の範囲第１項記載の多層導
    電層形成方法。
  12. 【請求項１２】半導体装置上に多層の導電層を形成する
    ための方法であって、 （ａ） 予め選択された相互接続パターンを有する第１
    の金属層を前記半導体装置上に規定するステップと、 （ｂ） 前記第１の金属上に前記第１の金属層に対応す
    る不規則な形状を有する第１のシリコン系絶縁層を設け
    るステップと、 （ｃ） 前記第１のシリコン系絶縁層上にわたってフォ
    トレジストのスピンコーティングにより滑らかな表面形
    状を有する平滑化用の層を設け、前記平滑化用の層と前
    記第１のシリコン系絶縁層とをともに、予め定められた
    エッチャントを用いて、前記平滑化用の層を第１の速度
    でエッチングし、かつ前記第１のシリコン系絶縁層を前
    記第１の速度以上の第２の速度でエッチングして前記第
    １のシリコン系絶縁層に前記平滑化用の層が有する滑ら
    かな形状を分け与えることにより前記第１のシリコン系
    絶縁層を平滑化するステップと、 （ｄ） 滑らかになった第１のシリコン系絶縁層上にわ
    たって前記第１のシリコン系絶縁層と同じ材料からなる
    第２のシリコン系絶縁層を設けるステップと、 （ｅ） 前記平滑化用の層と同じ材料で構成されるフォ
    トレジスト層をマスクとし、かつ前記予め定められたエ
    ッチャントを用いて、予め選択された位置に前記第１お
    よび第２のシリコン系絶縁層の両者を介して第１の孔を
    形成するステップと、 （ｆ） 前記第２のシリコン系絶縁層上にわたって第３
    のシリコン系絶縁層を設けるステップと、 （ｇ） 前記第３のシリコン系絶縁層に、前記第１の孔
    および第２の孔の部分が階段型の配置を有するように、
    前記第１の孔に届く前記第１の孔よりも大きな前記第２
    の孔を形成するステップと、 （ｈ） 予め選択された相互選択パターンを有する第２
    の金属層を前記第３のシリコン系絶縁層上にわたって規
    定するステップとを備える、多層相互接続層形成方法。
  13. 【請求項１３】前記第２の孔は、前記第１ないし第３の
    シリコン系絶縁層の合計膜厚の２分の１程度にまで延び
    る、特許請求の範囲第12項記載の多層相互接続層形成方
    法。
  14. 【請求項１４】前記第２の孔は、前記第２のシリコン系
    絶縁層において終端する、特許請求の範囲第13項記載の
    多層相互接続層形成方法。
  15. 【請求項１５】前記第１および第２の金属層は、アルミ
    ニウム、アルミニウム−銅、アルミニウム−シリコンま
    たはアルミニウム−シリコン−銅の層を含む、特許請求
    の範囲第12項記載の多層相互接続層形成方法。
  16. 【請求項１６】前記第１ないし第３のシリコン系絶縁層
    の各々は、二酸化シリコンまたはリン含有二酸化シリコ
    ンの層である、特許請求の範囲第12項記載の多層相互接
    続層形成方法。
  17. 【請求項１７】前記第１ないし第３のシリコン系絶縁層
    の各々は、シランまたはホスフィンの存在下のシランの
    熱分解により形成される、特許請求の範囲第16項記載の
    多層相互接続層形成方法。
  18. 【請求項１８】前記第１および第２の孔は、プラズマエ
    ッチングにより形成される、特許請求の範囲第12項記載
    の多層相互接続層形成方法。
  19. 【請求項１９】前記平滑化用の層および前記第１のシリ
    コン系絶縁層はプラズマエッチングにより平滑化され
    る、特許請求の範囲第12項記載の多層相互接続層形成方
    法。
  20. 【請求項２０】前記予め定められたエッチャントは、前
    記第１のシリコン系絶縁層と前記平滑化用の層のエッチ
    ング速度の比がほぼ1.6対1.0となるように選択される、
    特許請求の範囲第12項記載の多層相互接続層形成方法。
  21. 【請求項２１】前記第１の金属層は、チタン−タングス
    テン層がその下に形成される、特許請求の範囲第15項記
    載の多層相互接続層形成方法。
  22. 【請求項２２】前記第２の金属層は、チタンを含む層が
    その下に設けられる、特許請求の範囲第15項記載の多層
    相互接続層形成方法。
  23. 【請求項２３】前記第１および第２の金属層は、タング
    ステン−チタン層およびアルミニウムまたはアルミニウ
    ム−銅層を有するサンドイッチ層である、特許請求の範
    囲第15項記載の多層相互接続層形成方法。
  24. 【請求項２４】前記予め定められたエッチャントは、水
    平方向のエッチング速度と垂直方向のエッチング速度の
    比が１対２以上である異方性のエッチング速度を有す
    る、特許請求の範囲第20項記載の多層相互接続層形成方
    法。
JP59503436A 1983-09-07 1984-09-06 金属層を相互接続する方法 Expired - Lifetime JPH0732153B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US06/529,920 US4451326A (en) 1983-09-07 1983-09-07 Method for interconnecting metallic layers
US529920 1983-09-07
PCT/US1984/001432 WO1985001020A1 (en) 1983-09-07 1984-09-06 Method for interconnecting metallic layers

Publications (2)

Publication Number Publication Date
JPS60502179A JPS60502179A (ja) 1985-12-12
JPH0732153B2 true JPH0732153B2 (ja) 1995-04-10

Family

ID=24111749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59503436A Expired - Lifetime JPH0732153B2 (ja) 1983-09-07 1984-09-06 金属層を相互接続する方法

Country Status (5)

Country Link
US (1) US4451326A (ja)
EP (1) EP0154650B1 (ja)
JP (1) JPH0732153B2 (ja)
DE (1) DE3481103D1 (ja)
WO (1) WO1985001020A1 (ja)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4576900A (en) * 1981-10-09 1986-03-18 Amdahl Corporation Integrated circuit multilevel interconnect system and method
GB2116363B (en) * 1982-03-03 1985-10-16 Philips Electronic Associated Multi-level infra-red detectors and their manufacture
US4617193A (en) * 1983-06-16 1986-10-14 Digital Equipment Corporation Planar interconnect for integrated circuits
US4601939A (en) * 1983-09-20 1986-07-22 International Business Machines Corporation Composite insulator structure
US4600624A (en) * 1983-09-20 1986-07-15 International Business Machines Corporation Composite insulator structure
JPS60116167A (ja) * 1983-11-29 1985-06-22 Toshiba Corp 半導体記憶装置及びその製造方法
US4654113A (en) * 1984-02-10 1987-03-31 Fujitsu Limited Process for fabricating a semiconductor device
US4481070A (en) * 1984-04-04 1984-11-06 Advanced Micro Devices, Inc. Double planarization process for multilayer metallization of integrated circuit structures
EP0177845A1 (de) * 1984-09-28 1986-04-16 Siemens Aktiengesellschaft Integrierter Schaltkreis mit Mehrlagenverdrahtung und Verfahren zu seiner Herstellung
US4708767A (en) * 1984-10-05 1987-11-24 Signetics Corporation Method for providing a semiconductor device with planarized contacts
US4920071A (en) * 1985-03-15 1990-04-24 Fairchild Camera And Instrument Corporation High temperature interconnect system for an integrated circuit
US4605470A (en) * 1985-06-10 1986-08-12 Advanced Micro Devices, Inc. Method for interconnecting conducting layers of an integrated circuit device
US4655874A (en) * 1985-07-26 1987-04-07 Advanced Micro Devices, Inc. Process for smoothing a non-planar surface
US4662064A (en) * 1985-08-05 1987-05-05 Rca Corporation Method of forming multi-level metallization
US4666553A (en) * 1985-08-28 1987-05-19 Rca Corporation Method for planarizing multilayer semiconductor devices
FR2588417B1 (fr) * 1985-10-03 1988-07-29 Bull Sa Procede de formation d'un reseau metallique multicouche d'interconnexion des composants d'un circuit integre de haute densite et circuit integre en resultant
US4898838A (en) * 1985-10-16 1990-02-06 Texas Instruments Incorporated Method for fabricating a poly emitter logic array
US5114530A (en) * 1985-10-31 1992-05-19 Texas Instruments Incorporated Interlevel dielectric process
US4799992A (en) * 1985-10-31 1989-01-24 Texas Instruments Incorporated Interlevel dielectric fabrication process
WO1987002828A1 (en) * 1985-11-04 1987-05-07 Motorola, Inc. Glass intermetal dielectric
US4642162A (en) * 1986-01-02 1987-02-10 Honeywell Inc. Planarization of dielectric layers in integrated circuits
US4708770A (en) * 1986-06-19 1987-11-24 Lsi Logic Corporation Planarized process for forming vias in silicon wafers
JPS6318697A (ja) * 1986-07-11 1988-01-26 日本電気株式会社 多層配線基板
US4740485A (en) * 1986-07-22 1988-04-26 Monolithic Memories, Inc. Method for forming a fuse
US4721689A (en) * 1986-08-28 1988-01-26 International Business Machines Corporation Method for simultaneously forming an interconnection level and via studs
USRE33622E (en) * 1986-09-04 1991-06-25 At&T Bell Laboratories Integrated circuits having stepped dielectric regions
US4999318A (en) * 1986-11-12 1991-03-12 Hitachi, Ltd. Method for forming metal layer interconnects using stepped via walls
US4824521A (en) * 1987-04-01 1989-04-25 Fairchild Semiconductor Corporation Planarization of metal pillars on uneven substrates
JPH01138734A (ja) * 1987-11-25 1989-05-31 Mitsubishi Electric Corp 複導電体層を有する半導体装置およびその製造方法
US4833096A (en) * 1988-01-19 1989-05-23 Atmel Corporation EEPROM fabrication process
US5084404A (en) * 1988-03-31 1992-01-28 Advanced Micro Devices Gate array structure and process to allow optioning at second metal mask only
US5023701A (en) * 1988-03-31 1991-06-11 Advanced Micro Devices, Inc. Gate array structure and process to allow optioning at second metal mask only
JPH0797602B2 (ja) * 1988-05-06 1995-10-18 日本電気株式会社 半導体集積回路装置
US5136344A (en) * 1988-11-02 1992-08-04 Universal Energy Systems, Inc. High energy ion implanted silicon on insulator structure
US5354386A (en) * 1989-03-24 1994-10-11 National Semiconductor Corporation Method for plasma etching tapered and stepped vias
US5000818A (en) * 1989-08-14 1991-03-19 Fairchild Semiconductor Corporation Method of fabricating a high performance interconnect system for an integrated circuit
US5055426A (en) * 1990-09-10 1991-10-08 Micron Technology, Inc. Method for forming a multilevel interconnect structure on a semiconductor wafer
US5266446A (en) * 1990-11-15 1993-11-30 International Business Machines Corporation Method of making a multilayer thin film structure
US5453401A (en) * 1991-05-01 1995-09-26 Motorola, Inc. Method for reducing corrosion of a metal surface containing at least aluminum and copper
US5641703A (en) * 1991-07-25 1997-06-24 Massachusetts Institute Of Technology Voltage programmable links for integrated circuits
US5252382A (en) * 1991-09-03 1993-10-12 Cornell Research Foundation, Inc. Interconnect structures having patterned interfaces to minimize stress migration and related electromigration damages
JPH0574958A (ja) * 1991-09-13 1993-03-26 Nec Corp 半導体装置およびその製造方法
US5739579A (en) * 1992-06-29 1998-04-14 Intel Corporation Method for forming interconnections for semiconductor fabrication and semiconductor device having such interconnections
US5371047A (en) * 1992-10-30 1994-12-06 International Business Machines Corporation Chip interconnection having a breathable etch stop layer
US5702870A (en) * 1993-08-27 1997-12-30 Vlsi Technology, Inc. Integrated-circuit via formation using gradient photolithography
US5593927A (en) * 1993-10-14 1997-01-14 Micron Technology, Inc. Method for packaging semiconductor dice
US5420063A (en) * 1994-04-11 1995-05-30 National Semiconductor Corporation Method of producing a resistor in an integrated circuit
JP3123450B2 (ja) * 1996-11-26 2001-01-09 日本電気株式会社 半導体装置およびその製造方法
US5883006A (en) * 1997-12-12 1999-03-16 Kabushiki Kaisha Toshiba Method for making a semiconductor device using a flowable oxide film
US7012811B1 (en) 2000-05-10 2006-03-14 Micron Technology, Inc. Method of tuning a multi-path circuit
US20040018733A1 (en) * 2002-07-23 2004-01-29 Hak Baek Jae Method of planarizing a surface of a semiconductor wafer
TWI302349B (en) * 2006-01-04 2008-10-21 Promos Technologies Inc Metal etching process and rework method thereof
CN102315087A (zh) * 2010-06-30 2012-01-11 财团法人工业技术研究院 表面处理装置及其方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4076575A (en) * 1976-06-30 1978-02-28 International Business Machines Corporation Integrated fabrication method of forming connectors through insulative layers
DE2638799C3 (de) * 1976-08-27 1981-12-03 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zur Verbesserung der Haftung von metallischen Leiterzügen auf Polyimidschichten in integrierten Schaltungen
US4164461A (en) * 1977-01-03 1979-08-14 Raytheon Company Semiconductor integrated circuit structures and manufacturing methods
US4172004A (en) * 1977-10-20 1979-10-23 International Business Machines Corporation Method for forming dense dry etched multi-level metallurgy with non-overlapped vias
US4184909A (en) * 1978-08-21 1980-01-22 International Business Machines Corporation Method of forming thin film interconnection systems
DE3060913D1 (en) * 1979-05-12 1982-11-11 Fujitsu Ltd Improvement in method of manufacturing electronic device having multilayer wiring structure
EP0023146B1 (en) * 1979-07-23 1987-09-30 Fujitsu Limited Method of manufacturing a semiconductor device wherein first and second layers are formed
DE3164742D1 (en) * 1980-09-22 1984-08-16 Tokyo Shibaura Electric Co Method of smoothing an insulating layer formed on a semiconductor body
US4357203A (en) * 1981-12-30 1982-11-02 Rca Corporation Plasma etching of polyimide
US4415606A (en) * 1983-01-10 1983-11-15 Ncr Corporation Method of reworking upper metal in multilayer metal integrated circuits

Also Published As

Publication number Publication date
US4451326A (en) 1984-05-29
EP0154650A1 (en) 1985-09-18
JPS60502179A (ja) 1985-12-12
WO1985001020A1 (en) 1985-03-14
EP0154650B1 (en) 1990-01-17
DE3481103D1 (de) 1990-02-22
EP0154650A4 (en) 1986-09-15

Similar Documents

Publication Publication Date Title
JPH0732153B2 (ja) 金属層を相互接続する方法
US5376435A (en) Microelectronic interlayer dielectric structure
US4954423A (en) Planar metal interconnection for a VLSI device
JPH0645464A (ja) 半導体コンタクトビア構成体及び方法
KR100267106B1 (ko) 반도체 소자의 다층 배선 형성방법
EP0285410A1 (en) Forming metal interconnects on uneven substrates
JP3300226B2 (ja) ３層の誘電体層を有する半導体デバイス構造およびその製造方法
JPH0682759B2 (ja) 導電性スタツドの形成方法
JP2770945B2 (ja) タングステン被覆法
JPH0669351A (ja) 多層金属配線構造のコンタクトの製造方法
JPH09219450A (ja) 半導体装置の製造方法
KR100571696B1 (ko) 반도체 소자의 제조 방법
JP3099813B2 (ja) 半導体装置の製造方法
JP2783898B2 (ja) 半導体装置の製造方法
JPH04330768A (ja) 半導体装置の製造方法
JP3196847B2 (ja) 配線構造及びその製造方法
KR20000056181A (ko) 반도체 장치의 비아 및 그 제조 방법
JPS61239646A (ja) 多層配線の形成方法
KR100315849B1 (ko) 다층 배선의 콘택 형성 방법
KR940008021B1 (ko) 반도체장치의 배선형성법
KR100632041B1 (ko) 반도체 소자의 금속 배선 형성 방법
JPH08316310A (ja) 半導体装置の製造方法
JPH0917864A (ja) 接続構造形成方法、及び半導体装置
JP2000068275A (ja) 半導体装置およびその製造方法
JPH05160126A (ja) 多層配線形成法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term